JPH11297093A - 半導体メモリの検査方法 - Google Patents
半導体メモリの検査方法Info
- Publication number
- JPH11297093A JPH11297093A JP10093374A JP9337498A JPH11297093A JP H11297093 A JPH11297093 A JP H11297093A JP 10093374 A JP10093374 A JP 10093374A JP 9337498 A JP9337498 A JP 9337498A JP H11297093 A JPH11297093 A JP H11297093A
- Authority
- JP
- Japan
- Prior art keywords
- address
- semiconductor memory
- memory
- inspection
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 検査時間が半導体メモリのメモリ容量に対し
て単純比例するＮ系パターンでデコーダ遷移故障を検出
することができる半導体メモリの検査方法を提供する。 【解決手段】 指定アドレス及びその反転アドレスの各
々に対してのみ書き込み（ｂ），（ｃ）及び読み出し
（ｄ），（ｆ）を行ない、メモリのデコーダ遷移故障を
検出するようにしたものである。
て単純比例するＮ系パターンでデコーダ遷移故障を検出
することができる半導体メモリの検査方法を提供する。 【解決手段】 指定アドレス及びその反転アドレスの各
々に対してのみ書き込み（ｂ），（ｃ）及び読み出し
（ｄ），（ｆ）を行ない、メモリのデコーダ遷移故障を
検出するようにしたものである。
Description
【０００１】
【発明の属する技術分野】本発明は半導体メモリの検査
方法、特にデコーダ遷移故障を検出する半導体メモリの
検査方法に関するものである。
方法、特にデコーダ遷移故障を検出する半導体メモリの
検査方法に関するものである。
【０００２】
【従来の技術】半導体メモリの検査方法に関しては従来
より種々の方法が提案されており、以下図面を参照しな
がらその一例について説明する。
より種々の方法が提案されており、以下図面を参照しな
がらその一例について説明する。
【０００３】図３は従来の半導体メモリの検査方法の流
れ図、図４は従来の半導体メモリの検査方法の動作例の
説明図である。この例は半導体メモリのデコーダ遷移故
障を検出する方法でギャロッピング検査方法と呼ばれ、
その検査の流れは図３のようになり、以下これに図４に
示すメモリ容量が４の時の動作例を適用した形で説明す
る。
れ図、図４は従来の半導体メモリの検査方法の動作例の
説明図である。この例は半導体メモリのデコーダ遷移故
障を検出する方法でギャロッピング検査方法と呼ばれ、
その検査の流れは図３のようになり、以下これに図４に
示すメモリ容量が４の時の動作例を適用した形で説明す
る。
【０００４】この方法は、先ず、図４（１）のステッ
プ：全メモリセルに“０”を書き込み、図４（２）のス
テップ：先頭番地Ａに“１”を書き込む。その後、図４
（３）のステップ：第２番地Ｂの“０”を読み出し、図
４（４）のステップ：先頭番地の“１”を読み、再度、
図４（５）のステップ：第２番地Ｂの“０”を読み出
す。次に、図４（６）のステップ：第３番地の“０”を
読み、先頭番地の“１”を読み、再度、第３番地の
“０”を読み出す。これを、図４（７）のステップ：最
終番地まで繰り返し、図４（８）のステップ：先頭番地
に“０”を書き込む。続いて、図４（９）のステップ：
第２番地に“１”を書き込み、前記と同様の動作を繰り
返す。これらの動作を図４（１０）のステップ：最終番
地まで繰り返す。
プ：全メモリセルに“０”を書き込み、図４（２）のス
テップ：先頭番地Ａに“１”を書き込む。その後、図４
（３）のステップ：第２番地Ｂの“０”を読み出し、図
４（４）のステップ：先頭番地の“１”を読み、再度、
図４（５）のステップ：第２番地Ｂの“０”を読み出
す。次に、図４（６）のステップ：第３番地の“０”を
読み、先頭番地の“１”を読み、再度、第３番地の
“０”を読み出す。これを、図４（７）のステップ：最
終番地まで繰り返し、図４（８）のステップ：先頭番地
に“０”を書き込む。続いて、図４（９）のステップ：
第２番地に“１”を書き込み、前記と同様の動作を繰り
返す。これらの動作を図４（１０）のステップ：最終番
地まで繰り返す。
【０００５】次に、図４（１１）のステップ：全メモリ
セルに“１”を書き込み、図４（１２）のステップ：先
頭番地Ａに“０”を書き込む。以下、前記第１のステッ
プとはデータを反転させて図４（１３）のステップ：最
終番地まで同様の動作を繰り返すことにより検査終了と
なる。
セルに“１”を書き込み、図４（１２）のステップ：先
頭番地Ａに“０”を書き込む。以下、前記第１のステッ
プとはデータを反転させて図４（１３）のステップ：最
終番地まで同様の動作を繰り返すことにより検査終了と
なる。
【０００６】このメモリ検査の検査時間は、メモリ容量
をＮ、メモリへのアクセス時間をＴｃとした場合、検査
時間ＴはＴ＝（６×Ｎ2＋６×Ｎ）×Ｔｃとなる。
をＮ、メモリへのアクセス時間をＴｃとした場合、検査
時間ＴはＴ＝（６×Ｎ2＋６×Ｎ）×Ｔｃとなる。
【０００７】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の方法では、検査時間が半導体メモリのメモリ
容量の二乗に比例して増加するため、メモリが大容量化
するにつれて、検査時間が長大化してしまうという問題
点があった。
うな従来の方法では、検査時間が半導体メモリのメモリ
容量の二乗に比例して増加するため、メモリが大容量化
するにつれて、検査時間が長大化してしまうという問題
点があった。
【０００８】本発明は上記従来の問題点を解決するもの
であり、検査時間が半導体メモリのメモリ容量に対して
単純比例するＮ系パターンでデコーダ遷移故障を検出す
ることができる半導体メモリの検査方法を提供すること
を目的とする。
であり、検査時間が半導体メモリのメモリ容量に対して
単純比例するＮ系パターンでデコーダ遷移故障を検出す
ることができる半導体メモリの検査方法を提供すること
を目的とする。
【０００９】
【課題を解決するための手段】本発明の半導体メモリの
検査方法は、指定アドレス及びその反転アドレスの各々
に対してのみ書き込み及び読み出しを行ない、メモリの
デコーダ遷移故障を検出するものである。
検査方法は、指定アドレス及びその反転アドレスの各々
に対してのみ書き込み及び読み出しを行ない、メモリの
デコーダ遷移故障を検出するものである。
【００１０】この発明によれば、検査時間が半導体メモ
リのメモリ容量に対して単純比例するＮ系パターンでデ
コーダ遷移故障を検出することが可能となり、検査時間
は大幅に短縮される。
リのメモリ容量に対して単純比例するＮ系パターンでデ
コーダ遷移故障を検出することが可能となり、検査時間
は大幅に短縮される。
【００１１】
【発明の実施の形態】本発明は半導体メモリセルのデコ
ーダ遷移故障のみに注目した検査方法であり、以下、本
発明の一実施の形態について図面を参照しながら説明す
る。
ーダ遷移故障のみに注目した検査方法であり、以下、本
発明の一実施の形態について図面を参照しながら説明す
る。
【００１２】図１は本発明の半導体メモリの検査方法の
一実施の形態における流れ図、図２は本発明の半導体メ
モリの検査方法の動作例の説明図である。この実施の形
態は半導体メモリのデコーダ遷移故障を検出する方法で
あり、その検査の流れは図１のようになり、以下これに
図２に示すメモリ容量が４の時の動作例を適用した形で
説明する。
一実施の形態における流れ図、図２は本発明の半導体メ
モリの検査方法の動作例の説明図である。この実施の形
態は半導体メモリのデコーダ遷移故障を検出する方法で
あり、その検査の流れは図１のようになり、以下これに
図２に示すメモリ容量が４の時の動作例を適用した形で
説明する。
【００１３】先ず、図２（ａ）のステップ：全メモリセ
ルに“０”を書き込んだ後、半導体メモリのデコーダの
遷移動作として最も厳しい、注目セルアドレスと、その
反転アドレスを対象として、図２（ｂ）のステップ：先
頭番地に“１”を書く。次に、図２（ｃ）のステップ：
先頭番地の反転番地である最終番地に“１”を書く。続
いて、図２（ｄ）のステップ：先頭番地の“１”を読み
出し、図２（ｅ）のステップ：“０”を書き込む。図２
（ｆ）のステップ：最終番地の“１”を読み、図２
（ｇ）のステップ：“０”を書き込む。次に、図２
（ｈ）のステップ：第２番地に“１”を書き込み、第２
番地の反転番地である最終番地−１に“１”を書き、図
２（ｉ）のステップ：同様の動作を最終番地まで繰り返
す。
ルに“０”を書き込んだ後、半導体メモリのデコーダの
遷移動作として最も厳しい、注目セルアドレスと、その
反転アドレスを対象として、図２（ｂ）のステップ：先
頭番地に“１”を書く。次に、図２（ｃ）のステップ：
先頭番地の反転番地である最終番地に“１”を書く。続
いて、図２（ｄ）のステップ：先頭番地の“１”を読み
出し、図２（ｅ）のステップ：“０”を書き込む。図２
（ｆ）のステップ：最終番地の“１”を読み、図２
（ｇ）のステップ：“０”を書き込む。次に、図２
（ｈ）のステップ：第２番地に“１”を書き込み、第２
番地の反転番地である最終番地−１に“１”を書き、図
２（ｉ）のステップ：同様の動作を最終番地まで繰り返
す。
【００１４】次に図２（ｊ）のステップ：全メモリセル
に“１”を書き込み、図２（ｋ）のステップ：最終番地
に“０”を書き込み、図２（ｌ）のステップ：最終番地
の反転番地である先頭番地に“０”を書き込み、図２
（ｍ）のステップ：最終番地の“０”を読み出し、図２
（ｎ）のステップ：“１”を書き込む。そして、図２
（ｏ）のステップ：先頭番地の“０”を読み出し、図２
（ｐ）のステップ：“１”を書き込み、図２（ｑ）のス
テップ：最終番地−１に“０”を書いて、図２（ｒ）の
ステップ：同様に先頭番地まで繰り返すことにより検査
終了となる。
に“１”を書き込み、図２（ｋ）のステップ：最終番地
に“０”を書き込み、図２（ｌ）のステップ：最終番地
の反転番地である先頭番地に“０”を書き込み、図２
（ｍ）のステップ：最終番地の“０”を読み出し、図２
（ｎ）のステップ：“１”を書き込む。そして、図２
（ｏ）のステップ：先頭番地の“０”を読み出し、図２
（ｐ）のステップ：“１”を書き込み、図２（ｑ）のス
テップ：最終番地−１に“０”を書いて、図２（ｒ）の
ステップ：同様に先頭番地まで繰り返すことにより検査
終了となる。
【００１５】このメモリ検査方法による検査時間は、メ
モリ容量をＮ、メモリへのアクセス時間をＴｃとした場
合、検査時間ＴはＴ＝１２×Ｔｃ×Ｎとなり、メモリ容
量に対して単純比例するＮ系パターンでデコーダ遷移故
障を検出することができるので検査時間が短縮される。
モリ容量をＮ、メモリへのアクセス時間をＴｃとした場
合、検査時間ＴはＴ＝１２×Ｔｃ×Ｎとなり、メモリ容
量に対して単純比例するＮ系パターンでデコーダ遷移故
障を検出することができるので検査時間が短縮される。
【００１６】以上のように、本実施の形態によれば、検
査時間がメモリ容量に対して単純比例する形となるの
で、これが二乗比例する従来の方法に対して検査時間は
大幅に短縮されることになる。
査時間がメモリ容量に対して単純比例する形となるの
で、これが二乗比例する従来の方法に対して検査時間は
大幅に短縮されることになる。
【００１７】
【発明の効果】以上のように、本発明によれば、検査時
間が半導体メモリのメモリ容量に対して単純比例するＮ
系パターンでデコーダ遷移故障を検出することが可能と
なり、従来の方法に比し検査時間が大幅に短縮されると
いう有利な効果が得られる。
間が半導体メモリのメモリ容量に対して単純比例するＮ
系パターンでデコーダ遷移故障を検出することが可能と
なり、従来の方法に比し検査時間が大幅に短縮されると
いう有利な効果が得られる。
【図１】本発明の半導体メモリの検査方法の一実施の形
態における流れ図
態における流れ図
【図２】本発明の半導体メモリの検査方法の一実施の形
態における動作例の説明図
態における動作例の説明図
【図３】従来の半導体メモリの検査方法の流れ図
【図４】従来の半導体メモリの検査方法における動作例
の説明図
の説明図
（ａ）〜（ｒ） 動作ステップ
Claims (1)
- 【請求項１】 半導体メモリの所定アドレスへの書き込
み及び読み出しを行ない、これが正常に行なわれるか否
かにより、その良否を判定する半導体メモリの検査方法
であって、指定アドレス及びその反転アドレスの各々に
対してのみ書き込み及び読み出しを行ない、メモリのデ
コーダ遷移故障を検出することを特徴とする半導体メモ
リの検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10093374A JPH11297093A (ja) | 1998-04-06 | 1998-04-06 | 半導体メモリの検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10093374A JPH11297093A (ja) | 1998-04-06 | 1998-04-06 | 半導体メモリの検査方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11297093A true JPH11297093A (ja) | 1999-10-29 |
Family
ID=14080540
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10093374A Pending JPH11297093A (ja) | 1998-04-06 | 1998-04-06 | 半導体メモリの検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11297093A (ja) |
-
1998
- 1998-04-06 JP JP10093374A patent/JPH11297093A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8201037B2 (en) | Semiconductor integrated circuit and method for controlling semiconductor integrated circuit | |
| KR100256281B1 (ko) | 반도체메모리시험방법및장치 | |
| JPH11306794A (ja) | メモリ装置のテスト方法 | |
| CN113035260B (zh) | 一种动态随机存储器的测试方法及系统 | |
| JP2004046927A (ja) | 半導体記憶装置 | |
| JPS5995660A (ja) | デ−タ処理装置 | |
| JPH11297093A (ja) | 半導体メモリの検査方法 | |
| CN114822634B (zh) | 参考电压确定方法、装置、计算机设备和存储介质 | |
| JPH0628893A (ja) | 半導体記憶装置 | |
| JP2004086996A (ja) | メモリテスト回路 | |
| KR20010099733A (ko) | 반도체 기억장치 | |
| JP3169925B2 (ja) | メモリアドレスバス試験方式 | |
| JPH0737399A (ja) | メモリテスト方法 | |
| JP3018431B2 (ja) | 半導体メモリ用オンチップテスト方式 | |
| US20250384922A1 (en) | Evaluation circuit for static random-access memory operations | |
| JP2007080422A (ja) | 試験装置、試験方法、解析装置及びプログラム | |
| JP2001023400A (ja) | 半導体装置およびその不良解析方法 | |
| JPS60549A (ja) | メモリ試験方式 | |
| JPH11288598A (ja) | 半導体記憶装置のテスト装置 | |
| JP2000268594A (ja) | 半導体記憶装置及びそのデータ検査方法 | |
| JP3106686B2 (ja) | 半導体記憶装置 | |
| JPS59113600A (ja) | 高信頼記憶回路装置 | |
| JP2005078603A (ja) | データ処理装置の試験方法 | |
| JPS63253600A (ja) | メモリ・セルの欠陥検出回路 | |
| JPS5857698A (ja) | メモリ試験装置 |