JPH11297565A - セラミック電子部品およびその製造方法 - Google Patents
セラミック電子部品およびその製造方法Info
- Publication number
- JPH11297565A JPH11297565A JP10094518A JP9451898A JPH11297565A JP H11297565 A JPH11297565 A JP H11297565A JP 10094518 A JP10094518 A JP 10094518A JP 9451898 A JP9451898 A JP 9451898A JP H11297565 A JPH11297565 A JP H11297565A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electronic component
- conductive paste
- paste film
- ceramic electronic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
- H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/43—Electric condenser making
- Y10T29/435—Solid dielectric type
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/4902—Electromagnet, transformer or inductor
- Y10T29/49069—Data storage inductor or core
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
(57)【要約】
【課題】 セラミック電子部品を配線基板上に実装した
状態において、配線基板から受ける膨張・収縮のため、
セラミック電子部品が機械的損傷を受けることを防止す
る。 【解決手段】 端子電極5を、電子部品本体3の各端面
4上に順次形成される第1層7と第2層8と第3層9と
の少なくとも3層構造とする。このうち、第2層8をポ
ーラス構造にすることによって、配線基板の膨張・収縮
による応力をここで有利に吸収し、この応力が電子部品
本体3に及ぼされることを防止する。ポーラス構造でな
い第1層7は、内部電極6との良好な電気的導通を確保
し、同じくポーラス構造でない第3層9は、めっき液の
浸透を防止するとともに、外部との良好な電気的導通を
確保する。
状態において、配線基板から受ける膨張・収縮のため、
セラミック電子部品が機械的損傷を受けることを防止す
る。 【解決手段】 端子電極5を、電子部品本体3の各端面
4上に順次形成される第1層7と第2層8と第3層9と
の少なくとも3層構造とする。このうち、第2層8をポ
ーラス構造にすることによって、配線基板の膨張・収縮
による応力をここで有利に吸収し、この応力が電子部品
本体3に及ぼされることを防止する。ポーラス構造でな
い第1層7は、内部電極6との良好な電気的導通を確保
し、同じくポーラス構造でない第3層9は、めっき液の
浸透を防止するとともに、外部との良好な電気的導通を
確保する。
Description
【0001】
【発明の属する技術分野】この発明は、セラミック電子
部品およびその製造方法に関するもので、特に、セラミ
ックをもって構成されるチップ状の電子部品本体を備え
るセラミック電子部品の端子電極の構造における改良お
よびこのような端子電極を備えるセラミック電子部品の
製造方法に関するものである。
部品およびその製造方法に関するもので、特に、セラミ
ックをもって構成されるチップ状の電子部品本体を備え
るセラミック電子部品の端子電極の構造における改良お
よびこのような端子電極を備えるセラミック電子部品の
製造方法に関するものである。
【0002】
【従来の技術】この発明にとって興味ある、セラミック
をもって構成されるチップ状の電子部品本体を備えるセ
ラミック電子部品としては、たとえば、コンデンサ、抵
抗器、インダクタ、フィルタ等があり、これらのセラミ
ック電子部品は、多くの場合、適宜の配線基板上に表面
実装される。
をもって構成されるチップ状の電子部品本体を備えるセ
ラミック電子部品としては、たとえば、コンデンサ、抵
抗器、インダクタ、フィルタ等があり、これらのセラミ
ック電子部品は、多くの場合、適宜の配線基板上に表面
実装される。
【0003】また、上述のような表面実装されるべきセ
ラミック電子部品としては、電子部品本体の内部に内部
導体が形成されていて、この内部導体に接続されるよう
に、電子部品本体の少なくとも各端面上にそれぞれ端子
電極が形成された構造を有するものが多い。このような
セラミック電子部品を表面実装するにあたっては、上述
の端子電極を配線基板上の所定の導電ランドに半田付け
することが行なわれる。
ラミック電子部品としては、電子部品本体の内部に内部
導体が形成されていて、この内部導体に接続されるよう
に、電子部品本体の少なくとも各端面上にそれぞれ端子
電極が形成された構造を有するものが多い。このような
セラミック電子部品を表面実装するにあたっては、上述
の端子電極を配線基板上の所定の導電ランドに半田付け
することが行なわれる。
【0004】このとき、半田の凝固による収縮作用に基
づいて生じる応力のため、セラミック電子部品には、各
端子電極側に引き寄せられるストレスが及ぼされる。そ
の結果、たとえば電子部品本体にクラックが生じるなど
の機械的損傷がセラミック電子部品にもたらされること
がある。また、このようなセラミック電子部品の機械的
損傷は、次のような状況においてももたらされやすい。
すなわち、熱放散性に優れたたとえばアルミニウムから
なる配線基板上にセラミック電子部品が実装された場合
である。この場合には、アルミニウム基板とセラミック
電子部品との熱膨張率の差が比較的大きいため、温度の
上昇および下降を繰り返す温度サイクルの結果、たとえ
ば電子部品本体にクラックが生じたり、半田フィレット
に亀裂が生じたりすることがある。
づいて生じる応力のため、セラミック電子部品には、各
端子電極側に引き寄せられるストレスが及ぼされる。そ
の結果、たとえば電子部品本体にクラックが生じるなど
の機械的損傷がセラミック電子部品にもたらされること
がある。また、このようなセラミック電子部品の機械的
損傷は、次のような状況においてももたらされやすい。
すなわち、熱放散性に優れたたとえばアルミニウムから
なる配線基板上にセラミック電子部品が実装された場合
である。この場合には、アルミニウム基板とセラミック
電子部品との熱膨張率の差が比較的大きいため、温度の
上昇および下降を繰り返す温度サイクルの結果、たとえ
ば電子部品本体にクラックが生じたり、半田フィレット
に亀裂が生じたりすることがある。
【0005】なお、これらの電子部品本体における機械
的損傷は、たとえば、高容量のPb系誘電体セラミック
を用いた積層セラミックコンデンサが配線基板上に実装
されるとき、その抗折強度が比較的低いため、特に生じ
やすい。上述したような問題を解決するため、たとえば
特開平8−162359号公報には、端子電極を2層構
造とするとともに、その内層をポーラス構造とすること
によって、端子電極を介して電子部品本体に及ぼされる
ストレスを緩和しようとすることが提案されている。
的損傷は、たとえば、高容量のPb系誘電体セラミック
を用いた積層セラミックコンデンサが配線基板上に実装
されるとき、その抗折強度が比較的低いため、特に生じ
やすい。上述したような問題を解決するため、たとえば
特開平8−162359号公報には、端子電極を2層構
造とするとともに、その内層をポーラス構造とすること
によって、端子電極を介して電子部品本体に及ぼされる
ストレスを緩和しようとすることが提案されている。
【0006】
【発明が解決しようとする課題】しかしながら、上述し
たような2層構造の端子電極を備えるセラミック電子部
品には、次のような問題がある。たとえば積層セラミッ
クコンデンサの内部電極のように、電子部品本体の内部
に形成される内部導体は、端子電極に電気的に接続され
なければならないものであるが、上述したような2層構
造を有する端子電極の場合には、その内層が内部導体に
電気的に接続される機能を担うことになる。ところが、
この内層はポーラス構造を有しているため、内部導体と
の間で十分な電気的導通を達成し得ないことがある。こ
のような不満足な電気的導通は、たとえば積層セラミッ
クコンデンサについて言えば、これがより小型化される
ほど顕著に現れる。
たような2層構造の端子電極を備えるセラミック電子部
品には、次のような問題がある。たとえば積層セラミッ
クコンデンサの内部電極のように、電子部品本体の内部
に形成される内部導体は、端子電極に電気的に接続され
なければならないものであるが、上述したような2層構
造を有する端子電極の場合には、その内層が内部導体に
電気的に接続される機能を担うことになる。ところが、
この内層はポーラス構造を有しているため、内部導体と
の間で十分な電気的導通を達成し得ないことがある。こ
のような不満足な電気的導通は、たとえば積層セラミッ
クコンデンサについて言えば、これがより小型化される
ほど顕著に現れる。
【0007】そこで、この発明の目的は、上述したよう
な問題を解決し得る、セラミック電子部品およびその製
造方法を提供しようとすることである。
な問題を解決し得る、セラミック電子部品およびその製
造方法を提供しようとすることである。
【0008】
【課題を解決するための手段】この発明に係るセラミッ
ク電子部品は、内部導体が形成されたチップ状の電子部
品本体と、内部導体に接続されるように、電子部品本体
の外表面上に形成される端子電極とを備えるものであっ
て、上述した技術的課題を解決するため、端子電極が、
電子部品本体の外表面上に形成される第1層とこの第1
層の外側に形成される第2層とこの第2層の外側に形成
される第3層とを備え、第2層がポーラス構造を有して
いることを特徴としている。
ク電子部品は、内部導体が形成されたチップ状の電子部
品本体と、内部導体に接続されるように、電子部品本体
の外表面上に形成される端子電極とを備えるものであっ
て、上述した技術的課題を解決するため、端子電極が、
電子部品本体の外表面上に形成される第1層とこの第1
層の外側に形成される第2層とこの第2層の外側に形成
される第3層とを備え、第2層がポーラス構造を有して
いることを特徴としている。
【0009】この発明に係るセラミック電子部品におい
て、第2層は、好ましくは、粒径が3〜6μmの導電性
粒子を含む。より好ましくは、第1層および第3層は、
粒径が0.5〜2μmの導電性粒子を含み、第2層は、
粒径が0.5〜2μmの導電性粒子および粒径が3〜6
μmの導電性粒子を含むようにされる。
て、第2層は、好ましくは、粒径が3〜6μmの導電性
粒子を含む。より好ましくは、第1層および第3層は、
粒径が0.5〜2μmの導電性粒子を含み、第2層は、
粒径が0.5〜2μmの導電性粒子および粒径が3〜6
μmの導電性粒子を含むようにされる。
【0010】この発明は、また、上述したようなセラミ
ック電子部品を製造する方法にも向けられる。このセラ
ミック電子部品の製造方法は、電子部品本体を用意する
工程と、電子部品本体の外表面上に、焼成により第1層
となる導電性粒子を含む第1の導電性ペースト膜を形成
する工程と、この第1の導電性ペースト膜の外側に、焼
成により第2層となる導電性粒子および焼失する添加剤
を含む第2の導電性ペースト膜を形成する工程と、この
第2の導電性ペースト膜の外側に、焼成により第3層と
なる導電性粒子を含む第3の導電性ペースト膜を形成す
る工程と、第1、第2および第3の導電性ペースト膜を
焼成する工程とを備えることを特徴としている。
ック電子部品を製造する方法にも向けられる。このセラ
ミック電子部品の製造方法は、電子部品本体を用意する
工程と、電子部品本体の外表面上に、焼成により第1層
となる導電性粒子を含む第1の導電性ペースト膜を形成
する工程と、この第1の導電性ペースト膜の外側に、焼
成により第2層となる導電性粒子および焼失する添加剤
を含む第2の導電性ペースト膜を形成する工程と、この
第2の導電性ペースト膜の外側に、焼成により第3層と
なる導電性粒子を含む第3の導電性ペースト膜を形成す
る工程と、第1、第2および第3の導電性ペースト膜を
焼成する工程とを備えることを特徴としている。
【0011】上述したようなセラミック電子部品の製造
方法において、第2層のポーラス構造における空隙の比
率を調整するため、第2の導電性ペースト膜中の添加剤
の量を調整することが行なわれてもよい。また、この発
明に係るセラミック電子部品の製造方法において、第3
の導電性ペースト膜を形成する工程の前に、第2の導電
性ペースト膜を乾燥する工程をさらに備え、第2の導電
性ペースト膜は第3の導電性ペースト膜と同時に焼成さ
れることが好ましい。
方法において、第2層のポーラス構造における空隙の比
率を調整するため、第2の導電性ペースト膜中の添加剤
の量を調整することが行なわれてもよい。また、この発
明に係るセラミック電子部品の製造方法において、第3
の導電性ペースト膜を形成する工程の前に、第2の導電
性ペースト膜を乾燥する工程をさらに備え、第2の導電
性ペースト膜は第3の導電性ペースト膜と同時に焼成さ
れることが好ましい。
【0012】また、上述した添加剤としては、たとえ
ば、ゼラチン、セルロースまたはカーボンが有利に用い
られる。
ば、ゼラチン、セルロースまたはカーボンが有利に用い
られる。
【0013】
【発明の実施の形態】図1は、この発明の一実施形態に
よるセラミック電子部品1を図解的に示す断面図であ
る。図1を参照して、セラミック電子部品1は、積層セ
ラミックコンデンサを構成している。セラミック電子部
品1は、複数の積層された誘電体セラミック層2を有す
るチップ状の電子部品本体3を備え、電子部品本体3の
少なくとも各端面4上には、端子電極5がそれぞれ形成
されている。端子電極5の詳細な構造については、後述
する。
よるセラミック電子部品1を図解的に示す断面図であ
る。図1を参照して、セラミック電子部品1は、積層セ
ラミックコンデンサを構成している。セラミック電子部
品1は、複数の積層された誘電体セラミック層2を有す
るチップ状の電子部品本体3を備え、電子部品本体3の
少なくとも各端面4上には、端子電極5がそれぞれ形成
されている。端子電極5の詳細な構造については、後述
する。
【0014】電子部品本体3の内部には、内部導体とし
ての複数の内部電極6が積層状に形成されている。これ
ら内部電極6は、一方の端子電極5に接続されるものと
他方の端子電極5に接続されるものとが交互に配置され
ている。端子電極5は、電子部品本体3の各端面4上に
形成される第1層7とこの第1層7の外側に形成される
第2層8とこの第2層8の外側に形成される第3層9と
を備えている。そして、第2層8がポーラス構造を有し
ている。
ての複数の内部電極6が積層状に形成されている。これ
ら内部電極6は、一方の端子電極5に接続されるものと
他方の端子電極5に接続されるものとが交互に配置され
ている。端子電極5は、電子部品本体3の各端面4上に
形成される第1層7とこの第1層7の外側に形成される
第2層8とこの第2層8の外側に形成される第3層9と
を備えている。そして、第2層8がポーラス構造を有し
ている。
【0015】このようなセラミック電子部品1は、次の
ように製造することができる。まず、電子部品本体3が
用意され、この電子部品本体3の各端面4上に、焼成に
より第1層7となる導電性粒子を含む第1の導電性ペー
スト膜が形成され、次いで、第1の導電性ペースト膜を
覆うように、焼成により第2層8となる導電性粒子およ
び焼失する添加剤を含む第2の導電性ペースト膜が形成
され、次いで、第2の導電性ペースト膜を覆うように、
焼成により第3層9となる導電性粒子を含む第3の導電
性ペースト膜が形成される。
ように製造することができる。まず、電子部品本体3が
用意され、この電子部品本体3の各端面4上に、焼成に
より第1層7となる導電性粒子を含む第1の導電性ペー
スト膜が形成され、次いで、第1の導電性ペースト膜を
覆うように、焼成により第2層8となる導電性粒子およ
び焼失する添加剤を含む第2の導電性ペースト膜が形成
され、次いで、第2の導電性ペースト膜を覆うように、
焼成により第3層9となる導電性粒子を含む第3の導電
性ペースト膜が形成される。
【0016】その後、これら第1、第2および第3の導
電性ペースト膜が焼成され、それによって、第1層7、
第2層8および第3層9を有する端子電極5が電子部品
本体3の各端面4上に形成され、第2層8においては、
添加剤が焼失してポーラス構造が与えられる。上述した
焼成工程において、通常は、第1、第2および第3の導
電性ペースト膜が同時に焼成されるが、たとえば、第2
の導電性ペースト膜を形成する前に第1の導電性ペース
ト膜を焼成するようにしてもよい。しかしながら、少な
くとも第2の導電性ペースト膜については、第3の導電
性ペースト膜を形成する前にこれを乾燥しておき、第3
の導電性ペースト膜を形成した後、この第3の導電性ペ
ースト膜と同時に焼成されることが好ましい。
電性ペースト膜が焼成され、それによって、第1層7、
第2層8および第3層9を有する端子電極5が電子部品
本体3の各端面4上に形成され、第2層8においては、
添加剤が焼失してポーラス構造が与えられる。上述した
焼成工程において、通常は、第1、第2および第3の導
電性ペースト膜が同時に焼成されるが、たとえば、第2
の導電性ペースト膜を形成する前に第1の導電性ペース
ト膜を焼成するようにしてもよい。しかしながら、少な
くとも第2の導電性ペースト膜については、第3の導電
性ペースト膜を形成する前にこれを乾燥しておき、第3
の導電性ペースト膜を形成した後、この第3の導電性ペ
ースト膜と同時に焼成されることが好ましい。
【0017】なぜなら、第3の導電性ペースト膜を形成
する前に第2の導電性ペースト膜を焼成すれば、この段
階で、第2の導電性ペースト膜はポーラス構造を有する
第2層8となり、この第2層8の表面に第3の導電性ペ
ースト膜を付与したとき、ポーラス構造における空隙内
に第3の導電性ペースト膜に含まれる導電性粒子等が入
り込んでしまい、第2層8のポーラス性を減殺してしま
うことがあるからである。また、このように、第3の導
電性ペースト膜に含まれる導電性粒子が第2層8の空隙
に入り込むと、第3の導電性ペースト膜を焼成して得ら
れた第3層9にポーラス性が付与されてしまうこともあ
り、たとえば、第3層9上にめっきを施そうとすると
き、めっき液が第2層8の空隙にまで達し、セラミック
電子部品1の電気的特性および機械的強度を劣化させる
ことがある。
する前に第2の導電性ペースト膜を焼成すれば、この段
階で、第2の導電性ペースト膜はポーラス構造を有する
第2層8となり、この第2層8の表面に第3の導電性ペ
ースト膜を付与したとき、ポーラス構造における空隙内
に第3の導電性ペースト膜に含まれる導電性粒子等が入
り込んでしまい、第2層8のポーラス性を減殺してしま
うことがあるからである。また、このように、第3の導
電性ペースト膜に含まれる導電性粒子が第2層8の空隙
に入り込むと、第3の導電性ペースト膜を焼成して得ら
れた第3層9にポーラス性が付与されてしまうこともあ
り、たとえば、第3層9上にめっきを施そうとすると
き、めっき液が第2層8の空隙にまで達し、セラミック
電子部品1の電気的特性および機械的強度を劣化させる
ことがある。
【0018】第2層8となる第2の導電性ペースト膜に
含まれる前述した添加剤としては、第2の導電性ペース
ト膜の焼成温度より低い温度で焼失し得る物質を用いる
ことが好ましく、たとえば、ゼラチン、セルロースまた
はカーボンなどが有利に用いられる。また、第2層8の
ポーラス構造における空隙の比率は、第2の導電性ペー
スト膜中の上述したような添加剤の量を変えることによ
って調整されることができる。このような添加剤の量
は、得られたセラミック電子部品1に対してヒートサイ
クル試験や抗折強度試験を行なうことによってその最適
値が決定されるが、通常、セラミック電子部品1が小型
化されるほど、添加剤の最適量は少なくなる。また、第
2の導電性ペースト膜を形成するために用意される導電
性ペーストにおいては、導電性粒子と添加剤とを均一に
分散させるため、混練を十分に行なうことが好ましい。
含まれる前述した添加剤としては、第2の導電性ペース
ト膜の焼成温度より低い温度で焼失し得る物質を用いる
ことが好ましく、たとえば、ゼラチン、セルロースまた
はカーボンなどが有利に用いられる。また、第2層8の
ポーラス構造における空隙の比率は、第2の導電性ペー
スト膜中の上述したような添加剤の量を変えることによ
って調整されることができる。このような添加剤の量
は、得られたセラミック電子部品1に対してヒートサイ
クル試験や抗折強度試験を行なうことによってその最適
値が決定されるが、通常、セラミック電子部品1が小型
化されるほど、添加剤の最適量は少なくなる。また、第
2の導電性ペースト膜を形成するために用意される導電
性ペーストにおいては、導電性粒子と添加剤とを均一に
分散させるため、混練を十分に行なうことが好ましい。
【0019】また、第1層7および第3層9となる第1
および第3の導電性ペースト膜に含まれる導電性粒子
は、粒径がたとえば0.5〜2μmといった比較的小さ
いものが好ましい一方、第2層8となる第2の導電性ペ
ースト膜に含まれる導電性粒子としては、粒径がたとえ
ば0.5〜2μmといった比較的小さいものに加えて、
粒径がたとえば3〜6μmといった比較的大きいものを
含ませることが好ましい。
および第3の導電性ペースト膜に含まれる導電性粒子
は、粒径がたとえば0.5〜2μmといった比較的小さ
いものが好ましい一方、第2層8となる第2の導電性ペ
ースト膜に含まれる導電性粒子としては、粒径がたとえ
ば0.5〜2μmといった比較的小さいものに加えて、
粒径がたとえば3〜6μmといった比較的大きいものを
含ませることが好ましい。
【0020】このように、第2層8において、粒径がた
とえば3〜6μmといった比較的大きな粒径を有する導
電性粒子を含ませることにより、第3層9の形成のため
の焼成による収縮力が第2層8に及ぼされても、第2層
8におけるポーラス状態を良好に維持できるからであ
る。特定的な実施形態では、第2層8において、粒径が
0.5〜2μmの導電性粒子と粒径が3〜6μmの導電
性粒子とは、1:2の割合で含有される。また、第2の
導電性ペースト膜を形成するために用意される導電性ペ
ーストにおいては、これら粒径の異なる導電性粒子を均
一に分散させるためにも、混練を十分に行なうことが好
ましい。
とえば3〜6μmといった比較的大きな粒径を有する導
電性粒子を含ませることにより、第3層9の形成のため
の焼成による収縮力が第2層8に及ぼされても、第2層
8におけるポーラス状態を良好に維持できるからであ
る。特定的な実施形態では、第2層8において、粒径が
0.5〜2μmの導電性粒子と粒径が3〜6μmの導電
性粒子とは、1:2の割合で含有される。また、第2の
導電性ペースト膜を形成するために用意される導電性ペ
ーストにおいては、これら粒径の異なる導電性粒子を均
一に分散させるためにも、混練を十分に行なうことが好
ましい。
【0021】また、第2層8において、たとえば0.5
〜2μmといった比較的小さい粒径の導電性粒子を含ま
せておくのは、第1層7と第3層9との間での良好な電
気的導通を確保するためであり、それによって、たとえ
ば等価直列抵抗の低減を図ることができる。また、第1
層7において、粒径がたとえば0.5〜2μmといった
比較的小さい粒径の導電性粒子を含ませておくのは、内
部電極6との良好な電気的導通を確保するためである。
また、第3層9において、粒径がたとえば0.5〜2μ
mといった比較的小さい粒径の導電性粒子を含ませてお
くのは、第3層9において良好な電気的導通を確保する
とともに、この第3層9上にめっきが施される場合にめ
っき液が浸透することを防止するためである。
〜2μmといった比較的小さい粒径の導電性粒子を含ま
せておくのは、第1層7と第3層9との間での良好な電
気的導通を確保するためであり、それによって、たとえ
ば等価直列抵抗の低減を図ることができる。また、第1
層7において、粒径がたとえば0.5〜2μmといった
比較的小さい粒径の導電性粒子を含ませておくのは、内
部電極6との良好な電気的導通を確保するためである。
また、第3層9において、粒径がたとえば0.5〜2μ
mといった比較的小さい粒径の導電性粒子を含ませてお
くのは、第3層9において良好な電気的導通を確保する
とともに、この第3層9上にめっきが施される場合にめ
っき液が浸透することを防止するためである。
【0022】以上、この発明を積層セラミックコンデン
サに関連して説明したが、この発明は、内部導体が形成
されたチップ状の電子部品本体と、内部導体に接続され
るように電子部品本体の外表面上に形成される端子電極
とを備える、セラミック電子部品であれば、どのような
構造または機能を有するセラミック電子部品に対しても
適用することができる。
サに関連して説明したが、この発明は、内部導体が形成
されたチップ状の電子部品本体と、内部導体に接続され
るように電子部品本体の外表面上に形成される端子電極
とを備える、セラミック電子部品であれば、どのような
構造または機能を有するセラミック電子部品に対しても
適用することができる。
【0023】また、上述した実施形態の説明において、
第3層9上にめっき膜が形成されることもあり得ること
を示唆したが、このように、端子電極5は、第1層7、
第2層8および第3層9からなる3層構造であることに
限定されず、第3層9上にさらに少なくとも1つの他の
層が形成されても、あるいは、第1層7と第2層8との
間および/または第2層8と第3層9との間に他の層が
形成されてもよい。
第3層9上にめっき膜が形成されることもあり得ること
を示唆したが、このように、端子電極5は、第1層7、
第2層8および第3層9からなる3層構造であることに
限定されず、第3層9上にさらに少なくとも1つの他の
層が形成されても、あるいは、第1層7と第2層8との
間および/または第2層8と第3層9との間に他の層が
形成されてもよい。
【0024】
【発明の効果】以上のように、この発明に係るセラミッ
ク電子部品によれば、配線基板への半田付け時、あるい
は配線基板の膨張・収縮によって及ぼされる応力が、端
子電極に備えるポーラス構造を有する第2層によって有
利に吸収され、電子部品本体に及ぼされるストレスを効
果的に緩和することができる。したがって、電子部品本
体および端子電極においてクラック等の機械的損傷が生
じることを防止できる。
ク電子部品によれば、配線基板への半田付け時、あるい
は配線基板の膨張・収縮によって及ぼされる応力が、端
子電極に備えるポーラス構造を有する第2層によって有
利に吸収され、電子部品本体に及ぼされるストレスを効
果的に緩和することができる。したがって、電子部品本
体および端子電極においてクラック等の機械的損傷が生
じることを防止できる。
【0025】また、端子電極における第1層にはポーラ
ス構造を与える必要がないので、電子部品本体の内部に
形成された内部導体との良好な電気的導通を確保するこ
とができる。また、第3層においてもポーラス構造を与
える必要がないので、良好な電気的導通を確保すること
ができるとともに、たとえばめっき液の浸透を防止する
ことができる。
ス構造を与える必要がないので、電子部品本体の内部に
形成された内部導体との良好な電気的導通を確保するこ
とができる。また、第3層においてもポーラス構造を与
える必要がないので、良好な電気的導通を確保すること
ができるとともに、たとえばめっき液の浸透を防止する
ことができる。
【0026】この発明において、第2層に含まれる導電
性粒子の粒径を3〜6μmの範囲に設定すれば、第2層
におけるポーラス状態を良好に維持することができる。
また、この発明において、第1層および第3層に含まれ
る導電性粒子の粒径を0.5〜2μmとし、第2層に含
まれる導電性粒子として、粒径が0.5〜2μmのもの
と粒径が3〜6μmのものとを含ませるようにすれば、
第1層においては、内部導体との電気的導通を確保する
ための機能をより確実に達成することができ、第2層に
おいては、第1層と第3層との間での良好な電気的導通
が確保されるとともに、第2層におけるポーラス状態の
確実な維持が可能となり、さらに、第3層においては、
めっき液の浸透防止および良好な電気的導通の各機能を
より確実に達成できるようになる。
性粒子の粒径を3〜6μmの範囲に設定すれば、第2層
におけるポーラス状態を良好に維持することができる。
また、この発明において、第1層および第3層に含まれ
る導電性粒子の粒径を0.5〜2μmとし、第2層に含
まれる導電性粒子として、粒径が0.5〜2μmのもの
と粒径が3〜6μmのものとを含ませるようにすれば、
第1層においては、内部導体との電気的導通を確保する
ための機能をより確実に達成することができ、第2層に
おいては、第1層と第3層との間での良好な電気的導通
が確保されるとともに、第2層におけるポーラス状態の
確実な維持が可能となり、さらに、第3層においては、
めっき液の浸透防止および良好な電気的導通の各機能を
より確実に達成できるようになる。
【0027】他方、この発明に係るセラミック電子部品
の製造方法によれば、第2層におけるポーラス構造を得
るため、焼成により焼失する添加剤を含む第2の導電性
ペースト膜を焼成することが行なわれるので、第2層に
おけるポーラス構造を容易に得ることができる。この発
明に係るセラミック電子部品の製造方法において、第2
の導電性ペースト膜中の添加剤の量を調整すれば、第2
層のポーラス構造における空隙の比率を調整することが
できる。したがって、このように添加剤の量を調整する
ことによって、所望の空隙の比率を有する第2層を容易
に得ることができる。このことは、たとえば、セラミッ
ク電子部品のヒートサイクル試験や抗折強度試験の結果
を考慮して、種々の寸法のセラミック電子部品につい
て、最適な空隙の比率を設定することを容易にする。
の製造方法によれば、第2層におけるポーラス構造を得
るため、焼成により焼失する添加剤を含む第2の導電性
ペースト膜を焼成することが行なわれるので、第2層に
おけるポーラス構造を容易に得ることができる。この発
明に係るセラミック電子部品の製造方法において、第2
の導電性ペースト膜中の添加剤の量を調整すれば、第2
層のポーラス構造における空隙の比率を調整することが
できる。したがって、このように添加剤の量を調整する
ことによって、所望の空隙の比率を有する第2層を容易
に得ることができる。このことは、たとえば、セラミッ
ク電子部品のヒートサイクル試験や抗折強度試験の結果
を考慮して、種々の寸法のセラミック電子部品につい
て、最適な空隙の比率を設定することを容易にする。
【0028】また、この発明に係るセラミック電子部品
の製造方法において、第3の導電性ペースト膜を形成す
る前に、第2の導電性ペースト膜を乾燥するようにし、
第2の導電性ペースト膜を第3の導電性ペースト膜と同
時に焼成するようにすれば、第3の導電性ペースト膜に
含まれる導電性粒子が不所望にも第2の導電性ペースト
膜の焼成により得られたポーラス構造の第2層中に入り
込むことを防止できる。したがって、第2層においてポ
ーラス構造が阻害されたり、第3層において不所望にも
ポーラス構造がもたらされたりするといった不都合が回
避される。
の製造方法において、第3の導電性ペースト膜を形成す
る前に、第2の導電性ペースト膜を乾燥するようにし、
第2の導電性ペースト膜を第3の導電性ペースト膜と同
時に焼成するようにすれば、第3の導電性ペースト膜に
含まれる導電性粒子が不所望にも第2の導電性ペースト
膜の焼成により得られたポーラス構造の第2層中に入り
込むことを防止できる。したがって、第2層においてポ
ーラス構造が阻害されたり、第3層において不所望にも
ポーラス構造がもたらされたりするといった不都合が回
避される。
【0029】また、この発明に係るセラミック電子部品
の製造方法において、第2の導電性ペースト膜中に含ま
れる添加剤として、ゼラチン、セルロースまたはカーボ
ンが用いられると、第2層の焼成温度より低い温度で添
加剤を焼失させることができるので、第2層においてポ
ーラス構造を確実に得ることができる。
の製造方法において、第2の導電性ペースト膜中に含ま
れる添加剤として、ゼラチン、セルロースまたはカーボ
ンが用いられると、第2層の焼成温度より低い温度で添
加剤を焼失させることができるので、第2層においてポ
ーラス構造を確実に得ることができる。
【図1】この発明の一実施形態によるセラミック電子部
品1を示す断面図である。
品1を示す断面図である。
1 セラミック電子部品 3 電子部品本体 4 端面(外表面) 5 端子電極 6 内部電極(内部導体) 7 第1層 8 第2層 9 第3層
Claims (7)
- 【請求項1】 内部導体が形成されたチップ状の電子部
品本体と、 前記内部導体に接続されるように前記電子部品本体の外
表面上に形成される端子電極とを備え、 前記端子電極は、前記電子部品本体の外表面上に形成さ
れる第1層と前記第1層の外側に形成される第2層と前
記第2層の外側に形成される第3層とを備え、 前記第2層は、ポーラス構造を有する、セラミック電子
部品。 - 【請求項2】 前記第2層は、粒径が3〜6μmの導電
性粒子を含む、請求項1に記載のセラミック電子部品。 - 【請求項3】 前記第1層および前記第3層は、粒径が
0.5〜2μmの導電性粒子を含み、前記第2層は、粒
径が0.5〜2μmの導電性粒子および粒径が3〜6μ
mの導電性粒子を含む、請求項2に記載のセラミック電
子部品。 - 【請求項4】 内部導体が形成されたチップ状の電子部
品本体と、 前記内部導体に接続されるように前記電子部品本体の外
表面上に形成される端子電極とを備え、 前記端子電極は、前記電子部品本体の外表面上に形成さ
れる第1層と前記第1層の外側に形成される第2層と前
記第2層の外側に形成される第3層とを備え、 前記第2層は、ポーラス構造を有する、セラミック電子
部品を製造する方法であって、 前記電子部品本体を用意する工程と、 前記電子部品本体の外表面上に、焼成により前記第1層
となる導電性粒子を含む第1の導電性ペースト膜を形成
する工程と、 前記第1の導電性ペースト膜の外側に、焼成により前記
第2層となる導電性粒子および焼失する添加剤を含む第
2の導電性ペースト膜を形成する工程と、 前記第2の導電性ペースト膜の外側に、焼成により前記
第3層となる導電性粒子を含む第3の導電性ペースト膜
を形成する工程と、 前記第1、第2および第3の導電性ペースト膜を焼成す
る工程とを備える、セラミック電子部品の製造方法。 - 【請求項5】 前記第2層のポーラス構造における空隙
の比率を調整するため、前記第2の導電性ペースト膜中
の前記添加剤の量を調整する工程をさらに備える、請求
項4に記載のセラミック電子部品の製造方法。 - 【請求項6】 前記第3の導電性ペースト膜を形成する
工程の前に、前記第2の導電性ペースト膜を乾燥する工
程をさらに備え、前記第2の導電性ペースト膜は前記第
3の導電性ペースト膜と同時に焼成される、請求項4ま
たは5に記載のセラミック電子部品の製造方法。 - 【請求項7】 前記添加剤は、ゼラチン、セルロースま
たはカーボンを含む、請求項4ないし6のいずれかに記
載のセラミック電子部品の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10094518A JPH11297565A (ja) | 1998-04-07 | 1998-04-07 | セラミック電子部品およびその製造方法 |
| SG1999001389A SG78341A1 (en) | 1998-04-07 | 1999-03-19 | Ceramic electronic component and method for producing the same |
| GB9906601A GB2336244B (en) | 1998-04-07 | 1999-03-22 | Ceramic electronic component and method for producing the same |
| CNB991032403A CN1154130C (zh) | 1998-04-07 | 1999-03-26 | 陶瓷电子元件及其生产方法 |
| US09/281,502 US6219220B1 (en) | 1998-04-07 | 1999-03-30 | Ceramic electronic component having terminal electrode that includes a second porous layer |
| US09/734,457 US20010002505A1 (en) | 1998-04-07 | 2000-12-11 | Ceramic electronic component and method of producing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10094518A JPH11297565A (ja) | 1998-04-07 | 1998-04-07 | セラミック電子部品およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11297565A true JPH11297565A (ja) | 1999-10-29 |
Family
ID=14112558
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10094518A Pending JPH11297565A (ja) | 1998-04-07 | 1998-04-07 | セラミック電子部品およびその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US6219220B1 (ja) |
| JP (1) | JPH11297565A (ja) |
| CN (1) | CN1154130C (ja) |
| GB (1) | GB2336244B (ja) |
| SG (1) | SG78341A1 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015023120A (ja) * | 2013-07-18 | 2015-02-02 | Tdk株式会社 | 積層コンデンサ |
| WO2016133090A1 (ja) * | 2015-02-16 | 2016-08-25 | 京セラ株式会社 | チップ型電子部品およびモジュール |
| CN110169215A (zh) * | 2017-01-26 | 2019-08-23 | 威世以色列有限公司 | 具有可挠性端子的电子组件 |
| JP2019179812A (ja) * | 2018-03-30 | 2019-10-17 | パナソニックIpマネジメント株式会社 | 積層バリスタの製造方法 |
| JP2022114762A (ja) * | 2021-01-27 | 2022-08-08 | 太陽誘電株式会社 | セラミック電子部品、回路基板およびセラミック電子部品の製造方法 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3376971B2 (ja) | 1999-09-09 | 2003-02-17 | 株式会社村田製作所 | セラミック電子部品 |
| KR101309479B1 (ko) * | 2012-05-30 | 2013-09-23 | 삼성전기주식회사 | 적층 칩 전자부품, 그 실장 기판 및 포장체 |
| US9287049B2 (en) | 2013-02-01 | 2016-03-15 | Apple Inc. | Low acoustic noise capacitors |
| CN103971934B (zh) * | 2013-02-01 | 2017-08-01 | 苹果公司 | 低声学噪声电容器 |
| CN105531106B (zh) | 2013-09-11 | 2017-10-20 | 固瑞克明尼苏达有限公司 | 热熔系统送料组件 |
| US10014112B2 (en) * | 2015-01-29 | 2018-07-03 | Kyocera Corporation | Capacitor and module |
| JP6931519B2 (ja) * | 2015-10-06 | 2021-09-08 | Tdk株式会社 | 電子部品 |
| JP6809865B2 (ja) * | 2016-10-17 | 2021-01-06 | 太陽誘電株式会社 | セラミック電子部品及びその製造方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3648126A (en) * | 1970-12-28 | 1972-03-07 | Standard Oil Co Ohio | Electrical capacitor employing paste electrodes |
| US4030004A (en) * | 1971-04-16 | 1977-06-14 | Nl Industries, Inc. | Dielectric ceramic matrices with end barriers |
| US4071880A (en) * | 1974-06-10 | 1978-01-31 | N L Industries, Inc. | Ceramic bodies with end termination electrodes |
| US4017820A (en) * | 1975-07-25 | 1977-04-12 | Illinois Tool Works Inc. | Humidity sensor with multiple electrode layers separated by a porous monolithic ceramic dielectric structure |
| GB2118366B (en) * | 1982-03-30 | 1985-09-18 | Standard Telephones Cables Ltd | Terminals for multilayer ceramic dielectric capacitors |
| US4517155A (en) * | 1982-05-18 | 1985-05-14 | Union Carbide Corporation | Copper base metal termination for multilayer ceramic capacitors |
| DE3239009C2 (de) * | 1982-10-21 | 1984-10-31 | Lechler Gmbh & Co Kg, 7012 Fellbach | Mehrfachdüsenkopf |
| JPS61236110A (ja) * | 1985-04-11 | 1986-10-21 | 株式会社村田製作所 | 積層セラミツクコンデンサ |
| US4701827A (en) * | 1986-02-10 | 1987-10-20 | Kyocera Corporation | Multilayer ceramic capacitor |
| JPH03190210A (ja) * | 1989-12-20 | 1991-08-20 | Matsushita Electric Ind Co Ltd | チップ状固体電解コンデンサの製造方法 |
| JPH0656824B2 (ja) * | 1991-01-25 | 1994-07-27 | 太陽誘電株式会社 | チップ状電子部品とその製造方法 |
| GB2272433A (en) * | 1992-11-11 | 1994-05-18 | Nat Starch Chem Corp | Termination of ceramic capacitors |
| US5339068A (en) * | 1992-12-18 | 1994-08-16 | Mitsubishi Materials Corp. | Conductive chip-type ceramic element and method of manufacture thereof |
| JPH07161223A (ja) * | 1993-12-10 | 1995-06-23 | Murata Mfg Co Ltd | 導電性ペーストおよび積層セラミックコンデンサ |
| JPH08162359A (ja) | 1994-12-08 | 1996-06-21 | Murata Mfg Co Ltd | チップ型セラミック電子部品 |
| KR100277382B1 (ko) * | 1995-08-18 | 2001-01-15 | 사토 히로시 | 다층전자부품 |
-
1998
- 1998-04-07 JP JP10094518A patent/JPH11297565A/ja active Pending
-
1999
- 1999-03-19 SG SG1999001389A patent/SG78341A1/en unknown
- 1999-03-22 GB GB9906601A patent/GB2336244B/en not_active Expired - Lifetime
- 1999-03-26 CN CNB991032403A patent/CN1154130C/zh not_active Expired - Lifetime
- 1999-03-30 US US09/281,502 patent/US6219220B1/en not_active Expired - Lifetime
-
2000
- 2000-12-11 US US09/734,457 patent/US20010002505A1/en not_active Abandoned
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015023120A (ja) * | 2013-07-18 | 2015-02-02 | Tdk株式会社 | 積層コンデンサ |
| WO2016133090A1 (ja) * | 2015-02-16 | 2016-08-25 | 京セラ株式会社 | チップ型電子部品およびモジュール |
| JPWO2016133090A1 (ja) * | 2015-02-16 | 2017-12-07 | 京セラ株式会社 | チップ型電子部品およびモジュール |
| CN110169215A (zh) * | 2017-01-26 | 2019-08-23 | 威世以色列有限公司 | 具有可挠性端子的电子组件 |
| KR20190107131A (ko) * | 2017-01-26 | 2019-09-18 | 비쉐이 이스라엘 엘티디 | 플렉시블 단자를 구비하는 전자 부품 |
| JP2020505781A (ja) * | 2017-01-26 | 2020-02-20 | ヴィシャイ イスラエル リミテッド | 可撓性端子を備えた電子部品 |
| US11297721B2 (en) | 2017-01-26 | 2022-04-05 | Vishay Israel Ltd. | Electronic component with flexible terminal |
| CN110169215B (zh) * | 2017-01-26 | 2022-06-07 | 威世以色列有限公司 | 具有可挠性端子的电子组件 |
| JP2019179812A (ja) * | 2018-03-30 | 2019-10-17 | パナソニックIpマネジメント株式会社 | 積層バリスタの製造方法 |
| JP2022114762A (ja) * | 2021-01-27 | 2022-08-08 | 太陽誘電株式会社 | セラミック電子部品、回路基板およびセラミック電子部品の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2336244B (en) | 2001-02-14 |
| US20010002505A1 (en) | 2001-06-07 |
| SG78341A1 (en) | 2001-02-20 |
| CN1231487A (zh) | 1999-10-13 |
| CN1154130C (zh) | 2004-06-16 |
| GB2336244A (en) | 1999-10-13 |
| GB9906601D0 (en) | 1999-05-19 |
| US6219220B1 (en) | 2001-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3535998B2 (ja) | 積層セラミック電子部品 | |
| JP3571957B2 (ja) | 導体ペーストおよびセラミック多層基板の製造方法 | |
| JPH11297565A (ja) | セラミック電子部品およびその製造方法 | |
| JP2006080248A (ja) | セラミック電子部品及びその製造方法 | |
| JP2002015946A (ja) | セラミックコンデンサ | |
| WO2005036571A1 (ja) | 電極ペースト、セラミック電子部品及びその製造方法 | |
| JP2001338830A (ja) | 導電性ペースト及びそれを用いた積層セラミックコンデンサ | |
| JPH0563928B2 (ja) | ||
| JP2005050895A (ja) | セラミック電子部品およびその製造方法 | |
| JPH11288841A (ja) | セラミック電子部品の実装方法及びセラミック電子部品 | |
| JPH04236412A (ja) | セラミック電子部品 | |
| JP3391286B2 (ja) | セラミック電子部品 | |
| JP2004055679A (ja) | 電子部品及び積層セラミック電子部品 | |
| JPH0422115A (ja) | セラミック電子部品及びその製造方法 | |
| JP3365290B2 (ja) | セラミック電子部品およびその製造方法 | |
| JP2001126956A (ja) | 貫通型コンデンサ | |
| JPS6386414A (ja) | 積層形セラミツクコンデンサ | |
| JPS60176296A (ja) | グレ−ズ抵抗素子一体型多層基板の製造方法 | |
| KR102694708B1 (ko) | 도전성 페이스트 및 이를 이용한 적층형 세라믹 부품 | |
| JP3531794B2 (ja) | セラミック電子部品の端子電極形成方法 | |
| JP4360112B2 (ja) | 積層セラミック電子部品の製造方法 | |
| JP7238825B2 (ja) | 電子部品、電子部品の製造方法、及び、実装構造体の製造方法 | |
| JPH0432297A (ja) | 多層配線基板及びその製造方法 | |
| JP2853088B2 (ja) | 複合容量を有するセラミックブロック | |
| JP2000114098A (ja) | 積層セラミック電子部品およびその製造方法 |