JPH11297671A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 段差のある２つの電極上の層間絶縁膜に各電
極に達する深さの異なるスルーホールを形成する工程を
短縮する半導体装置の製造方法を提供する。 【解決手段】 段差のある第１の電極１１、第２の電極
１２上に層間絶縁膜１３を設け、さらに下層レジスト１
４、上層レジスト１７を図１（ａ）に示すように設け
る。下層レジスト１４の厚さを各電極１１、１２上の層
間絶縁膜１３のエッチングの時間差に応じた厚さとす
る。まず図１（ｂ）のように、上層レジスト１７を除去
した後、図１（ｃ）のように第１の電極１１上の下層レ
ジスト１４を除去し、次に上層レジスト１７をマスクと
してエッチングすることにより、２つのスルーホール１
５、１６が同時に２つの電極１１、１２上に到達する。
これにより、段差のある２つの電極上の層間絶縁膜に各
電極に達する深さの異なるスルーホールを形成する工程
を短縮することが可能となる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体基板上に段
差を以って設けられた２つの電極に対して深さの異なる
２つのスルーホールを設ける場合に用いられる半導体装
置の製造方法に関する。

【０００２】

【従来の技術】図４は、従来の半導体装置の第１の製造
方法を示すもので、半導体基板としての半導体ウェハ１
０上に、第１の電極１１と第２の電極１２とが設けら
れ、その上に層間絶縁膜１３と、レジスト１８とが設け
られている場合に、各電極１１、１２に達する異なる深
さのスルーホール１５、１６を同時にエッチングするこ
とにより形成する場合を示している。

【０００３】図４に示すように、浅いスルーホール１６
は、エッチングが第２の電極１２の表面に早く到達する
ために、深いスルーホール１５の形成が完了するまで、
第２の電極１２がエッチングされ、浅い凹部１６ａが生
じる。

【０００４】図５は、従来の半導体装置の第２の製造方
法を示すもので、異なる深さのスルーホール１５、１６
を別々に形成する場合である。まず、第２の電極１２上
のスルーホール１６を形成し、レジスト１８で埋めた
後、第１の電極１１上のスルーホール１５を形成する。

【０００５】

【発明が解決しようとする課題】しかしながら、図４に
示す上記従来例の半導体装置の第１の製造方法における
問題点は、第２の電極１２がエッチングされて凹部１６
の分だけ減量するため、各電極１１、１２が半導体ウェ
ハ１０とのコンタクトを担う場合、コンタクト抵抗が初
期的にまたは長期的に劣化することがあるという問題が
ある。

【０００６】また、第２の電極１２が必要以上にエッチ
ングされるため、電極材料によりエッチング装置が汚染
されるという問題がある。

【０００７】さらに、図５に示される半導体装置の第２
の製造方法における問題点は、２つのスルーホールを同
時に形成できないため、スルーホール形成工程が２回必
要であるという問題がある。

【０００８】従って、本発明は、深さの異なるスルーホ
ールを同時に形成することにより、工程を短縮すること
を目的とする半導体装置の製造方法を提供することにあ
る。

【０００９】

【課題を解決するための手段】前記課題を解決するため
に、請求項１記載の発明は、第１の電極と第１の電極よ
り高い位置に設けられた第２の電極とを有する半導体基
板上に層間絶縁膜を堆積して表面を平坦に加工する工程
と、層間絶縁膜上に下層レジストを塗布して下層レジス
ト上に上層レジストを塗布する工程と、上層レジストの
第１の電極及び第２の電極と対応する所定の穴径部分を
露光し現像処理して除去する工程と、下層レジストの第
１の電極と対応する所定の穴径部分を電子ビーム露光に
より除去する工程と、上層レジストをマスクとしてエッ
チングを行い、第１の電極上の層間絶縁膜と第２の電極
上の層間絶縁膜及び下層レジストとを除去する工程とを
有することを特徴とする。

【００１０】請求項２記載の発明は、請求項１記載の発
明において、上層レジストの第１の電極と対応する部分
を除去する際、所定の穴径より小さい穴径で除去するこ
とを特徴とする。

【００１１】請求項３記載の発明は、第１の電極と第１
の電極より高い位置に設けられた第２の電極とを有する
半導体基板上に層間絶縁膜を堆積して表面を平坦に加工
する工程と、層間絶縁膜上に下層レジストを塗布する工
程と、下層レジストの第１の電極と対応する所定の穴径
部分を露光し現像処理して除去する工程と、下層レジス
ト上に光露光用の上層レジストを塗布する工程と、上層
レジストの第１の電極及び第２の電極と対応する所定の
穴径部分を光露光し現像処理して除去する工程と、上層
レジストをマスクとしてエッチングを行い、第１の電極
上の層間絶縁膜と第２の電極上の層間絶縁膜及び下層レ
ジストとを除去する工程とを有することを特徴とする。

【００１２】請求項４記載の発明は、請求項１または３
記載の発明において、上層レジストを感度の高いものと
し、下層レジストを感度の低いものとすることを特徴と
する。

【００１３】請求項５記載の発明は、請求項１または３
記載の発明において、下層レジストの厚さを、第１の電
極上の層間絶縁膜をエッチングする時間と第２の電極上
の層間絶縁膜をエッチングする時間との差に相当する厚
さとすることを特徴とする。

【００１４】請求項６記載の発明は、請求項１または３
記載の発明において、下層レジストは、電子ビーム露光
用のレジストであることを特徴とする。

【００１５】

【発明の実施の形態】以下、本発明の実施の形態を添付
図面を参照して詳細に説明する。図１、図２、図３にお
いて、図４、図５、又は互いに同一又は相当する部分に
同一符号を付してある。

【００１６】図１は、本発明の第１の実施の形態を示す
断面図である。まず、図１（ａ）のように、段差を有し
高さの異なる第１の電極１１と第２の電極１２とを有す
る半導体ウェハ１０上に層間絶縁膜１３を堆積し、配線
形成を容易にするために、表面が平坦になるように加工
した後、下層レジスト１４と上層レジスト１７とを塗布
する。レジストとしては、例えば電子ビーム露光用レジ
ストを用い、下層レジスト１４を露光感度の低いものと
し、上層レジスト１７を感度の高いものとする。また、
下層レジスト１４の厚さは、第１の電極１１上の層間絶
縁膜１３をエッチングする時間と第２の電極１２上の層
間絶縁膜１３をエッチングする時間との差に相当する厚
さにする。上層レジスト１７は、後で行うドライエッチ
ングに耐え得る十分な厚さとする。

【００１７】次に図１（ｂ）のように、第１の電極１１
及び第２の電極１２上の所定の穴径を有するスルーホー
ル１５、１６に相当する上層レジスト１７を、電子ビー
ム露光し現像処理を行うことによって除去する。電子ビ
ームの強度を調整することにより、感度の高い上層レジ
スト１５のみを除去できる。

【００１８】次に図１（ｃ）のように、深いスルーホー
ル１５の形成される第１の電極１１上のスルーホール１
５に相当する下層レジスト１４を、電子ビーム露光し現
像処理を行うことによって除去する。

【００１９】次に、上層レジスト１７をマスクとしてド
ライエッチングを行う。まず、第１の電極１１上では層
間絶縁膜１３がエッチングされ、第２の電極１２上では
下層レジスト１４がエッチングされる。下層レジスト１
４は、層間絶縁膜１３のエッチングの時間差に相当する
厚さにしてあるので、第１の電極１１上の層間絶縁膜１
３が第２の電極１２上の層間絶縁膜１３と同じ厚さにな
った時に、第２の電極１３上の下層レジスト１４がエッ
チング除去される。引き続きエッチングを行い、図１
（ｄ）のように、２つの電極１１、１２の表面を同時に
露出させて、スルーホール１５、１６を完成する。

【００２０】次に、第２の実施の形態について、図２を
参照して説明する。まず、第１の実施の形態と同様に、
図２（ａ）のように、高さの異なる第１の電極１１と第
２の電極１２とを有する半導体ウェハ１０上に層間絶縁
膜１３を堆積し、配線形成を容易にするために、表面が
平坦になるように加工した後、下層レジスト１４と上層
レジスト１７を塗布しする。そして図２（ｂ）のよう
に、第１の電極１１及び第２の電極１２上のスルーホー
ル１５、１６に相当する上層レジスト１７を、電子ビー
ム露光し現像処理を行うことによって除去する。

【００２１】次に図２（ｃ）のように、深いスルーホー
ル１５の形成される第１の電極１１上のスルーホール部
に相当する下層レジスト１４を、電子ビーム露光し現像
処理を行うことによって除去する。その際、上層レジス
ト１７でパターニングしたスルーホールサイズより一回
り小さくする。

【００２２】次に、上層レジスト１７をマスクとしてド
ライエッチングを行う。図２（ｄ）のように、第１の電
極１１上には階段上のスルーホール１５が形成できる。
これにより、スルーホール１５が深くても、スルーホー
ル内面の金属のカバレッジの良いコンタクトを形成する
ことができる。

【００２３】次に第３の実施の形態について、図３を参
照して説明する。まず、図３（ａ）のように、高さの異
なる第１の電極１１と第２の電極１２とを有する半導体
ウェハ１０上に層間絶縁膜１３を堆積し、配線形成を容
易にするために、表面が平坦になるように加工した後、
下層レジスト１４を塗布する。レジストとしては、例え
ば電子ビーム露光用レジストを用い、下層レジスト１４
の厚さは、第１の電極１１上の層間絶縁膜１３をエッチ
ングする時間と第２の電極１２上の層間絶縁膜１３をエ
ッチングする時間との差に相当する厚さにする。

【００２４】次に図３（ｂ）のように、深いスルーホー
ルの形成される第１の電極１１上のスルーホール部に相
当する下層レジスト１４を、電子ビーム露光し現像処理
を行うことによって除去する。

【００２５】次に図３（ｃ）のように、光露光用の上層
レジスト１７を塗布し、スルーホール部に相当する上層
レジスト１７を、光露光し現像処理を行うことによって
除去する。

【００２６】次に、上層レジスト１７をマスクとしてド
ライエッチングを行う。図３（ｄ）のように、第２の実
施の形態の図２（ｄ）と同様な形状が形成できる。

【００２７】本実施形態によれば、光露光を用いて一度
で露光することにより、スループットの改善が図れる。
尚、図３（ｃ）では、上層レジスト１７の穴径を大きく
することで、エッチングする位置決めを行いやすくした
場合を示している。

【００２８】

【発明の効果】以上の説明より明らかなように、請求項
１記載の発明によれば、高さの異なる２つの電極上の層
間絶縁膜厚の異なる部分にそれぞれスルーホールを形成
する際に、エッチング時間を調整する下層レジストを設
け、各電極表面にエッチングが到達する時間を同じにで
きるようにしたことにより、従来は別々にスルーホール
を形成していたが、一方がエッチングしすぎることな
く、同時に形成できるので、スルーホール形成工程を１
つ削減することができると共に、装置の汚染をなくすこ
とができる。

【００２９】請求項２記載の発明によれば、請求項１記
載の発明において、上層レジストの第１の電極上の部分
を除去する際に小さい穴径で除去することにより、スル
ーホール部の金属のカバレッジの良いコンタクトを形成
することができる。

【００３０】請求項３記載の発明によれば、光露光用の
上層レジストを用いることにより、スループットの改善
をはかることができる。

【００３１】請求項４記載の発明によれば、請求項１ま
たは３記載の発明において、上層レジストを感度の高い
ものとし、下層レジストを感度の低いものとすることに
より、上層レジストを早く除去できると共に、下層レジ
ストによる時間調整を細かく行うことができる。

【００３２】請求項５記載の発明によれば、請求項１ま
たは３記載の発明において、下層レジストの厚さを各電
極上の層間絶縁膜のエッチングの時間差に相当する厚さ
とすることにより、第１の電極上の層間絶縁膜が第２の
電極上の層間絶縁膜と同じ厚さになった時に、第２の電
極上の下層レジストのエッチングが始まるので、各電極
上にエッチングを同時に到達させることができる。

【００３３】請求項６記載の発明によれば、請求項１ま
たは３記載の発明において、下層レジストに電子ビーム
露光用のものを用いることにより、容易に精度よく除去
するとができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態による工程を示す断
面図である。

【図２】本発明の第２の実施の形態による工程を示す断
面図である。

【図３】本発明の第３の実施の形態による工程を示す断
面図である。

【図４】従来の製造方法の一例を示す断面図である。

【図５】従来の製造方法の他の例を示す断面図である。

【符号の説明】

１０ 半導体ウェハ １１ 第１の電極 １２ 第２の電極 １３ 層間絶縁膜 １４ 下層レジスト １５、１６ スルーホール １７ 上層レジスト １８ レジスト

Claims (6)

【特許請求の範囲】
1. 【請求項１】 第１の電極と該第１の電極より高い位置
   に設けられた第２の電極とを有する半導体基板上に層間
   絶縁膜を堆積して表面を平坦に加工する工程と、 前記層間絶縁膜上に下層レジストを塗布して該下層レジ
   スト上に上層レジストを塗布する工程と、 前記上層レジストの前記第１の電極及び前記第２の電極
   と対応する所定の穴径部分を露光し現像処理して除去す
   る工程と、 前記下層レジストの前記第１の電極と対応する前記所定
   の穴径部分を電子ビーム露光により除去する工程と、 前記上層レジストをマスクとしてエッチングを行い、前
   記第１の電極上の層間絶縁膜と前記第２の電極上の層間
   絶縁膜及び下層レジストとを除去する工程とを有するこ
   とを特徴とする半導体装置の製造方法。
2. 【請求項２】 前記上層レジストの前記第１の電極と対
   応する部分を除去する際、前記所定の穴径より小さい穴
   径で除去することを特徴とする請求項１記載の半導体装
   置の製造方法。
3. 【請求項３】 第１の電極と該第１の電極より高い位置
   に設けられた第２の電極とを有する半導体基板上に層間
   絶縁膜を堆積して表面を平坦に加工する工程と、 前記層間絶縁膜上に下層レジストを塗布する工程と、 前記下層レジストの前記第１の電極と対応する所定の穴
   径部分を露光し現像処理して除去する工程と、 前記下層レジスト上に光露光用の上層レジストを塗布す
   る工程と、 前記上層レジストの前記第１の電極及び前記第２の電極
   と対応する所定の穴径部分を光露光し現像処理して除去
   する工程と、 前記上層レジストをマスクとしてエッチングを行い、前
   記第１の電極上の層間絶縁膜と前記第２の電極上の層間
   絶縁膜及び下層レジストとを除去する工程とを有するこ
   とを特徴とする半導体装置の製造方法。
4. 【請求項４】 前記上層レジストを感度の高いものと
   し、前記下層レジストを感度の低いものとすることを特
   徴とする請求項１または３記載の半導体装置の製造方
   法。
5. 【請求項５】 前記下層レジストの厚さを、前記第１の
   電極上の層間絶縁膜をエッチングする時間と前記第２の
   電極上の層間絶縁膜をエッチングする時間との差に相当
   する厚さとすることを特徴とする請求項１または３記載
   の半導体装置の製造方法。
6. 【請求項６】 前記下層レジストは、電子ビーム露光用
   のレジストであることを特徴とする請求項１または３記
   載の半導体装置の製造方法。