JPS5896737A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5896737A JPS5896737A JP56198264A JP19826481A JPS5896737A JP S5896737 A JPS5896737 A JP S5896737A JP 56198264 A JP56198264 A JP 56198264A JP 19826481 A JP19826481 A JP 19826481A JP S5896737 A JPS5896737 A JP S5896737A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- mask
- film
- patterns
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
Landscapes
- Bipolar Transistors (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は半導体装置の製造方法、特に酸化膜段差部で
の焼付は解像力を向上させるだめの方法に関するもので
ある。
の焼付は解像力を向上させるだめの方法に関するもので
ある。
一般に半導体装置９例えば高周波トランジスタにおいて
は、高周波特性の向上を図るために、ボンディングパッ
トなどの外部電極配線領域直下の酸化膜をできる限９厚
く設計するのが有利であるが、一方、酸化膜厚が厚くな
ればなるほど大きな酸化膜段差を生じ、活性化領域のパ
ターン形成が困難になる。すなわち、従来は、ベースオ
ーミックコンタクトの開孔部直下に、この開口部と同程
度の大きさのパターンで、ベース領域よりも高濃度の異
なる導電性の拡散領域を形成して、ベース抵抗を下げる
方法が採用されており、この拡散領域は通常、微細パタ
ーンに設計され、これが微細になればなるほど酸化膜厚
を薄くしなければならず、また反面、前記したように外
部電極配線領域直下の酸化膜厚はできる限り厚くする必
要がある。
は、高周波特性の向上を図るために、ボンディングパッ
トなどの外部電極配線領域直下の酸化膜をできる限９厚
く設計するのが有利であるが、一方、酸化膜厚が厚くな
ればなるほど大きな酸化膜段差を生じ、活性化領域のパ
ターン形成が困難になる。すなわち、従来は、ベースオ
ーミックコンタクトの開孔部直下に、この開口部と同程
度の大きさのパターンで、ベース領域よりも高濃度の異
なる導電性の拡散領域を形成して、ベース抵抗を下げる
方法が採用されており、この拡散領域は通常、微細パタ
ーンに設計され、これが微細になればなるほど酸化膜厚
を薄くしなければならず、また反面、前記したように外
部電極配線領域直下の酸化膜厚はできる限り厚くする必
要がある。
そしてこれらの双方を満足させるために、最近の高周波
トランジスタでは、第１図（ａ）および（ｂ）に示すよ
うに、外部電極配線領域に該当する半導体基板（１）上
の酸化膜（２ａ）のみを厚く、活性領域に該当する酸化
膜（２ｂ）をその上に薄く形成する。
トランジスタでは、第１図（ａ）および（ｂ）に示すよ
うに、外部電極配線領域に該当する半導体基板（１）上
の酸化膜（２ａ）のみを厚く、活性領域に該当する酸化
膜（２ｂ）をその上に薄く形成する。
またこの状態で前記拡散領域を形成するのには、第１図
（ｂ）にみられるように、ホトレジスト膜（３）。
（ｂ）にみられるように、ホトレジスト膜（３）。
普通は０ＭＲ８３レジストを塗布し、その上にガラスマ
スク（４）を密着させ、例えば紫外線（５）を照射して
焼付けを行なう。こ＼で（１）はガラスマスク（４）に
設けられたパターン寸法である。そしてまたこのように
ガラスマスクを通して紫外線を照射するマスクアライメ
ント装置には、一般に密着露光方式と投影露光方式とが
あるが、高周波トランジスタのように焼付は解像力を重
要視する半導体素子には前者密着露光方式によるマスク
アライメント装置が利用される。しかしこの装置を用い
た場合にも、焼付けに使用される紫外線（５）が完全な
平行光線でないために、ガラスマスクとホトレジストの
密着性が悪いと、焼付は解像力の低下を免れず、このだ
めに前記したように酸化膜段差が大きい場合には、当然
密着力が悪くなって設計通りのパターンを得られなくな
る。すなわち、第１図（ｃ）は前記焼付は後、現像、酸
化膜エツチング、ホトレジスト除去などの工程を経て得
た拡散領域形成のためのパターン（６）を示している。
スク（４）を密着させ、例えば紫外線（５）を照射して
焼付けを行なう。こ＼で（１）はガラスマスク（４）に
設けられたパターン寸法である。そしてまたこのように
ガラスマスクを通して紫外線を照射するマスクアライメ
ント装置には、一般に密着露光方式と投影露光方式とが
あるが、高周波トランジスタのように焼付は解像力を重
要視する半導体素子には前者密着露光方式によるマスク
アライメント装置が利用される。しかしこの装置を用い
た場合にも、焼付けに使用される紫外線（５）が完全な
平行光線でないために、ガラスマスクとホトレジストの
密着性が悪いと、焼付は解像力の低下を免れず、このだ
めに前記したように酸化膜段差が大きい場合には、当然
密着力が悪くなって設計通りのパターンを得られなくな
る。すなわち、第１図（ｃ）は前記焼付は後、現像、酸
化膜エツチング、ホトレジスト除去などの工程を経て得
た拡散領域形成のためのパターン（６）を示している。
この拡散領域の設計寸法は、とりも直さずガラスマスク
（４）でのパターン寸法（１）であるが、こ＼で得たパ
ターン（６）の寸法（１１）は、酸化膜段差などにより
密着力が低下して露光かぶりを生ずるためにかなり小さ
な寸法（ｌ〉１１）となり、寸法基準単位が１μｍ前後
になると、もはや解像できなくなって、この状態ではさ
きに述べたベースオーミックコンタクト直下の拡散領域
形成が不能となるものでおった。
（４）でのパターン寸法（１）であるが、こ＼で得たパ
ターン（６）の寸法（１１）は、酸化膜段差などにより
密着力が低下して露光かぶりを生ずるためにかなり小さ
な寸法（ｌ〉１１）となり、寸法基準単位が１μｍ前後
になると、もはや解像できなくなって、この状態ではさ
きに述べたベースオーミックコンタクト直下の拡散領域
形成が不能となるものでおった。
この発明は従来のこのような欠点を改善するためになさ
れたものであり、以下、この発明に係わる半導体装置の
製造方法の一実施例を、第２図（ａ）ないしｆｇ）を参
照して詳細に説明する。
れたものであり、以下、この発明に係わる半導体装置の
製造方法の一実施例を、第２図（ａ）ないしｆｇ）を参
照して詳細に説明する。
この第２図（ａ）ないしくｇ）はこの実施例方法を工程
順に示している。この実施例方法では、まず半導体基板
（１）上に窒化膜（２１）を形成した上で、この窒化膜
（２１）上の活性領域形成部に相当する部分にホトレジ
スト膜（３）を残しく同図（ａ））、かっこのホトレジ
スト膜（３）をマスクにして、例えばプラズマエツチン
グなどのドライプロセス技術によシ、活性領域形成部以
外の窒化膜（２１）を部分的２選択的にエツチング除去
する（同図（ｂ））。
順に示している。この実施例方法では、まず半導体基板
（１）上に窒化膜（２１）を形成した上で、この窒化膜
（２１）上の活性領域形成部に相当する部分にホトレジ
スト膜（３）を残しく同図（ａ））、かっこのホトレジ
スト膜（３）をマスクにして、例えばプラズマエツチン
グなどのドライプロセス技術によシ、活性領域形成部以
外の窒化膜（２１）を部分的２選択的にエツチング除去
する（同図（ｂ））。
ついでこの状態で熱酸化を行なう。すなわち。
窒化膜（２１）を残して熱酸化すると、窒化膜（２１）
で被われた部分、換言すると活性領域形成部には酸素が
供給されず酸化が進行しないが、それ以外の部分、この
場合は外部電極配線領域形成部には窒化膜（２１）がな
くて酸化が進行し、厚い酸化膜（２ａ）が形成され（同
図（ｃ））、その後、残されて不要となる窒化膜（２１
）を適宜に除去する（同図（ｄ））。
で被われた部分、換言すると活性領域形成部には酸素が
供給されず酸化が進行しないが、それ以外の部分、この
場合は外部電極配線領域形成部には窒化膜（２１）がな
くて酸化が進行し、厚い酸化膜（２ａ）が形成され（同
図（ｃ））、その後、残されて不要となる窒化膜（２１
）を適宜に除去する（同図（ｄ））。
しかしてこの場合、同図（ｄ）からも明らかなように、
酸化膜（２ａ）は、シリコン基板（１）の界面（力を中
心にして、基板（１）の内側と外側とに亘って形成され
ることになり、その厚さを例えば１ｏ、ｏｏｏＡとする
と、前記した従来の場合には、この厚さ１０．０ＯＯＡ
がそのま＼酸化膜段差となっていたが、この例の場合に
は、通常、基板内側へ４．ｏｏｏｉ、外側へ６．ｏｏｏ
Ｘ、程度づつ酸化されることになり、こ＼での酸化膜段
差は６，０００λ程度、すなわち従来のＸ程度となる。
酸化膜（２ａ）は、シリコン基板（１）の界面（力を中
心にして、基板（１）の内側と外側とに亘って形成され
ることになり、その厚さを例えば１ｏ、ｏｏｏＡとする
と、前記した従来の場合には、この厚さ１０．０ＯＯＡ
がそのま＼酸化膜段差となっていたが、この例の場合に
は、通常、基板内側へ４．ｏｏｏｉ、外側へ６．ｏｏｏ
Ｘ、程度づつ酸化されることになり、こ＼での酸化膜段
差は６，０００λ程度、すなわち従来のＸ程度となる。
次に前記したとおり、高周波トランジスタにおいてはそ
の高周波特性を向上させるため、ベースオーミック開孔
部直下にこれと同程度の大きさのパターンで、ベース領
域よりも高濃度の拡散領域を形成してそのベース抵抗を
下げる目的のもとに、これらの上にさらに酸化膜（２ｂ
）を形成する（同図（Ｃ））。さらに続いてこの酸化膜
（２ｂ）上には従来と同様にしてホトレジスト膜（３）
を塗布し、かつこれにガラスマスク（４）を密着させ、
マスクアライメント装置で紫外線（５）を照射して焼付
けを行ない（同図（ｆ））、その後、現像、酸化膜エツ
チング、ホトレジスト除去などの工程を経て、拡散領域
形成のだめのパターン（６）を得る（同図（ｇ））。こ
＼で得られたパターン（６）の寸法は、ガラスマスク（
４）に設定されているパターン寸法（１）とほとんど同
じ寸法（４）となる。すなわち、少なくとも（ｌ＞４ン
Ｉｔ ）の関係にある。
の高周波特性を向上させるため、ベースオーミック開孔
部直下にこれと同程度の大きさのパターンで、ベース領
域よりも高濃度の拡散領域を形成してそのベース抵抗を
下げる目的のもとに、これらの上にさらに酸化膜（２ｂ
）を形成する（同図（Ｃ））。さらに続いてこの酸化膜
（２ｂ）上には従来と同様にしてホトレジスト膜（３）
を塗布し、かつこれにガラスマスク（４）を密着させ、
マスクアライメント装置で紫外線（５）を照射して焼付
けを行ない（同図（ｆ））、その後、現像、酸化膜エツ
チング、ホトレジスト除去などの工程を経て、拡散領域
形成のだめのパターン（６）を得る（同図（ｇ））。こ
＼で得られたパターン（６）の寸法は、ガラスマスク（
４）に設定されているパターン寸法（１）とほとんど同
じ寸法（４）となる。すなわち、少なくとも（ｌ＞４ン
Ｉｔ ）の関係にある。
従ってこの実施例方法の場合、このようにして形成され
る高周波トランジスタは、外部電極配線領域直下の酸化
膜を厚く形成しても、酸化膜段差が従来の約６割である
ために微細パターンの形成が容易で、高性能化を図り得
るのである。
る高周波トランジスタは、外部電極配線領域直下の酸化
膜を厚く形成しても、酸化膜段差が従来の約６割である
ために微細パターンの形成が容易で、高性能化を図り得
るのである。
なお前記実施例は高周波トランジスタの製造について説
明したが、集積回路など、他の半導体装置の製造にも適
用できることは勿論である。
明したが、集積回路など、他の半導体装置の製造にも適
用できることは勿論である。
以上詳述したようにこの発明方法によれば、従来方法に
比較して外部電極配線領域直下の酸化膜厚は同じであっ
ても、活性領域形成部との酸化膜段差を充分に小さくで
きるために、たとえ超微細パター７の焼付は形成におい
ても、従来はどの露光がぶりを生ずる慣れがなく、設計
値通りのパターン形成が容易に可能である。
比較して外部電極配線領域直下の酸化膜厚は同じであっ
ても、活性領域形成部との酸化膜段差を充分に小さくで
きるために、たとえ超微細パター７の焼付は形成におい
ても、従来はどの露光がぶりを生ずる慣れがなく、設計
値通りのパターン形成が容易に可能である。
第１図（ａ）ないしくＣ）は従来例による高周波トラン
ジスタの製造工程を説明する断面図、第２図（ａ）ない
しくｇ）はこの発明方法の一実施例を適用した高周波ト
ランジスタの製造工程を順次に示す断面図である０ （１）・・・・半導体基板、（２ａ）、（ｚｂ）・・・
・酸化膜、（２１）・・・・窒化膜、（３）・・・・ホ
トレジスト膜、（４）・・・・ガラスマスク、（５）・
・・・紫外線、（６）・・・・パターン。 代理人 葛野信−（ほか１名） 第１図 第２図 第２図 １
ジスタの製造工程を説明する断面図、第２図（ａ）ない
しくｇ）はこの発明方法の一実施例を適用した高周波ト
ランジスタの製造工程を順次に示す断面図である０ （１）・・・・半導体基板、（２ａ）、（ｚｂ）・・・
・酸化膜、（２１）・・・・窒化膜、（３）・・・・ホ
トレジスト膜、（４）・・・・ガラスマスク、（５）・
・・・紫外線、（６）・・・・パターン。 代理人 葛野信−（ほか１名） 第１図 第２図 第２図 １
Claims (1)
- 半導体基板上の活性領域形成相当部に選択的に窒化膜を
形成する工程と、ついでこれを熱酸化して前記活性領域
形成部以外の外部電極配線領域形成部に厚い酸化膜を形
成する工程と、残された前記窒化膜を除去する工程と、
これらの上に薄い酸化膜を形成する工程と、その後これ
らの上にホトレジスト膜を塗布し、ガラスマスクを密着
焼付けし、現像、酸化膜エツチングおよびホトレジスト
除去などを経て、前記薄い酸化膜上にパターン開孔部を
形成する工程とを含むことを特徴とする半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56198264A JPS5896737A (ja) | 1981-12-04 | 1981-12-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56198264A JPS5896737A (ja) | 1981-12-04 | 1981-12-04 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5896737A true JPS5896737A (ja) | 1983-06-08 |
Family
ID=16388237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56198264A Pending JPS5896737A (ja) | 1981-12-04 | 1981-12-04 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5896737A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9513551B2 (en) | 2009-01-29 | 2016-12-06 | Digiflex Ltd. | Process for producing a photomask on a photopolymeric surface |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5344181A (en) * | 1976-10-05 | 1978-04-20 | Fujitsu Ltd | Production of semiconductor device |
| JPS553649A (en) * | 1978-06-22 | 1980-01-11 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Semiconductor device production |
-
1981
- 1981-12-04 JP JP56198264A patent/JPS5896737A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5344181A (en) * | 1976-10-05 | 1978-04-20 | Fujitsu Ltd | Production of semiconductor device |
| JPS553649A (en) * | 1978-06-22 | 1980-01-11 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Semiconductor device production |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9513551B2 (en) | 2009-01-29 | 2016-12-06 | Digiflex Ltd. | Process for producing a photomask on a photopolymeric surface |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6077440A (ja) | 細線パタ−ンの形成方法 | |
| US5922516A (en) | Bi-layer silylation process | |
| US6849538B2 (en) | Semiconductor device and a fabrication method thereof | |
| EP0104235A4 (en) | METHOD OF FORMING A HYBRID LITHOGRAPHIC PROTECTION MATERIAL WITH ELECTRONIC / OPTICAL RADIUS. | |
| JP2675525B2 (ja) | 半導体装置の微細パターン形成方法 | |
| KR20030000475A (ko) | 패턴 형성 방법 | |
| JP2932462B1 (ja) | 半導体製造の表面パターニング方法 | |
| JPH09232428A (ja) | 半導体装置の製造方法 | |
| US5316895A (en) | Photolithographic method using non-photoactive resins | |
| JPH06349728A (ja) | レジストパターンの形成方法 | |
| JP4267298B2 (ja) | 半導体素子の製造方法 | |
| KR100369866B1 (ko) | 반도체소자의미세콘택홀형성방법 | |
| KR970006930B1 (ko) | 반도체소자의 미세패턴 형성방법 | |
| KR100220940B1 (ko) | 반도체 소자의 미세패턴 제조방법 | |
| KR970004428B1 (ko) | 반도체소자의 제조방법 | |
| JPH05142788A (ja) | レジストパターンの形成方法 | |
| KR100239435B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2010118501A (ja) | 半導体装置の製造方法 | |
| KR20030037927A (ko) | 레티클 및 이를 이용한 반도체소자의 제조방법 | |
| KR101096208B1 (ko) | 반도체 소자의 소자 분리용 패턴 형성 방법 | |
| KR100396689B1 (ko) | 반도체소자의게이트제조방법 | |
| JPS6354726A (ja) | レジスト膜のエツチング方法 | |
| JPS60106132A (ja) | パタ−ン形成方法 | |
| JPH0677159A (ja) | 半導体集積回路装置の製造方法 | |
| JPS61294821A (ja) | 微細パタン形成法 |