JPH11297733A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH11297733A
JPH11297733A JP10094926A JP9492698A JPH11297733A JP H11297733 A JPH11297733 A JP H11297733A JP 10094926 A JP10094926 A JP 10094926A JP 9492698 A JP9492698 A JP 9492698A JP H11297733 A JPH11297733 A JP H11297733A
Authority
JP
Japan
Prior art keywords
electrode layer
electrode
cross
section
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10094926A
Other languages
English (en)
Inventor
Hiroshi Nakatani
宏 中谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP10094926A priority Critical patent/JPH11297733A/ja
Publication of JPH11297733A publication Critical patent/JPH11297733A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】半導体装置におけるパッド電極構造及びバンプ
電極構造に関する。実装時のパッドメタル界面での剥れ
防止及び、パッド周辺部の絶縁膜クラック防止。 【解決手段】２層以上のメタル積層構造において、第１
層目のメタルをパターニングにより段差構造を形成する
事により、メタル間の密着性を向上させる。例えば第１
の電極層を格子状等にパターニングし、その断面構造を
凹凸構造とする事で第２の電極層との接触面積を増大さ
せる。 【効果】第１の電極層と第２の電極層との密着性を大幅
に向上させ電極層間の剥れを防止するとともに、第１の
電極層構造を凹凸構造とする事で機械的ストレスを分散
させ電極層側面の絶縁膜のクラックを防止することがで
きる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置におけ
るパッド電極構造及びバンプ電極構造に関する。
【０００２】
【従来の技術】従来の半導体装置におけるパッド電極構
造及びバンプ電極構造は、例えば２層配線の場合、平坦
な第１の電極層上に第２の電極層を設けた構造となって
いた。
【０００３】
【発明が解決しようとする課題】従来の半導体装置にお
けるパッド電極構造及びバンプ電極構造においては、実
装時の熱ストレス及び機械的ストレスにより、第１の電
極層と第２の電極層の界面で剥れが発生したり、電極層
側面の絶縁膜にクラックが発生し、これが電気的特性不
良をもたらす等の品質上の重大な問題となっていた。
【０００４】
【課題を解決するための手段】本発明はこのような問題
を解決するものでその目的とするところは、第１の電極
層を例えば格子状等にパターニングし、その断面構造を
凹凸構造とする事である。
【０００５】
【作用】本発明によれば、第１の電極層をパターニング
する事で、第２の電極層との接触面積を増加させ密着性
を大幅に向上させるとともに、第１の電極層の凹凸構造
は機械的ストレスを分散させる構造となる。
【０００６】
【発明の実施の形態】以下本発明について実施例に基づ
き説明する。図１に、本発明の一実施例によるパッド電
極平面図を示す。図２に、図１中のＸ−Ｙ方向の断面構
造を示す。図３に、従来のパッド電極断面構造を示す。
図４に、本発明の一実施例によるバンプ電極断面構造図
を示す。図１，図２に示す様に、第１の電極層１の断面
構造は凹凸構造となる為、従来のパッド電極構造に比べ
第２の電極層２との接触面積が増大する事になる。又、
第１の電極層の凹凸構造は上方向からの機械的ストレス
を分散させる構造となる。第１の電極層はフォトリソグ
ラフィー及びエッチング加工により部分的に除去するこ
とでパターニングされる。又、本パターニングは素子内
の電極配線加工工程で同時に加工する事ができる為、な
んら付加工程とはならない。
【０００７】
【発明の効果】上述の様に本発明によれば、第１の電極
層をパターニングする事で、第２の電極層との密着性を
大幅に向上させ電極層間の剥れを防止するとともに、第
１の電極層構造を凹凸構造とする事で機械的ストレスを
分散させ電極層側面の絶縁膜のクラックを防止すること
ができる。
【図面の簡単な説明】
【図１】本発明の一実施例の半導体装置であるパッド電
極平面図。
【図２】図１におけるＸ−Ｙ方向のパッド電極断面構造
図。
【図３】従来のパッド構造断面図。
【図４】本発明の一実施例の半導体装置であるバンプ電
極断面図。
【符号の説明】
１ 第１の電極層 ２ 第２の電極層 ３ 第１の絶縁膜 ４ 絶縁膜 ５ 絶縁膜開口部 ６ バンプ電極

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】半導体基板上に設けられた第１の絶縁膜
    と、該第１の絶縁膜上に設けられた第１のアルミニウム
    等から成る電極層と、該第１の絶縁膜上且つ該第１の電
    極層上に設けられた第２の電極層を有する事を特徴とす
    る半導体装置。
  2. 【請求項２】半導体基板上に設けられた第１の絶縁膜
    と、該第１の絶縁膜上に設けられた第１のアルミニウム
    等から成る電極層と、該第１の絶縁膜上且つ該第１の電
    極層上に設けられた第２の電極層と、該第２の電極上に
    設けられたバンプ電極を有する事を特徴とする半導体装
    置。
  3. 【請求項３】請求項１及び請求項２の第１の電極層が例
    えば格子状等にパターニングされている事を特徴とする
    半導体装置。
JP10094926A 1998-04-07 1998-04-07 半導体装置 Withdrawn JPH11297733A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10094926A JPH11297733A (ja) 1998-04-07 1998-04-07 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10094926A JPH11297733A (ja) 1998-04-07 1998-04-07 半導体装置

Publications (1)

Publication Number Publication Date
JPH11297733A true JPH11297733A (ja) 1999-10-29

Family

ID=14123585

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10094926A Withdrawn JPH11297733A (ja) 1998-04-07 1998-04-07 半導体装置

Country Status (1)

Country Link
JP (1) JPH11297733A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005327763A (ja) * 2004-05-12 2005-11-24 Nec Electronics Corp 半導体装置
US7514790B2 (en) 2005-06-02 2009-04-07 Seiko Epson Corporation Semiconductor device and method of manufacturing a semiconductor device
JP2018056495A (ja) * 2016-09-30 2018-04-05 セイコーエプソン株式会社 電子デバイス、電子デバイス装置、電子機器および移動体

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005327763A (ja) * 2004-05-12 2005-11-24 Nec Electronics Corp 半導体装置
US7514790B2 (en) 2005-06-02 2009-04-07 Seiko Epson Corporation Semiconductor device and method of manufacturing a semiconductor device
JP2018056495A (ja) * 2016-09-30 2018-04-05 セイコーエプソン株式会社 電子デバイス、電子デバイス装置、電子機器および移動体
CN107887357A (zh) * 2016-09-30 2018-04-06 精工爱普生株式会社 电子器件、电子器件装置、电子设备以及移动体
US10641788B2 (en) 2016-09-30 2020-05-05 Seiko Epson Corporation Electronic device, electronic device apparatus, electronic apparatus, and moving object
CN107887357B (zh) * 2016-09-30 2023-05-12 精工爱普生株式会社 电子器件、电子器件装置、电子设备以及移动体

Similar Documents

Publication Publication Date Title
US5444021A (en) Method for making a contact hole of a semiconductor device
US7112881B2 (en) Semiconductor device
JPH11297733A (ja) 半導体装置
KR900007757B1 (ko) 반도체장치 및 그 제조방법
JPH0629285A (ja) 半導体装置
JPH027435A (ja) 金属パンプ電極を有する半導体装置
JP2538245Y2 (ja) 半導体装置
JPH0479333A (ja) 半導体集積回路
JPS62155537A (ja) 半導体装置の製造方法
JPH03101233A (ja) 電極構造及びその製造方法
JPWO2025013298A5 (ja)
JPS6239823B2 (ja)
JPS61239646A (ja) 多層配線の形成方法
JP3447896B2 (ja) Ｓｏｇ塗布膜の形成方法およびこれを用いた配線構造の形成方法
JP3039163B2 (ja) 半導体装置の製造方法
KR100360152B1 (ko) 배선 형성 방법
JPH02170431A (ja) 半導体装置の製造方法
JPS62198135A (ja) 半導体装置およびその製造方法
JPH09283619A (ja) 半導体集積回路装置の製造方法
JPH03239348A (ja) 半導体装置及びその製造方法
JP2000004022A (ja) 薄膜トランジスタの製造方法
JPS61193451A (ja) 半導体装置の製造方法
JPH03248533A (ja) 半導体集積回路装置
JPS6130418B2 (ja)
JPH031539A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050607