JPH11297735A - バンプの製造方法及び半導体装置 - Google Patents

バンプの製造方法及び半導体装置

Info

Publication number
JPH11297735A
JPH11297735A JP10099259A JP9925998A JPH11297735A JP H11297735 A JPH11297735 A JP H11297735A JP 10099259 A JP10099259 A JP 10099259A JP 9925998 A JP9925998 A JP 9925998A JP H11297735 A JPH11297735 A JP H11297735A
Authority
JP
Japan
Prior art keywords
bump
solder
chip
dummy wafer
dummy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10099259A
Other languages
English (en)
Inventor
Kiyotaka Seyama
清▲隆▼ 瀬山
Hideki Ota
秀樹 太田
Yasuhiro Usui
康博 臼井
Kazuaki Sato
和昭 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP10099259A priority Critical patent/JPH11297735A/ja
Priority to EP99300533A priority patent/EP0949671A1/en
Priority to US09/237,897 priority patent/US6057168A/en
Publication of JPH11297735A publication Critical patent/JPH11297735A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/012Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/012Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01204Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using temporary auxiliary members, e.g. using sacrificial coatings or handle substrates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/012Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01221Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition
    • H10W72/01225Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition in solid form, e.g. by using a powder or by stud bumping
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251Materials

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 本発明は、バンプの製造歩留りを向上したバ
ンプの製造方法および半導体装置を実現することを目的
とする。 【解決手段】 ダミーウエハ上にバンプを形成する形成
工程、該ダミーウエハをダイシングしてダミーチップを
形成するダイシング工程、該ダミーウエハに形成された
バンプを検査する検査工程、該ダミーチップのうち、前
記検査工程で合格したダミーチップのバンプを、回路が
形成された実チップに転写する転写工程からなるように
構成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、バンプの製造方法
及び半導体装置に関する。詳しくは、転写技術を利用し
て半導体装置の歩留りを向上したバンプの製造方法及び
半導体装置に関する。
【0002】
【従来の技術】現在の半導体装置は、信号伝搬の遅延防
止と集積密度の向上のために、シリコン等の半導体基板
の回路面をプリント基板の回路面に直接接触させて実装
するようになってきている。そのため、半導体基板上の
電極には、バンプと呼ばれる突起状の電極が形成され、
そのバンプを介してプリント基板へ実装することで、半
導体基板上の各電極の高さの違いやプリント基板の各電
極の高さの違いをバンプが吸収するようにしている。
【0003】このようなバンプはワイヤボンディング法
と呼ばれる方法で形成されていたが、1チップ当たりの
端子数の増加に伴い、1つずつバンプを形成するワイヤ
ボンディング法では時間と製造コストが著しく増加して
しまう。一般的にバンプの形成許容コストはチップの1
%〜0.01%に抑える必要が有り、この許容コストを
上回る場合には製品化することができなかった。そこ
で、比較的大きなチップに関しては、周辺部分のみに形
成していた電極をチップ全体に形成して電極の密度を下
げ、各電極の間隔を拡げることで、半導体基板に回路を
形成しダイシングする前のウエハの状態で全ての電極に
一括してバンプを形成することのできる、蒸着法、メッ
キ法、印刷法によりバンプを形成することで、低コスト
化を図っていた。
【0004】しかしながら、近年の半導体装置の高性能
高密度化に伴い、端子数が多くかつ、電極の間隔が短い
(電極密度が高い)チップにもバンプを形成する必要が
出て来た。そこで、特開平1−189942号、特開平
3−190138号等により転写技術を利用したバンプ
の形成方法(以下転写法と称する)が提案されている。
蒸着法、メッキ法、印刷法では半導体基板に影響の無い
はんだ材料や製造プロセスが必要となり、あたらしいは
んだ材料の使用や新しい製造プロセスが使用できないと
いう著しい制限があった。
【0005】例えば、蒸着の場合、蒸着可能な材料のみ
に制限され、また半導体基板の表面を破壊するフッ素系
のガスが使用できない。またメッキの場合も、メッキ可
能材料のみに制限され、また半導体基板を破壊するメッ
キ液が使用できない。また印刷の場合も、印刷可能な材
料のみに制限され、また半導体基板を破壊する加圧力ま
たはフラックスが使用できないといった問題がある。し
かし転写法によればこれらの制限がなくなり、低コスト
の材料や製造プロセスの導入や高い歩留りを実現できる
材料や製造プロセスの選択が可能となる。その結果、転
写法を用いて高密度でバンプを形成しても、蒸着法等の
従来の方法によりバンプを形成可能な低電極密度の半導
体基板と同等の歩留りを維持することが可能となってい
た。
【0006】
【発明が解決しようとする課題】しかし、上記の転写法
を用いてもバンプの製造歩留りは99.999%程度し
か得られず、現在製品化されている最高スペックの1チ
ップ当たり1000バンプのチップにしかコスト的に使
用することができず、1チップ当たり2000〜800
0バンプといったチップの製品化ができなかった。ま
た、研究や実験開発で用いられているような1チップ当
たり1万バンプを超えるチップに、転写法を用いるとチ
ップ当たりの歩留りが90%しか得られない。特に、研
究や実験開発で用いられているチップの殆どは量産技術
が適用できないことから製造コストが高いと共に製造歩
留りが悪く、研究の開始当初などは1%しか良品が製造
できない場合も有る。このような場合に、90%の歩留
りでバンプを形成するのは研究コストや時間から鑑みて
も使用することができない。
【0007】そして、本発明者らは転写法による歩留り
が向上しない原因を追求した結果、転写前のバンプの形
成時に歩留りを悪くする要因があることを発見した。本
発明は、上記従来の問題点に鑑み、1チップ当たり10
00バンプを超えるようなチップに使用してもコスト的
には問題なく、しかも、半導体装置の製造歩留りを従来
の通り維持可能なバンプの製造方法および半導体装置を
実現することを目的とする。
【0008】
【課題を解決するための手段】本発明の請求項1は、ダ
ミーウエハ上にバンプを形成する形成工程、該ダミーウ
エハをダイシングしてダミーチップを形成するダイシン
グ工程、該ダミーウエハに形成されたバンプを検査する
検査工程、該ダミーチップのうち、前記検査工程で合格
したダミーチップのバンプを、回路が形成された実チッ
プに転写する転写工程からなることを特徴とする。
【0009】この構成を採ることにより、ダミーチップ
にバンプが形成された状態でバンプの良否を検査し、良
品のみを実際に使用するチップに転写することができる
ため、製造歩留りは向上する。
【0010】また、請求項2は、請求項1において前記
ダミーウエハへのバンプの形成工程は、蒸着法、電解メ
ッキ法、無電解メッキ法、印刷法またはボール供給法に
より形成することを特徴とする。この構成を採ることに
より、種々の方法でバンプを形成することができる。
【0011】また、請求項3は、請求項1において前記
バンプははんだバンプであり、前記転写工程は該はんだ
バンプを加熱溶融して転写する工程であると共に、前記
ダミーウエハは、前記はんだバンプを転写する転写温度
と常温とでのダミーウエハと実チップとの熱膨脹の差が
バンプの配列される長さ当たりバンプピッチ以下となる
熱膨脹率の材料で形成され、かつ、前記ダミーウエハの
材料は、前記はんだバンプの溶融する温度ではんだが濡
れたり反応しない材料であることを特徴とする。この構
成を採ることにより、ダミーチップから実際に使用する
チップにバンプを転写するとき熱膨張による位置ずれを
防止し、且つバンプがダミーチップに付着しないため転
写をスムーズに行うことができる。
【0012】また、請求項4は、請求項2において、前
記バンプははんだバンプであり、前記形成工程は該はん
だバンプを加熱形成する工程であると共に、前記蒸着法
または印刷法に使用するマスクの材料は、前記はんだバ
ンプを加熱形成する温度と常温とでのマスクとダミーウ
エハとの熱膨張の差がバンプの配列される長さ当たりバ
ンプピッチ以下となる熱膨脹率の材料で形成され、か
つ、前記マスクの材料は、前記はんだバンプを加熱形成
する温度ではんだが濡れたり反応しない材料であること
を特徴とする。この構成を採ることにより、ダミーウエ
ハへのバンプを蒸着又は印刷するときに位置ずれが防止
され、また、マスクにはんだが付着するのを防止するこ
とができる。
【0013】また、請求項5は、請求項4において、マ
スクの穴形状は、テーパー状をなし、ウエハに対向する
側の穴径が反対面の穴径より大きいことを特徴とする。
また、請求項6は、請求項5において、マスクの穴形状
は、ダミーウエハ側に面取りが施されていることを特徴
とする。この構成を採ることにより、蒸着又は印刷後の
ダミーウエハからマスクを除去するとき、バンプがマス
クと共に剥離されるのを防止することができる。
【0014】また、請求項7は、請求項1の転写工程に
おいてフラックスを使用する場合、該フラックスに使用
される溶媒は、その沸点が、はんだの溶融点より低いこ
とを特徴とする。この構成を採ることにより、はんだが
溶融する前にフラックスの溶媒を蒸発させることがで
き、はんだバンプ内に溶媒によるボイドが発生するのを
防止することができる。
【0015】また、請求項8は、請求項1の転写工程に
おいてフラックスを使用する場合、該フラックスに使用
されるロジンは、その凝固温度又は炭化温度がはんだの
溶融点より高いものであることを特徴とする。この構成
を採ることにより、転写後の洗浄によるロジンの除去が
容易となる。
【0016】また、請求項9の半導体装置は、請求項1
乃至8のバンプの製造方法により半導体チップにバンプ
を形成したことを特徴とする。この構成を採ることによ
り、はんだバンプを有する半導体装置の製造歩留りを向
上することができる。
【0017】
【発明の実施の形態】図1及び図2は本発明の実施の形
態のバンプの製造方法を説明するための図である。本発
明の実施の形態のバンプの製造方法は、先ず図1(a)
に示すように、仮に用いるダミーのウエハ1の上にマス
ク2を位置合わせして載置し、蒸着装置内ではんだを蒸
着する。ダミーウエハ1には、実際に使用するチップの
熱膨張率に近い熱膨張率を持ち、且つ、はんだが溶融す
る温度ではんだが濡れたり、反応しない材料が用いられ
る。
【0018】例えば、実際に使用するチップがSiであ
れば、Siが最も好ましく、或いは、Siに近い熱膨張
率を持つガラス、AlNやSiC等のセラミック、M
o、42アロイ(FeNi合金)等の金属などを用いる
ことができる。またSiに近い熱膨張率を持ち、はんだ
が溶融する温度で溶けたりしないが、はんだが付いたり
反応してもはんだが溶融する温度で溶けたり反応しない
SiO2 やSi3N4等で表面処理した金属を用いるこ
ともできる。
【0019】また、マスク2は、厚さ50〜100μm
のマスク材料に、実際に使用するチップの複数個に対応
し、そのチップのバンプ配置位置に対応して穴あけされ
ている。また、マスク材料としては、実際に使用するチ
ップの熱膨張率に近い熱膨張率を持ち、且つ、はんだが
溶融する温度ではんだが濡れたり、反応しない材料が用
いられる。
【0020】例えば、実際に使用するチップがSiであ
れば、Siが最も好ましく、或いは、Siに近い熱膨張
率を持つガラス、AlNやSiC等のセラミック、M
o、42アロイ(FeNi合金)等の金属などを用いる
ことができる。またSiに近い熱膨張率を持ち、はんだ
が溶融する温度ではんだが溶けたりしないが、濡れた
り、反応しても、はんだが溶融する温度で溶けず、濡れ
たり、反応しないSiO2等の無機膜や、ポリイミド等
の有機膜で表面処理した金属で形成したものでも良い。
【0021】さらに、上記マスク材料の中で磁性体特性
を持つものや、磁性体特性を持つ材料で表面処理して形
成したものも好ましい。このような磁性体特性を持つ材
料で形成したマスクは、ダミーウエハの上に載置した
時、ダミーウエハの下に磁石を置くことによりダミーウ
エハ表面にマスクを密着させることができる。
【0022】このようなマスクを用いてはんだが蒸着さ
れたダミーウエハ1は図1(b)の如くはんだバンプ
(以後固着はんだという)3が円錐台形状に形成され
る。次に、固着はんだ3が形成されたウエハ1をダイシ
ングして図1(c)の如きダミーチップ4を形成する。
次いでこのダイシングされた各ダミーチップ4につい
て、その固着はんだ3の良否を検査する。そして、固着
はんだ3の高さにバラツキのあるもの、ゴミの付着して
いるもの、ブリッジのあるもの等の不良品は排除する。
なお、検査はダイシングの前に行っても良く、検査の結
果はダイシングの後に適用される。また、本発明はこれ
らの工程の順序を規定するものではなく、これらの工程
を有するものである。
【0023】次いで選別された良品のダミーチップ4を
図2(a)の如く、実際のチップ5の上に固着はんだ3
を下にして重ね合わせ、固着はんだ3がバンプ形成位置
に対向するように位置合わせした後、加熱して固着はん
だ3を溶融させる。これにより固着はんだ3は、はんだ
の濡れ難い特性を有するダミーチップ4から離れ、実チ
ップ5に移行する。即ち固着はんだ3はダミーチップ4
から実チップ5に転写されたことになる。その後冷却し
て、ダミーチップ4を取り除けば図2(c)の如く固着
ハンダ3は実チップ5に転写された状態となる。次い
で、実チップ5を再度加熱して固着はんだ3を溶解させ
れば、固着はんだ3は表面張力により球状となり、バン
プ6が形成される。
【0024】このように構成された本実施の形態のバン
プの製造方法は,はんだバンブ6を直接実チップ5に形
成せず、バンプとなる固着はんだ3をダミーウエハ1に
形成し、該ダミーウエハ1をダミーチップ4に分割し
て、固着はんだ3の不良なダミーチップ4は排除し、良
品のダミーチップ4から固着はんだ3を実チップ5に転
写したことにより、実チップ5のバンプ不良がなくな
り、はんだバンプ付き半導体装置の製造歩留りを向上す
ることができる。
【0025】また、ダミーウエハ1に、はんだが溶融す
る温度ではんだが濡れたり、反応しない材料で且つ実際
に使用するチップ5の熱膨張率に近い熱膨張率を持つ、
例えば、ガラス、セラミック、金属等を用いたことによ
り固着はんだ3を実チップ5に転写するとき、はんだの
溶融温度に加熱しても、ダミーチップ4と実チップ5と
の位置ずれを生ずることはない。
【0026】また、ダミーウエハ1には直接バンプを形
成しないため、材料及びプロセスが、前記の制限以内で
自由に選択でき、低コスト材料や、実チップには採用で
きない特殊はんだバンプ形成プロセスに耐える材料が選
択でき、αフリー、特殊合金等のはんだ材料を、低コス
トで実チップの制限なしに使用できる。
【0027】また、転写時にダミーウエハ1がはんだに
濡れると、実チップ5に完全に転写できないが、無機膜
又は有機膜のはんだに濡れない材料で表面処理すること
によりはんだに濡れる材料も使用可能となる。
【0028】またマスク2に、はんだが溶融する温度で
はんだが濡れたり、反応しない材料で且つ実際に使用す
るチップ5の熱膨張率に近い熱膨張率を持つ材料を使用
することにより固着はんだ3との付着がなく、またダミ
ーウエハ1との熱膨張差による固着はんだ3の位置ずれ
を防止することができる。
【0029】なお、マスク2の穴7の形状を図3(a)
の如く円錐台形状にすることにより、固着はんだ形成後
のウエハ1からマスク2を取り外すときに固着はんだ3
に損傷を与えず容易に取り外すことができる。またさら
に、図3(b)の如く円錐台形状の穴7のダミーウエハ
1に接する面側に面取り8を施すことにより取り外しが
容易となる。なお円錐台形状の穴7の側壁の角度はダミ
ーウエハに接する面に対して89〜70°程度が好まし
い。
【0030】次に、本発明の他の実施の形態のバンプの
製造方法を説明する。本実施の形態は、ほぼ前実施の形
態と同様であり、異なるところは、ダミーウエハ1上に
形成する固着はんだ3を印刷法により形成することであ
る。従って使用するダミーウエハ1及びマスク2は前実
施の形態で用いたと同様な材料を用いる。そしてダミー
ウエハ1の上にマスク2を載置し、その上からスクリー
ン印刷法ではんだペーストを印刷し、マスク2を除去し
た後加熱して固着はんだ3を形成する。
【0031】その後ダミーウエハ1をダイシングしてダ
ミーチップ4となし、該ダミーチップ4の固着はんだ3
の良否を検査して不良品は排除し、良品のみを実チップ
5に転写し、再加熱してバンプ6を形成することは前実
施の形態と同様である。このようにバンプを形成する本
実施の形態は、はんだバンプ付きチップの製造歩留りを
向上することができる。なおマスク2の穴7を円錐台形
状にすること及び穴の下部に面取り8を施すことも前実
施の形態と同様であり、印刷したはんだを傷つけること
なくマスクを取り外すことができる。
【0032】次に、本発明のさらに他の実施の形態のバ
ンプの製造方法を説明する。本実施の形態は、ほぼ前実
施の形態と同様であり、異なるところは固着はんだ3の
形成方法を公知の電解めっき法又は無電解めっき法、あ
るいはボール供給法を用いたことである。従って本実施
の形態は、前実施の形態と同様に、はんだバンプ付きチ
ップの製造歩留りを向上することができる。
【0033】また、以上の各実施の形態において、ダミ
ーチップ4から実チップ5に固着はんだ3を転写する
時、フラックスを使用する場合、フラックスに使用され
ている溶媒の沸点がはんだの融点より低いものを使用す
ること、及びフラックスに使用されているロジンの凝固
温度または炭化温度がはんだの融点より高いものが好ま
しい。その理由は、溶媒の沸点がはんだの融点より高
く、はんだが溶融しても溶媒が残っていると、はんだが
溶ける前に溶媒分がガス化して飛び、転写後のはんだバ
ンプ内のボイド発生の原因となり、ロジンの凝固温度又
は炭化温度がはんだの融点より低いと固着はんだ転写後
の洗浄等で取れなくなるためである。
【0034】また、本発明の半導体装置は半導体チップ
に前述のバンプの製造方法の各実施の形態のいずれかに
よりバンプを形成したものであり、その製造工程途中で
バンプとなる固着はんだを検査して不良品は排除するた
め、バンプの製造歩留りを99.9999999%にす
ることができ、当初の目標であった、1チップ当たり1
1700バンプ形成する半導体装置のチップ当たりの製
造歩留り95%を実現するバンプの製造歩留り99.9
9999を実現することができた。
【0035】
【発明の効果】本発明のバンプの製造方法及び半導体装
置に依れば、蒸着法、めっき法、印刷法等で固着はんだ
が形成されたダミーチップの段階で、固着はんだの良否
を検査し、良品のダミーチップから実チップへ固着はん
だを溶融転写することにより、バンプの不良を低下さ
せ、半導体装置の歩留りを大幅に向上することができ
る。また、実チップへ直接バンプを形成しないため、新
しいはんだ材料の使用や新しい製造プロセスの使用が可
能となる。
【図面の簡単な説明】
【図1】本発明の実施の形態のバンプの製造方法を説明
するための図である。
【図2】本発明の実施の形態のバンプの製造方法を説明
するための図である。
【図3】本発明の実施の形態のバンプの製造方法に用い
るマスクを示す図である。
【符号の説明】
1…ダミーウエハ 2…マスク 3…固着はんだ 4…ダミーチップ 5…実チップ 6…はんだバンプ 7…穴 8…面取り
フロントページの続き (72)発明者 臼井 康博 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 (72)発明者 佐藤 和昭 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 ダミーウエハ上にバンプを形成する形成
    工程、 該ダミーウエハをダイシングしてダミーチップを形成す
    るダイシング工程、 該ダミーウエハに形成されたバンプを検査する検査工
    程、 該ダミーチップのうち、前記検査工程で合格したダミー
    チップのバンプを、回路が形成された実チップに転写す
    る転写工程からなることを特徴とするバンプの製造方
    法。
  2. 【請求項2】 前記ダミーウエハへのバンプの形成工程
    は、蒸着法、電解メッキ法、無電解メッキ法、印刷法ま
    たはボール供給法により形成することを特徴とする請求
    項1記載のバンプの製造方法。
  3. 【請求項3】 前記バンプははんだバンプであり、前記
    転写工程は該はんだバンプを加熱溶融して転写する工程
    であると共に、 前記ダミーウエハは、前記はんだバンプを転写する転写
    温度と常温とでのダミーウエハと実チップとの熱膨脹の
    差がバンプの配列される長さ当たりバンプピッチ以下と
    なる熱膨脹率の材料で形成され、かつ、 前記ダミーウエハの材料は、前記はんだバンプの溶融す
    る温度ではんだが濡れたり反応しない材料であることを
    特徴とする請求項1記載のバンプの製造方法。
  4. 【請求項4】 前記バンプははんだバンプであり、前記
    形成工程は該はんだバンプを加熱形成する工程であると
    共に、 前記蒸着法または印刷法に使用するマスクの材料は、前
    記はんだバンプを加熱形成する温度と常温とでのマスク
    とダミーウエハとの熱膨脹の差がバンプの配列される長
    さ当たりバンプピッチ以下となる熱膨張率の材料で形成
    され、かつ、 前記マスクの材料は、前記はんだバンプを加熱形成する
    温度ではんだが濡れたり反応しない材料であることを特
    徴とする請求項2記載のバンプの製造方法。
  5. 【請求項5】 前記マスクの穴形状は、テーパー状をな
    し、ダミーウエハに対向する側の穴径が反対面の穴径よ
    り大きいことを特徴とする請求項4記載のバンプの製造
    方法。
  6. 【請求項6】 前記マスクの穴形状は、ダミーウエハ側
    に面取りが施されていることを特徴とする請求項5記載
    のバンプの製造方法。
  7. 【請求項7】 前記転写工程においてフラックスを使用
    する場合、該フラックスに使用される溶媒は、その沸点
    がはんだの溶融点よりも低いことを特徴とする請求項1
    記載のバンプの製造方法。
  8. 【請求項8】 前記転写工程においてフラックスを使用
    する場合、該フラックスに使用されるロジンは、その凝
    固温度又は炭化温度がはんだの溶融点より高いことを特
    徴とする請求項1記載のバンプの製造方法。
  9. 【請求項9】 前記請求項1乃至8に記載のバンプの製
    造方法により半導体チップにバンプを形成したことを特
    徴とする半導体装置。
JP10099259A 1998-04-10 1998-04-10 バンプの製造方法及び半導体装置 Pending JPH11297735A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP10099259A JPH11297735A (ja) 1998-04-10 1998-04-10 バンプの製造方法及び半導体装置
EP99300533A EP0949671A1 (en) 1998-04-10 1999-01-26 Method for forming bumps using dummy wafer
US09/237,897 US6057168A (en) 1998-04-10 1999-01-27 Method for forming bumps using dummy wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10099259A JPH11297735A (ja) 1998-04-10 1998-04-10 バンプの製造方法及び半導体装置

Publications (1)

Publication Number Publication Date
JPH11297735A true JPH11297735A (ja) 1999-10-29

Family

ID=14242724

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10099259A Pending JPH11297735A (ja) 1998-04-10 1998-04-10 バンプの製造方法及び半導体装置

Country Status (3)

Country Link
US (1) US6057168A (ja)
EP (1) EP0949671A1 (ja)
JP (1) JPH11297735A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101468A (ja) * 2003-09-26 2005-04-14 Kyocera Corp 半導体素子及びその製造方法
JP2010226086A (ja) * 2009-02-27 2010-10-07 Toyoda Gosei Co Ltd 半導体発光素子の実装体の製造方法、発光装置の製造方法及び半導体発光素子
JP2018085476A (ja) * 2016-11-25 2018-05-31 株式会社ディスコ ダミーウエーハとダミーウエーハの製造方法
JP2020136414A (ja) * 2019-02-15 2020-08-31 株式会社ディスコ ダミーウェーハ及びダミーウェーハの製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6251767B1 (en) * 1997-01-14 2001-06-26 Texas Instruments Incorporated Ball grid assembly with solder columns
JP3798569B2 (ja) * 1999-02-23 2006-07-19 ローム株式会社 半導体装置の製造方法
US6426281B1 (en) * 2001-01-16 2002-07-30 Taiwan Semiconductor Manufacturing Company Method to form bump in bumping technology
US6713318B2 (en) * 2001-03-28 2004-03-30 Intel Corporation Flip chip interconnection using no-clean flux
US6821561B2 (en) * 2002-03-26 2004-11-23 Analog Devices, Inc. Method for thin film deposition matching rate of expansion of shadow mask to rate of expansion of substrate
KR100637717B1 (ko) * 2005-09-28 2006-10-25 세메스 주식회사 베이크 유닛, 상기 베이크 유닛에 사용되는 가열플레이트를 냉각하는 방법, 그리고 상기 베이크 유닛을포함하는 기판 처리 장치 및 방법
US9063129B2 (en) * 2007-06-15 2015-06-23 Idexx Laboratories, Inc. Device, kit and method for hookworm antigen capture and detection

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2615744B2 (ja) * 1988-01-26 1997-06-04 富士通株式会社 半田バンプの形成方法
US5219117A (en) * 1991-11-01 1993-06-15 Motorola, Inc. Method of transferring solder balls onto a semiconductor device
JPH06275628A (ja) * 1993-03-18 1994-09-30 Hitachi Ltd Ccbバンプ形成用部品及びこれを用いた半導体装置の製造方法
US5646068A (en) * 1995-02-03 1997-07-08 Texas Instruments Incorporated Solder bump transfer for microelectronics packaging and assembly
US5607099A (en) * 1995-04-24 1997-03-04 Delco Electronics Corporation Solder bump transfer device for flip chip integrated circuit devices
US5860585A (en) * 1996-05-31 1999-01-19 Motorola, Inc. Substrate for transferring bumps and method of use

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101468A (ja) * 2003-09-26 2005-04-14 Kyocera Corp 半導体素子及びその製造方法
JP2010226086A (ja) * 2009-02-27 2010-10-07 Toyoda Gosei Co Ltd 半導体発光素子の実装体の製造方法、発光装置の製造方法及び半導体発光素子
US8609444B2 (en) 2009-02-27 2013-12-17 Toyoda Gosei Co., Ltd. Manufacturing method of mounting part of semiconductor light emitting element, manufacturing method of light emitting device, and semiconductor light emitting element
JP2018085476A (ja) * 2016-11-25 2018-05-31 株式会社ディスコ ダミーウエーハとダミーウエーハの製造方法
JP2020136414A (ja) * 2019-02-15 2020-08-31 株式会社ディスコ ダミーウェーハ及びダミーウェーハの製造方法

Also Published As

Publication number Publication date
US6057168A (en) 2000-05-02
EP0949671A1 (en) 1999-10-13

Similar Documents

Publication Publication Date Title
AU649559B2 (en) Process for flip chip connecting semiconductor chip
US5273940A (en) Multiple chip package with thinned semiconductor chips
JPH11297735A (ja) バンプの製造方法及び半導体装置
JPS62230027A (ja) 半導体装置の製造方法
JP3451987B2 (ja) 機能素子及び機能素子搭載用基板並びにそれらの接続方法
JPH10173006A (ja) 半導体装置および半導体装置の製造方法
JP2002507838A (ja) フリップチップアセンブリのための洗浄不要フラックス
KR100723532B1 (ko) 도전성 범프 형성용 몰드, 그 몰드 제조방법, 및 그몰드를 이용한 웨이퍼에 범프 형성방법
CN114175237B (zh) 用于互连桥组件的对准载体
JP3540901B2 (ja) 電極へのフラックス転写方法及びバンプの製造方法
JPH08288291A (ja) 半導体装置
JP2811741B2 (ja) 半導体装置の製造方法
JPH03187228A (ja) 半田バンプの形成方法
JP2735038B2 (ja) バンプ形成方法
US6281445B1 (en) Device and method for connecting two electronic components
JP2529087B2 (ja) 熱整合されたicチップ装置の製造方法
JPH07169790A (ja) フリップチップ接合方法
JP2000307238A (ja) ピン振込み治具およびプリント基板へのピンの取付方法
JPH1079403A (ja) 半導体装置及びその製造方法
JP2001102477A (ja) 回路搭載用支持板の製造方法及び回路搭載用支持基板及び電子部品
JP2762958B2 (ja) バンプの形成方法
JPH07122589A (ja) 半導体装置及びその製造方法
JPH08115946A (ja) フリップチップ実装方法
JPH10150262A (ja) チップの実装方法
JP2003152134A (ja) チップ状電子部品の製造方法、及びその製造に用いる疑似ウェーハの製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20020917

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20021203