JPH11297738A - 半導体チップの基板実装構造 - Google Patents

半導体チップの基板実装構造

Info

Publication number
JPH11297738A
JPH11297738A JP10093257A JP9325798A JPH11297738A JP H11297738 A JPH11297738 A JP H11297738A JP 10093257 A JP10093257 A JP 10093257A JP 9325798 A JP9325798 A JP 9325798A JP H11297738 A JPH11297738 A JP H11297738A
Authority
JP
Japan
Prior art keywords
wire
wiring board
semiconductor chip
chip
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10093257A
Other languages
English (en)
Other versions
JP3965767B2 (ja
Inventor
Masahiro Honda
本田  匡宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP09325798A priority Critical patent/JP3965767B2/ja
Publication of JPH11297738A publication Critical patent/JPH11297738A/ja
Application granted granted Critical
Publication of JP3965767B2 publication Critical patent/JP3965767B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • H10W72/07551Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H10W72/07554Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in dispositions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/531Shapes of wire connectors
    • H10W72/536Shapes of wire connectors the connected ends being ball-shaped
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/531Shapes of wire connectors
    • H10W72/5363Shapes of wire connectors the connected ends being wedge-shaped
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/541Dispositions of bond wires
    • H10W72/5445Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/541Dispositions of bond wires
    • H10W72/5449Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/541Dispositions of bond wires
    • H10W72/547Dispositions of multiple bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/551Materials of bond wires
    • H10W72/552Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/551Materials of bond wires
    • H10W72/552Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5524Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/884Die-attach connectors and bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/10Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 半導体チップを配線基板に搭載し、両者をワ
イヤボンディングで接続する実装構造において、チップ
の実装面積をチップサイズにまで縮小可能な構成を提供
する。 【解決手段】 半導体チップ20は片面21に電極取出
部としてのパッド22を有し、配線基板10はワイヤ通
孔13を有する。半導体チップ20の片面21と配線基
板10の片面11とは、パッド22とワイヤ通孔13と
が対応するように対向配置して接着されており、配線基
板10の他面12側の電極部14とパッド22とは、ワ
イヤ通孔13を通してワイヤボンディングされ、半導体
チップ20と配線基板10とは電気的に接続されてい
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体チップをワ
イヤボンディングにより配線基板に電気的に接続する半
導体チップの基板実装構造に関し、特に構造の小型化に
関する。
【0002】
【従来の技術】近年、機器の小型化に伴い、高密度実装
に適しているベアチップ実装が盛んに検討されている。
このベアチップ実装としては、図3及び図4に示す様な
方式がある。ここで図3及び図4において、(b)は
(a)のB−B断面図である。図3はワイヤボンディン
グ方式であり、半導体チップ1の電極取出部と配線基板
2との間をワイヤボンディングによるワイヤ3にて結線
した後、接続部分の保護のため樹脂4により全体を封止
する。
【0003】一方、図4はフリップチップ方式であり、
半導体チップ1の電極取出部に半田で盛り上がらせて形
成したバンプ5によって、半導体チップ1を配線基板2
に接続する。また、上記両方式の他、配線フィルムを用
いるTAB方式(テープキャリア方式)がある。
【0004】
【発明が解決しようとする課題】しかしながら、ワイヤ
ボンディング方式の場合、一般的にAlパッド上にAu
ボールワイヤを超音波や熱の接合エネルギーの印加によ
り圧着するという成熟した技術がある反面、図3の様
に、半導体チップ1周辺から外部の配線基板2へボンデ
ィングが行われていることやワイヤ3のループ(ワイヤ
ループ)の形成、封止樹脂4の関係等から、実装厚・実
装面積に限界があり、チップサイズの実装構造とするこ
とは不可能である。
【0005】また、フリップチップ方式は、各種実装法
の中で最も実装面積が小さくかつ最も薄型実装が可能で
あるが、図4に示す様に、バンプ5の形成処理が必要な
ことや、半導体チップ(例えばSiチップ等)1と配線
基板(例えばアルミナ基板)2との材料の熱膨張率の差
に起因するバンプ5の熱疲労寿命が信頼性に支障をきた
すなどの問題がある。さらには、この熱膨張率の差によ
ってチップ1の大きさが制限されるだけでなく、配線基
板2についてもSi基板、セラミック基板あたりまでが
実用化対象領域と考えられている。
【0006】また、TAB方式に関しても、同様に、実
装面積の限界、バンプ形成処理などが問題としてあげら
れる。以上の点から本発明者は、比較的信頼性に優れ、
材料の制約の少ないワイヤボンディング方式の実装構造
を用いて、上記問題点を解決することとした。そこで、
本発明の目的は、半導体チップを配線基板に搭載し、両
者をワイヤボンディングで接続する実装構造において、
チップの実装面積をチップサイズにまで縮小可能な構成
を提供することとする。
【0007】
【課題を解決するための手段】本発明は、チップ配置の
向き及びボンディングワイヤの接続方向という点に着目
してなされたものである。すなわち、請求項1記載の発
明においては、片面(21)に電極取出部(22)を有
する半導体チップ(20)と、片面(11)側から他面
(12)側に貫通する貫通穴(13)を有する配線基板
(10)とを備え、半導体チップ(20)の片面(2
1)と配線基板(10)の片面(11)とを、電極取出
部(22)と貫通穴(13)とが対応するように対向配
置して接着し、電極取出部(22)と配線基板(10)
の他面(12)とを、貫通穴(13)を通してワイヤボ
ンディングすることにより、半導体チップ(20)と配
線基板(10)とを電気的に接続したことを特徴として
いる。
【0008】本発明では、半導体チップ(20)の電極
取出部(22)は、半導体チップ(20)の中央部から
ワイヤボンディングにより配線基板(10)の他面(1
2)と接続されるため、半導体チップ(20)の片面
(21)と対向する配線基板(10)の片面(11)に
は、半導体チップ(20)のみの配置スペースがあれば
よい。従ってチップの実装面積をチップサイズにまで縮
小可能とできる。
【0009】また、ワイヤボンディングによるワイヤ
(40)は、半導体チップ(20)の電極取出部(2
2)から配線基板(10)の他面(12)側に至るよう
に形成され、貫通穴(13)内部のスペースに形成され
るため、ワイヤループが半導体チップ(20)及び配線
基板(10)から突出する部分を小さく抑えることがで
き、実装厚さもチップサイズとできる。
【0010】また、請求項2記載の発明では、貫通穴
(13)の内周面に段部(130)を設け、この段部
(130)と電極取出部(22)とをワイヤボンディン
グすることにより、半導体チップ(20)と配線基板
(10)とを電気的に接続したことを特徴としており、
段部(130)でのボンディング接続分が加わるため、
請求項1記載の発明の効果に加え、ボンディング数の増
加が可能である。
【0011】さらに、請求項3記載の発明では、請求項
1及び請求項2の構成に加えて、電極取出部(22)、
貫通穴(13)及びワイヤワイヤボンディングによって
形成されたワイヤ(40)を、樹脂(50)によって封
止したことを特徴としており、接続部分が保護され信頼
性向上が図れる。なお、上記各手段の括弧内の符号は、
後述する実施形態記載の具体的手段との対応関係を示す
ものである。
【0012】
【発明の実施の形態】以下、本発明を図に示す実施形態
について説明する。図1に本実施形態に係る半導体チッ
プの基板実装構造を示す。図1において、10は配線基
板であり、図示しない配線部が形成されている。ここ
で、(a)は配線基板10の表面(請求項でいう片面)
11からみた図、(b)は(a)のA−A断面図、
(c)は配線基板10の裏面(請求項でいう他面)12
からみた図である。
【0013】20は、片面21を拡散面としてデバイス
が形成された半導体チップ(半導体素子)である。半導
体チップ(以下チップという)20は、片面21の中央
部に縦2列に配置された複数個のパッド(接合部)22
を有する。これらパッド22は、上記デバイスと導通す
る電極取出部として構成されている。また、配線基板1
0には、表面11から裏面12に貫通するワイヤ通孔
(貫通穴)13が形成されている。ワイヤ通孔13は、
パッド22の配置スペースの大きさに対応した長方形状
に開けられており、後述のワイヤボンディングによるワ
イヤ40が通るための孔となっている。
【0014】チップ20は、片面21を配線基板10の
表面11に対向配置させた形(いわゆるフェースダウ
ン)にて接着されており、パッド22はワイヤ通孔13
に対応した位置にて、ワイヤ通孔13から配線基板10
の裏面12側を覗くようになっている。なお、チップ2
0と配線基板10とは、ダイボンディングされ、両面1
1、21間に介在する接着剤30によって接着されてい
る。
【0015】また、配線基板10において、裏面12の
ワイヤ通孔13縁部には、パッド22の数に対応した数
の電極部14が設けられており、これら電極部14は、
配線基板10の上記配線部と導通されている。そして、
チップ20の各パッド22は各々、ワイヤ通孔13を通
るワイヤ40によって、配線基板10の裏面12に設け
られた各電極部14に電気的に接続されている。これら
ワイヤ40はAu(金)線またはAl(アルミニウム)
線等からなり、通常のワイヤボンディングにより結線さ
れている。
【0016】また、ワイヤ40及びワイヤ40の接続部
の保護のため、パッド22、ワイヤ通孔13及びワイヤ
40は、モールド樹脂(樹脂)50によって封止されて
いる。本実施形態の半導体チップの基板実装構造は、か
かる構成を有するものであるが、本構造の製造方法につ
いて概略を述べておく。
【0017】パッド22とワイヤ通孔13とを対応させ
つつ、チップ20の片面21と配線基板10の表面11
とを対向配置させ、これら両面11、21をダイボンデ
ィングする。続いて、パッド22と電極部14とを、各
々Au線またはAl線によりワイヤボンディングした
後、ワイヤ40及びワイヤ40の接続部を樹脂封止す
る。こうして図1に示す半導体チップの基板実装構造と
なる。
【0018】ところで、上述のように、通常のワイヤボ
ンディング方式の場合、ワイヤをチップの周りに引き出
すことや封止樹脂の関係によりどうしても実装面積がチ
ップサイズより大きくなってしまう。また、フリップチ
ップにおいては実装面積がチップサイズではあるが、バ
ンプ形成処理や、バンプの信頼性上の問題により基板種
やチップの大きさが限られてしまう。
【0019】しかし、本実施形態では、ワイヤ通孔13
を通して配線基板10の裏面12にワイヤボンディング
が施してあるため、配線基板10の表面11における実
装面積としては、チップ20のみの配置スペースがあれ
ばよく、まさにチップサイズの面積実装が可能となる。
また、配線基板10の裏面12に関してもチップ10の
中央部からワイヤボンディングが施してあるため、配線
基板12へのセカンドボンディングは表面11のチップ
サイズ面積内に納まる。
【0020】また、本実施形態では、配線基板10の表
面11に、チップ20からのワイヤボンディングが施さ
れていないため、配線基板10やチップ20から突出す
るワイヤループを抑えることができ、また、フリップチ
ップ方式のようなバンプもないため、実装厚もチップサ
イズとできる。また、本実施形態では、信頼性の面に関
しても、熱膨張率の差に起因する熱疲労寿命に問題を抱
えているバンプ技術ではなく、成熟されたワイヤボンデ
ィング技術を用いているため問題はない。そのため、熱
膨張率の影響は大きくなく、配線基板10の種類やチッ
プ20のサイズも制限されることはない。
【0021】さらに、本実施形態では、樹脂封止に関し
てもワイヤ通孔13の真上から行うことができるのでワ
イヤ40への負荷が少なく、ワイヤ流れによる(Auま
たはAl線間の)短絡やワイヤ切断も押さえることがで
きる。以上のように、本実施形態では、中央縦2例にパ
ッド22が配列してあるチップ20を、予めワイヤ通孔
13の開いている配線基板10に、パッド22を下向き
(フェースダウン)に接着し、配線基板10のワイヤ通
孔13を通して裏面12から、電極部14とパッド22
との両側にワイヤボンディングを行い、樹脂封止するこ
とで、本発明の目的を達成するものである。
【0022】ところで、上記図1では、配線基板10の
ワイヤ通孔13が1個、チップ20のパッド22が2列
の場合におけるワイヤボンディングを例にとって説明を
したが、本実施形態において、それらの数に制限はな
い。図2に、上記図1の図示例とは異なる3つの変形例
を示す。なお、以下、主として上記図1と異なる部分に
ついて述べることとし、同一部分については、図中同一
符号を付して説明を省略する。また、図2において符号
は省略したが、ワイヤ40の配線基板10側接続部分
は、上記図1と同様に電極部14である。
【0023】(第1の変形例):本実施形態に係る第1
の変形例を図2(a)に示す。本例ではパッド22を4
列とし、ワイヤ通孔13は1個であるが内周面に段部1
30を有することが異なる。チップ10の中央部には4
列のパッド22が配置してあり、その配置スペースに対
応した大きめのワイヤ通孔13が設けられている。その
ワイヤ通孔13を通して、上記図1の構成と同様にワイ
ヤボンディングが施され、樹脂封止されている。
【0024】この場合、ワイヤ40の数が多くなったこ
とにより、ワイヤループが大きくなってしまうので、配
線基板10において、ワイヤ通孔13に段部130を設
けることによりそれを防いでいる。従って、4列のパッ
ドを配列し、段部130にて更にワイヤボンディング接
続可能とすることにより、ボンディング数の増加が図れ
る。
【0025】(第2の変形例):図2(b)に本実施形
態に係る第2の変形例を示す。本例ではパッド22を4
列とし、ワイヤ通孔13を2個としたことが異なる。チ
ップ20には4列のパッド22が配置してあるが、片側
の2列と他側の2列との間に、ある程度間隔を設けてあ
る。ワイヤ通孔13は、パッド22における各々の2列
に対応した2つのワイヤ通孔13a、13bとからな
る。各ワイヤ通孔13a、13bを通して、上記図1の
構成と同様にワイヤボンディングが施され、樹脂封止さ
れている。
【0026】従って、本例では、4列のパッド22を配
列し、ワイヤ通孔13を2個としたことによりボンディ
ング数の増加が図れ、更に、パッド22をチップ20の
中央部に集める必要がなくなる。 (第3の変形例):図2(d)に本実施形態に係る第3
の変形例を示す。本例は、上記第1および第2の変形例
を組み合わせたものであり、ボンディング数の大幅な改
善(図では6列のパッド22)ができる。
【0027】なお、本実施形態において以上述べた各図
示例は、チップのパッド数、配置、ワイヤ通孔の数、配
線基板の段部の組合せの代表的なものを示したが、これ
らの組み合わせによるチップサイズ内でのワイヤボンデ
ィング数の選択は自由であり、大幅な改善も可能であ
る。また、チップ20の片面21はパッド22が形成さ
れていればよく、拡散面でなくともよい。
【図面の簡単な説明】
【図1】本発明の一実施形態に係る半導体チップの基板
実装構造を示す図である。
【図2】上記実施形態に係る半導体チップの基板実装構
造の変形例を示す図である。
【図3】従来のワイヤボンディング方式の実装構造を示
す図である。
【図4】従来のフリップチップ方式の実装構造を示す図
である。
【符号の説明】
10…配線基板、11…配線基板の表面、12…配線基
板の裏面、13…ワイヤ通孔(貫通穴)、20…半導体
チップ、21…半導体チップの片面、22…パッド、4
0…ワイヤ、50…モールド樹脂、130…段部。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 片面(21)に電極取出部(22)を有
    する半導体チップ(20)と、 片面(11)側から他面(12)側に貫通する貫通穴
    (13)を有する配線基板(10)とを備え、 前記半導体チップ(20)の前記片面(21)と前記配
    線基板(10)の前記片面(11)とは、前記電極取出
    部(22)と前記貫通穴(13)とが対応するように対
    向配置されて接着されており、 前記電極取出部(22)と前記配線基板(10)の前記
    他面(12)とを、前記貫通穴(13)を通してワイヤ
    ボンディングすることにより、前記半導体チップ(2
    0)と前記配線基板(10)とが電気的に接続されてい
    ることを特徴とする半導体チップの基板実装構造。
  2. 【請求項2】 前記貫通穴(13)の内周面には段部
    (130)が設けられ、この段部(130)と前記電極
    取出部(22)とをワイヤボンディングすることによ
    り、前記半導体チップ(20)と前記配線基板(10)
    とが電気的に接続されていることを特徴とする請求項1
    に記載の半導体チップの基板実装構造。
  3. 【請求項3】 前記電極取出部(22)、前記貫通穴
    (13)及び前記ワイヤワイヤボンディングによって形
    成されたワイヤ(40)は、樹脂(50)によって封止
    されていることを特徴とする請求項1または2に記載の
    半導体チップの基板実装構造。
JP09325798A 1998-04-06 1998-04-06 半導体チップの基板実装構造 Expired - Fee Related JP3965767B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP09325798A JP3965767B2 (ja) 1998-04-06 1998-04-06 半導体チップの基板実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09325798A JP3965767B2 (ja) 1998-04-06 1998-04-06 半導体チップの基板実装構造

Publications (2)

Publication Number Publication Date
JPH11297738A true JPH11297738A (ja) 1999-10-29
JP3965767B2 JP3965767B2 (ja) 2007-08-29

Family

ID=14077450

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09325798A Expired - Fee Related JP3965767B2 (ja) 1998-04-06 1998-04-06 半導体チップの基板実装構造

Country Status (1)

Country Link
JP (1) JP3965767B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009506527A (ja) * 2005-08-24 2009-02-12 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ カラー変換器を備えた発光ダイオードおよびレーザーダイオードのための電気接触システム
EP3182449A1 (en) * 2015-12-17 2017-06-21 MediaTek Inc. Semiconductor package

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009506527A (ja) * 2005-08-24 2009-02-12 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ カラー変換器を備えた発光ダイオードおよびレーザーダイオードのための電気接触システム
EP3182449A1 (en) * 2015-12-17 2017-06-21 MediaTek Inc. Semiconductor package
CN107039390A (zh) * 2015-12-17 2017-08-11 联发科技股份有限公司 半导体封装
US10008441B2 (en) 2015-12-17 2018-06-26 Mediatek Inc. Semiconductor package

Also Published As

Publication number Publication date
JP3965767B2 (ja) 2007-08-29

Similar Documents

Publication Publication Date Title
JP3631120B2 (ja) 半導体装置
US6414381B1 (en) Interposer for separating stacked semiconductor chips mounted on a multi-layer printed circuit board
JP3243116B2 (ja) 半導体装置
US6528877B2 (en) Semiconductor component having a chip carrier with openings for making contact
US20020158318A1 (en) Multi-chip module
JP2002222889A (ja) 半導体装置及びその製造方法
US20040061202A1 (en) Leadframe for die stacking applications and related die stacking concepts
JPH11312780A (ja) 半導体装置およびその製造方法
JP2001223326A (ja) 半導体装置
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
JPH09260436A (ja) 半導体装置
EP0590915A1 (en) Chip on board assembly
JP4319229B2 (ja) 半導体装置
US6774479B2 (en) Electronic device having a semiconductor chip on a semiconductor chip connection plate and a method for producing the electronic device
JP2001156251A (ja) 半導体装置
JP3497775B2 (ja) 半導体装置
JPH07153904A (ja) 積層形半導体装置の製造方法及びそれによる半導体パッケージ
JPH1187556A (ja) 半導体装置
JPH11297738A (ja) 半導体チップの基板実装構造
JPS6384128A (ja) 混成集積回路装置
JP2936819B2 (ja) Icチップの実装構造
JPH09260441A (ja) 半導体装置
JP3672885B2 (ja) 半導体装置
JP3267671B2 (ja) 半導体装置
JP2000269376A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040611

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060822

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070110

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070330

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070413

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070508

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070521

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100608

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110608

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110608

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120608

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120608

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130608

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140608

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees