JPH11297814A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH11297814A JPH11297814A JP10613598A JP10613598A JPH11297814A JP H11297814 A JPH11297814 A JP H11297814A JP 10613598 A JP10613598 A JP 10613598A JP 10613598 A JP10613598 A JP 10613598A JP H11297814 A JPH11297814 A JP H11297814A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- film
- element isolation
- semiconductor device
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 62
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 238000002955 isolation Methods 0.000 claims abstract description 64
- 239000000758 substrate Substances 0.000 claims abstract description 35
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 21
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 21
- 239000010703 silicon Substances 0.000 claims abstract description 21
- 238000002347 injection Methods 0.000 claims description 34
- 239000007924 injection Substances 0.000 claims description 34
- 239000007789 gas Substances 0.000 claims description 28
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 claims description 20
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 18
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 8
- 239000001272 nitrous oxide Substances 0.000 claims description 8
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 7
- 238000010438 heat treatment Methods 0.000 claims description 7
- 239000001301 oxygen Substances 0.000 claims description 7
- 229910052760 oxygen Inorganic materials 0.000 claims description 7
- 235000012239 silicon dioxide Nutrition 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 238000005121 nitriding Methods 0.000 claims description 5
- 125000004433 nitrogen atom Chemical group N* 0.000 claims description 5
- 238000005498 polishing Methods 0.000 claims description 4
- 239000007943 implant Substances 0.000 claims 1
- 238000002513 implantation Methods 0.000 abstract description 3
- ZWWCURLKEXEFQT-UHFFFAOYSA-N dinitrogen pentaoxide Chemical compound [O-][N+](=O)O[N+]([O-])=O ZWWCURLKEXEFQT-UHFFFAOYSA-N 0.000 abstract 2
- 239000012535 impurity Substances 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 17
- 238000009792 diffusion process Methods 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 235000013842 nitrous oxide Nutrition 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 241000293849 Cordylanthus Species 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000002779 inactivation Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 241000894007 species Species 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】
【課題】 チャンネルストッパ注入層からの拡散を防止
するとともに素子分離酸化膜のボイドの発生を抑制する
ことができるトレンチ分離構造の半導体装置およびその
製造方法を提供する。 【解決手段】 シリコン基板１０１と、このシリコン基
板１０１に形成されたトレンチ１０２と、このトレンチ
１０２の内面に形成された酸窒化膜１０４と、トレンチ
１０２の酸窒化膜１０４上に埋設された素子分離絶縁膜
１０３と、この素子分離絶縁膜１０３の間に形成された
素子（１０９）とを備えている。
するとともに素子分離酸化膜のボイドの発生を抑制する
ことができるトレンチ分離構造の半導体装置およびその
製造方法を提供する。 【解決手段】 シリコン基板１０１と、このシリコン基
板１０１に形成されたトレンチ１０２と、このトレンチ
１０２の内面に形成された酸窒化膜１０４と、トレンチ
１０２の酸窒化膜１０４上に埋設された素子分離絶縁膜
１０３と、この素子分離絶縁膜１０３の間に形成された
素子（１０９）とを備えている。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体集積回路
において使用されるトレンチ分離構造を有する半導体装
置およびその製造方法に関するものである。
において使用されるトレンチ分離構造を有する半導体装
置およびその製造方法に関するものである。
【０００２】
【従来の技術】近年、半導体素子の微細化・高集積化が
急速に進み、それに従って素子分離を狭面積で行うこと
ができるトレンチ分離構造の半導体装置が採用されつつ
ある。以下に従来のトレンチ分離構造とその製造方法に
ついて説明する。図３は、従来のトレンチ分離の断面構
造を示すものである。図３において、１はシリコン基
板、２は素子分離絶縁膜（酸化膜）、３はゲート絶縁
膜、４はゲート電極、５はシリコン基板１に形成された
トレンチ、６はトランジスタのチャネルストッパとして
トレンチ５の側壁部および底面部に注入された注入層、
７はゲート絶縁膜３の下部に注入されたチャネル注入
層、８はソース・ドレイン領域に注入された注入層であ
る。
急速に進み、それに従って素子分離を狭面積で行うこと
ができるトレンチ分離構造の半導体装置が採用されつつ
ある。以下に従来のトレンチ分離構造とその製造方法に
ついて説明する。図３は、従来のトレンチ分離の断面構
造を示すものである。図３において、１はシリコン基
板、２は素子分離絶縁膜（酸化膜）、３はゲート絶縁
膜、４はゲート電極、５はシリコン基板１に形成された
トレンチ、６はトランジスタのチャネルストッパとして
トレンチ５の側壁部および底面部に注入された注入層、
７はゲート絶縁膜３の下部に注入されたチャネル注入
層、８はソース・ドレイン領域に注入された注入層であ
る。
【０００３】このように構成されたトレンチ分離構造の
半導体装置について、以下その動作を説明する。ゲート
電極４とゲート絶縁膜３とチャネル注入層７とソース・
ドレイン注入層８からなるトランジスタ素子間を分離す
るためには、素子間を絶縁する素子分離絶縁膜２と、素
子間を電気的に分離するチャネルストッパ注入層６が必
要となる。トレンチ分離構造では、シリコン基板１を異
方性エッチングして形成したトレンチ５内に素子分離絶
縁膜２を形成する。この構造により、現在最も多く使用
されている分離構造であるＬＯＣＯＳ分離で生じるバー
ズビークがないため、狭面積での素子分離を実現でき
る。
半導体装置について、以下その動作を説明する。ゲート
電極４とゲート絶縁膜３とチャネル注入層７とソース・
ドレイン注入層８からなるトランジスタ素子間を分離す
るためには、素子間を絶縁する素子分離絶縁膜２と、素
子間を電気的に分離するチャネルストッパ注入層６が必
要となる。トレンチ分離構造では、シリコン基板１を異
方性エッチングして形成したトレンチ５内に素子分離絶
縁膜２を形成する。この構造により、現在最も多く使用
されている分離構造であるＬＯＣＯＳ分離で生じるバー
ズビークがないため、狭面積での素子分離を実現でき
る。
【０００４】図４は、従来のトレンチ分離構造を有する
半導体装置の製造方法を示すものである。図４において
１はシリコン基板、２は素子分離絶縁膜（酸化膜）、５
はトレンチ、６はチャネルストッパ注入層、１０はシリ
コン窒化膜である。このように構成されたトレンチ分離
構造の半導体装置について、以下その製造方法を説明す
る。図４（ａ）に示すようにシリコン基板１上の不活性
領域にシリコン窒化膜１０を用いてパターニングする。
つぎに、図４（ｂ）に示すように異方性エッチングによ
りシリコン基板１にトレンチ５を形成する。つぎに、図
４（ｃ）に示すようにトレンチ５の側壁部および底面部
にチャネルストッパ注入を行いチャネルストッパ注入層
６を形成する。つぎに、図４（ｄ）に示すように常圧Ｃ
ＶＤ法または減圧ＣＶＤ法を用いて素子分離絶縁膜（酸
化膜）を堆積する。つぎに、図４（ｅ）に示すようにＣ
ＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏ
ｌｉｓｈｉｎｇ：化学的機械研磨）によりシリコン窒化
膜１０と同じ高さまで素子分離絶縁膜２を研磨する。つ
ぎに、図４（ｆ）に示すようにシリコン窒化膜１０を除
去し活性領域にトランジスタを形成する。
半導体装置の製造方法を示すものである。図４において
１はシリコン基板、２は素子分離絶縁膜（酸化膜）、５
はトレンチ、６はチャネルストッパ注入層、１０はシリ
コン窒化膜である。このように構成されたトレンチ分離
構造の半導体装置について、以下その製造方法を説明す
る。図４（ａ）に示すようにシリコン基板１上の不活性
領域にシリコン窒化膜１０を用いてパターニングする。
つぎに、図４（ｂ）に示すように異方性エッチングによ
りシリコン基板１にトレンチ５を形成する。つぎに、図
４（ｃ）に示すようにトレンチ５の側壁部および底面部
にチャネルストッパ注入を行いチャネルストッパ注入層
６を形成する。つぎに、図４（ｄ）に示すように常圧Ｃ
ＶＤ法または減圧ＣＶＤ法を用いて素子分離絶縁膜（酸
化膜）を堆積する。つぎに、図４（ｅ）に示すようにＣ
ＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏ
ｌｉｓｈｉｎｇ：化学的機械研磨）によりシリコン窒化
膜１０と同じ高さまで素子分離絶縁膜２を研磨する。つ
ぎに、図４（ｆ）に示すようにシリコン窒化膜１０を除
去し活性領域にトランジスタを形成する。
【０００５】
【発明が解決しようとする課題】しかしながら、この従
来の半導体装置では、チャネルストッパ注入層６が注入
後の熱処理工程において素子分離絶縁膜２へ拡散すると
いう欠点を有した。また素子分離絶縁膜２の堆積時に、
シリコン窒化膜１０とトレンチ５の側壁部シリコンとの
間に初期反応から堆積へ移るまでの時間（以下、インテ
ィベーションタイムと呼ぶ）に差があるため、トレンチ
５の肩部でオーバーハングが生じ最終的に素子分離絶縁
膜２中にボイドが発生するという欠点を有していた。ボ
イドが発生するために生じる欠点は、配線工程（ゲート
電極形成工程を含む）においてボイド部に配線材料や電
極材料に埋め込まれることにより生じる同層間ブリッジ
である。
来の半導体装置では、チャネルストッパ注入層６が注入
後の熱処理工程において素子分離絶縁膜２へ拡散すると
いう欠点を有した。また素子分離絶縁膜２の堆積時に、
シリコン窒化膜１０とトレンチ５の側壁部シリコンとの
間に初期反応から堆積へ移るまでの時間（以下、インテ
ィベーションタイムと呼ぶ）に差があるため、トレンチ
５の肩部でオーバーハングが生じ最終的に素子分離絶縁
膜２中にボイドが発生するという欠点を有していた。ボ
イドが発生するために生じる欠点は、配線工程（ゲート
電極形成工程を含む）においてボイド部に配線材料や電
極材料に埋め込まれることにより生じる同層間ブリッジ
である。
【０００６】この発明は、従来の問題点を解決するもの
で、素子分離酸化膜のボイドの発生を抑制することがで
きるトレンチ分離構造の半導体装置およびその製造方法
を提供することを目的とする。
で、素子分離酸化膜のボイドの発生を抑制することがで
きるトレンチ分離構造の半導体装置およびその製造方法
を提供することを目的とする。
【０００７】
【課題を解決するための手段】請求項１記載の半導体装
置は、半導体基板と、この半導体基板に形成されたトレ
ンチと、このトレンチの内面に形成された酸窒化膜と、
トレンチの酸窒化膜上に埋設された素子分離絶縁膜と、
この素子分離絶縁膜の間に形成された素子とを備えたも
のである。
置は、半導体基板と、この半導体基板に形成されたトレ
ンチと、このトレンチの内面に形成された酸窒化膜と、
トレンチの酸窒化膜上に埋設された素子分離絶縁膜と、
この素子分離絶縁膜の間に形成された素子とを備えたも
のである。
【０００８】請求項１記載の半導体装置によれば、トレ
ンチの内面と素子分離酸化膜の間に酸窒化膜を形成する
ことで、素子分離絶縁膜の堆積時にボイドの発生を抑制
できる。請求項２記載の半導体装置は、半導体基板と、
この半導体基板に形成されたトレンチと、このトレンチ
の内面に注入されたチャネルストッパ注入層と、このチ
ャネルストッパ注入層の表面に形成された酸窒化膜と、
トレンチの酸窒化膜上に堆積された素子分離絶縁膜と、
この素子分離絶縁膜の間に形成された素子とを備えたも
のである。
ンチの内面と素子分離酸化膜の間に酸窒化膜を形成する
ことで、素子分離絶縁膜の堆積時にボイドの発生を抑制
できる。請求項２記載の半導体装置は、半導体基板と、
この半導体基板に形成されたトレンチと、このトレンチ
の内面に注入されたチャネルストッパ注入層と、このチ
ャネルストッパ注入層の表面に形成された酸窒化膜と、
トレンチの酸窒化膜上に堆積された素子分離絶縁膜と、
この素子分離絶縁膜の間に形成された素子とを備えたも
のである。
【０００９】請求項２記載の半導体装置によれば、請求
項１と同様な効果のほか、高温の熱処理が加わってもト
レンチの側壁部および底面部のチャネルストッパ注入層
からの拡散を抑制することができる。請求項３記載の半
導体装置は、請求項１または請求項２において、酸窒化
膜が、二酸化シリコンを主成分とし膜中に窒素原子を含
んでいるものである。
項１と同様な効果のほか、高温の熱処理が加わってもト
レンチの側壁部および底面部のチャネルストッパ注入層
からの拡散を抑制することができる。請求項３記載の半
導体装置は、請求項１または請求項２において、酸窒化
膜が、二酸化シリコンを主成分とし膜中に窒素原子を含
んでいるものである。
【００１０】請求項３記載の半導体装置によれば、請求
項１と同様な効果がある。請求項４記載の半導体装置
は、請求項１または請求項２において、素子が、ゲート
電極と、このゲート電極の下部のゲート絶縁膜と、この
ゲート絶縁膜の下部に注入されたチャネル注入層と、こ
のチャネル注入層に隣接したソース・ドレイン注入層と
を有するものである。
項１と同様な効果がある。請求項４記載の半導体装置
は、請求項１または請求項２において、素子が、ゲート
電極と、このゲート電極の下部のゲート絶縁膜と、この
ゲート絶縁膜の下部に注入されたチャネル注入層と、こ
のチャネル注入層に隣接したソース・ドレイン注入層と
を有するものである。
【００１１】請求項４記載の半導体装置によれば、請求
項１または請求項２と同様な効果がある。請求項５記載
の半導体装置の製造方法は、半導体基板上にトレンチを
形成する工程と、トレンチの内面に酸窒化膜を形成する
工程と、トレンチ内に酸窒化膜を介して素子分離絶縁膜
を堆積する工程とを含むものである。
項１または請求項２と同様な効果がある。請求項５記載
の半導体装置の製造方法は、半導体基板上にトレンチを
形成する工程と、トレンチの内面に酸窒化膜を形成する
工程と、トレンチ内に酸窒化膜を介して素子分離絶縁膜
を堆積する工程とを含むものである。
【００１２】請求項５記載の半導体装置の製造方法によ
れば、請求項１と同様な効果がある。請求項６記載の半
導体装置の製造方法は、半導体基板上にトレンチを形成
する工程と、トレンチの内面にチャネルストッパ注入層
を形成する工程と、チャネルストッパ注入層の表面に酸
窒化膜を形成する工程と、トレンチ内に酸窒化膜を介し
て素子分離絶縁膜を堆積する工程とを含むものである。
れば、請求項１と同様な効果がある。請求項６記載の半
導体装置の製造方法は、半導体基板上にトレンチを形成
する工程と、トレンチの内面にチャネルストッパ注入層
を形成する工程と、チャネルストッパ注入層の表面に酸
窒化膜を形成する工程と、トレンチ内に酸窒化膜を介し
て素子分離絶縁膜を堆積する工程とを含むものである。
【００１３】請求項６記載の半導体装置の製造方法によ
れば、請求項２と同様な効果がある。請求項７記載の半
導体装置の製造方法は、請求項５または請求項６におい
て、酸窒化膜を形成する工程が、トレンチ内を窒化ガス
の雰囲気中で高温に熱処理するものである。
れば、請求項２と同様な効果がある。請求項７記載の半
導体装置の製造方法は、請求項５または請求項６におい
て、酸窒化膜を形成する工程が、トレンチ内を窒化ガス
の雰囲気中で高温に熱処理するものである。
【００１４】請求項７記載の半導体装置の製造方法によ
れば、請求項５または請求項６と同様な効果がある。請
求項８記載の半導体装置の製造方法は、請求項７におい
て、窒化ガスが、Ｎ 2 Ｏガス、亜酸化窒素ガス、アンモ
ニアガス、Ｎ2 Ｏと酸素の混合ガス、または亜酸化窒素
ガスと酸素の混合ガスである。
れば、請求項５または請求項６と同様な効果がある。請
求項８記載の半導体装置の製造方法は、請求項７におい
て、窒化ガスが、Ｎ 2 Ｏガス、亜酸化窒素ガス、アンモ
ニアガス、Ｎ2 Ｏと酸素の混合ガス、または亜酸化窒素
ガスと酸素の混合ガスである。
【００１５】請求項８記載の半導体装置の製造方法によ
れば、請求項７と同様な効果がある。請求項９記載の半
導体装置の製造方法は、シリコン基板上にパターニング
されたシリコン窒化膜を形成する工程と、シリコン窒化
膜をマスクにして異方性エッチングによりトレンチを形
成する工程と、窒化ガスの雰囲気中で熱処理してトレン
チの内面に酸窒化膜を形成する工程と、シリコン基板上
に素子分離絶縁膜を堆積する工程と、シリコン窒化膜の
高さまで素子分離絶縁膜を研磨する工程と、シリコン窒
化膜を除去する工程を含むものである。
れば、請求項７と同様な効果がある。請求項９記載の半
導体装置の製造方法は、シリコン基板上にパターニング
されたシリコン窒化膜を形成する工程と、シリコン窒化
膜をマスクにして異方性エッチングによりトレンチを形
成する工程と、窒化ガスの雰囲気中で熱処理してトレン
チの内面に酸窒化膜を形成する工程と、シリコン基板上
に素子分離絶縁膜を堆積する工程と、シリコン窒化膜の
高さまで素子分離絶縁膜を研磨する工程と、シリコン窒
化膜を除去する工程を含むものである。
【００１６】請求項９記載の半導体装置の製造方法によ
れば、請求項１と同様な効果のほか、酸窒化膜を形成す
る工程はトレンチの肩部の角を丸めるために行なう丸め
酸化と兼ねることができ工程数の増加を避けることがで
きる。
れば、請求項１と同様な効果のほか、酸窒化膜を形成す
る工程はトレンチの肩部の角を丸めるために行なう丸め
酸化と兼ねることができ工程数の増加を避けることがで
きる。
【００１７】
【発明の実施の形態】この発明の一実施の形態のトレン
チ分離構造を有する半導体装置について図１および図２
により説明する。図１は、この発明の一実施の形態のト
レンチ分離構造の半導体装置の断面構成を示すものであ
る。図１において、１０１は半導体基板であるシリコン
基板、１０２はシリコン基板１０１をエッチングして形
成したトレンチ、１０３は減圧ＣＶＤまたは常圧ＣＶＤ
法により形成した埋込み酸化膜である素子分離絶縁膜、
１０４はトレンチ１０２の内部のシリコンをＮ2 Ｏガス
（笑気ガス）、亜酸化窒素ガスまたはアンモニア雰囲気
中で高温に上げることにより形成した酸窒化膜、１０５
はトレンチ１０２の側壁および底面部に注入されたチャ
ネルストッパ注入層、１０６はシリコン基板１０１上に
形成したゲート絶縁膜（酸化膜）、１０７はゲート絶縁
膜１０６上に形成したポリシリコン電極、１０８はチャ
ネル注入層、１０９はソース・ドレイン注入層である。
チ分離構造を有する半導体装置について図１および図２
により説明する。図１は、この発明の一実施の形態のト
レンチ分離構造の半導体装置の断面構成を示すものであ
る。図１において、１０１は半導体基板であるシリコン
基板、１０２はシリコン基板１０１をエッチングして形
成したトレンチ、１０３は減圧ＣＶＤまたは常圧ＣＶＤ
法により形成した埋込み酸化膜である素子分離絶縁膜、
１０４はトレンチ１０２の内部のシリコンをＮ2 Ｏガス
（笑気ガス）、亜酸化窒素ガスまたはアンモニア雰囲気
中で高温に上げることにより形成した酸窒化膜、１０５
はトレンチ１０２の側壁および底面部に注入されたチャ
ネルストッパ注入層、１０６はシリコン基板１０１上に
形成したゲート絶縁膜（酸化膜）、１０７はゲート絶縁
膜１０６上に形成したポリシリコン電極、１０８はチャ
ネル注入層、１０９はソース・ドレイン注入層である。
【００１８】ゲート絶縁膜１０６と、ポリシリコン電極
１０７と、チャネル注入層１０８と、ソース・ドレイン
注入層１０９からなるトランジスタ素子において、隣接
した素子間を分離するためには素子以外の部分を絶縁膜
で囲む必要がある。トレンチ分離構造では、シリコン基
板１０１を異方性エッチングによりトレンチ１０２を形
成し、その内部をＣＶＤ法により素子分離絶縁膜１０３
で埋め込む。さらに、トランジスタ素子間の電気的な分
離を強めるため、トレンチ１０２の側壁および底面部に
ソース・ドレイン注入層１０９と逆の極性のイオン種を
注入してチャネル注入層１０８を形成する。トレンチ１
０２と素子分離絶縁膜１０３の間にある酸窒化膜１０４
は、二酸化シリコン膜を主成分とし、膜中の所定の位置
に所定の濃度の窒素原子を含んだ膜である。この酸窒化
膜１０４は、二酸化シリコン膜を笑気ガス、亜酸化窒素
ガスまたはアンモニアガス雰囲気中で７００〜１１００
℃の高温で熱処理することにより得られる。この酸窒化
膜１０４は、二酸化シリコン中に存在するダングリング
ボンドやブロークンボンドが窒素原子により終端される
ため、ボロン等のイオン種の拡散抑制に用いられる。チ
ャネルストッパ注入層１０５からの拡散を抑制するため
には、酸窒化膜１０４中の窒素濃度を１ａｔｍ％以上必
要である。
１０７と、チャネル注入層１０８と、ソース・ドレイン
注入層１０９からなるトランジスタ素子において、隣接
した素子間を分離するためには素子以外の部分を絶縁膜
で囲む必要がある。トレンチ分離構造では、シリコン基
板１０１を異方性エッチングによりトレンチ１０２を形
成し、その内部をＣＶＤ法により素子分離絶縁膜１０３
で埋め込む。さらに、トランジスタ素子間の電気的な分
離を強めるため、トレンチ１０２の側壁および底面部に
ソース・ドレイン注入層１０９と逆の極性のイオン種を
注入してチャネル注入層１０８を形成する。トレンチ１
０２と素子分離絶縁膜１０３の間にある酸窒化膜１０４
は、二酸化シリコン膜を主成分とし、膜中の所定の位置
に所定の濃度の窒素原子を含んだ膜である。この酸窒化
膜１０４は、二酸化シリコン膜を笑気ガス、亜酸化窒素
ガスまたはアンモニアガス雰囲気中で７００〜１１００
℃の高温で熱処理することにより得られる。この酸窒化
膜１０４は、二酸化シリコン中に存在するダングリング
ボンドやブロークンボンドが窒素原子により終端される
ため、ボロン等のイオン種の拡散抑制に用いられる。チ
ャネルストッパ注入層１０５からの拡散を抑制するため
には、酸窒化膜１０４中の窒素濃度を１ａｔｍ％以上必
要である。
【００１９】つぎに、この発明のトレンチ分離構造を有
する半導体装置の製造方法の一実施の形態について図２
により説明する。図２は、この発明のトレンチ分離構造
の製造方法の工程断面図を示すものである。図２におい
て、１０１はシリコン基板、１１１は減圧ＣＶＤ法によ
り形成したシリコン窒化膜（Ｓｉ3 Ｎ4 膜）、１０２は
シリコン基板１０１をエッチングして形成したトレン
チ、１１３はＮ2 Ｏガス、１０４は酸窒化膜、１０３は
ＣＶＤ酸化膜すなわち素子分離絶縁膜である。
する半導体装置の製造方法の一実施の形態について図２
により説明する。図２は、この発明のトレンチ分離構造
の製造方法の工程断面図を示すものである。図２におい
て、１０１はシリコン基板、１１１は減圧ＣＶＤ法によ
り形成したシリコン窒化膜（Ｓｉ3 Ｎ4 膜）、１０２は
シリコン基板１０１をエッチングして形成したトレン
チ、１１３はＮ2 Ｏガス、１０４は酸窒化膜、１０３は
ＣＶＤ酸化膜すなわち素子分離絶縁膜である。
【００２０】図２（ａ）に示すようにシリコン基板１０
１上にシリコン窒化膜１１１を用いてパターニングす
る。つぎに、図２（ｂ）に示すようにシリコン窒化膜１
１１をマスクにして異方性エッチングを行い、トレンチ
１０２を形成する。つぎに、図２（ｃ）に示すようにＮ
2 Ｏガス１１３の雰囲気中で７００〜１１００℃の熱処
理を行い、トレンチ１０２の側壁および底面部に酸窒化
膜１０４を形成する。酸窒化膜１０４は窒素原子を含ん
だ二酸化シリコン膜を有している。この酸窒化工程は、
トレンチ１０２の肩部の角を丸めるために行う丸め酸化
と兼ねることができるため工程数の増加は伴わない。つ
ぎに、図２（ｄ）に示すようにＣＶＤ法により素子分離
絶縁膜１０３を堆積する。このとき、シリコン窒化膜１
１１と酸窒化膜１０４の組成を近づけることで、シリコ
ン窒化膜１１１上とトレンチ１０２の側壁部のインティ
ベーションタイムの差を小さくすることができるため、
素子分離絶縁膜１０３中にボイドが発生することを防止
できる。つぎに、図２（ｅ）に示すようにＣＭＰにより
シリコン窒化膜１１１の高さまで素子分離絶縁膜１０３
を研磨した後、図２（ｆ）に示すようにシリコン窒化膜
１１１を除去する。
１上にシリコン窒化膜１１１を用いてパターニングす
る。つぎに、図２（ｂ）に示すようにシリコン窒化膜１
１１をマスクにして異方性エッチングを行い、トレンチ
１０２を形成する。つぎに、図２（ｃ）に示すようにＮ
2 Ｏガス１１３の雰囲気中で７００〜１１００℃の熱処
理を行い、トレンチ１０２の側壁および底面部に酸窒化
膜１０４を形成する。酸窒化膜１０４は窒素原子を含ん
だ二酸化シリコン膜を有している。この酸窒化工程は、
トレンチ１０２の肩部の角を丸めるために行う丸め酸化
と兼ねることができるため工程数の増加は伴わない。つ
ぎに、図２（ｄ）に示すようにＣＶＤ法により素子分離
絶縁膜１０３を堆積する。このとき、シリコン窒化膜１
１１と酸窒化膜１０４の組成を近づけることで、シリコ
ン窒化膜１１１上とトレンチ１０２の側壁部のインティ
ベーションタイムの差を小さくすることができるため、
素子分離絶縁膜１０３中にボイドが発生することを防止
できる。つぎに、図２（ｅ）に示すようにＣＭＰにより
シリコン窒化膜１１１の高さまで素子分離絶縁膜１０３
を研磨した後、図２（ｆ）に示すようにシリコン窒化膜
１１１を除去する。
【００２１】以上のようにトレンチ１０２の形成後にＮ
2 Ｏガス１１３の雰囲気中で７００℃〜１１００℃の高
温で熱処理し酸窒化膜１０４を形成した後、素子分離絶
縁膜１０３を形成することで、素子分離絶縁膜１０３の
ボイド発生を防止できるトレンチ分離構造を形成するこ
とができる。酸窒化膜１０４を形成する工程は、トレン
チ１０２の肩部を丸めるために行う熱酸化処理と兼ねる
ことができ、工程数の増加は伴わない。
2 Ｏガス１１３の雰囲気中で７００℃〜１１００℃の高
温で熱処理し酸窒化膜１０４を形成した後、素子分離絶
縁膜１０３を形成することで、素子分離絶縁膜１０３の
ボイド発生を防止できるトレンチ分離構造を形成するこ
とができる。酸窒化膜１０４を形成する工程は、トレン
チ１０２の肩部を丸めるために行う熱酸化処理と兼ねる
ことができ、工程数の増加は伴わない。
【００２２】この実施の形態では、酸窒化膜１０４の形
成時の窒化ガスとしてＮ2 Ｏガスを用いたが、亜酸化窒
素ガスやアンモニアガス、Ｎ2 Ｏと酸素の混合ガス、亜
酸化窒素ガスと酸素の混合ガスを用いても同様の効果が
得られる。また、図２に示す製造工程において、図２
（ｂ）のトレンチ１０２の形成後、チャネルストッパ注
入層１０５を注入する工程を設けたものでは、図１に示
す半導体装置を製造することができ、この場合チャネル
ストッパ注入層１０５からの拡散を抑制することができ
る。
成時の窒化ガスとしてＮ2 Ｏガスを用いたが、亜酸化窒
素ガスやアンモニアガス、Ｎ2 Ｏと酸素の混合ガス、亜
酸化窒素ガスと酸素の混合ガスを用いても同様の効果が
得られる。また、図２に示す製造工程において、図２
（ｂ）のトレンチ１０２の形成後、チャネルストッパ注
入層１０５を注入する工程を設けたものでは、図１に示
す半導体装置を製造することができ、この場合チャネル
ストッパ注入層１０５からの拡散を抑制することができ
る。
【００２３】なおここで、特許請求の範囲に示された発
明は、前記した実施の形態で説明した態様に限られるも
のではない。
明は、前記した実施の形態で説明した態様に限られるも
のではない。
【００２４】
【発明の効果】請求項１記載の半導体装置によれば、ト
レンチの内面と素子分離酸化膜の間に酸窒化膜を形成す
ることで、素子分離絶縁膜の堆積時にボイドの発生を抑
制できる。請求項２記載の半導体装置によれば、請求項
１と同様な効果のほか、高温の熱処理が加わってもトレ
ンチの側壁部および底面部のチャネルストッパ注入層か
らの拡散を抑制することができる。
レンチの内面と素子分離酸化膜の間に酸窒化膜を形成す
ることで、素子分離絶縁膜の堆積時にボイドの発生を抑
制できる。請求項２記載の半導体装置によれば、請求項
１と同様な効果のほか、高温の熱処理が加わってもトレ
ンチの側壁部および底面部のチャネルストッパ注入層か
らの拡散を抑制することができる。
【００２５】請求項３記載の半導体装置によれば、請求
項１と同様な効果がある。請求項４記載の半導体装置に
よれば、請求項１または請求項２と同様な効果がある。
請求項５記載の半導体装置によれば、請求項１と同様な
効果がある。請求項６記載の半導体装置の製造方法によ
れば、請求項２と同様な効果がある。
項１と同様な効果がある。請求項４記載の半導体装置に
よれば、請求項１または請求項２と同様な効果がある。
請求項５記載の半導体装置によれば、請求項１と同様な
効果がある。請求項６記載の半導体装置の製造方法によ
れば、請求項２と同様な効果がある。
【００２６】請求項７記載の半導体装置の製造方法によ
れば、請求項５または請求項６と同様な効果がある。請
求項８記載の半導体装置の製造方法によれば、請求項７
と同様な効果がある。請求項９記載の半導体装置の製造
方法によれば、請求項１と同様な効果のほか、酸窒化膜
を形成する工程はトレンチの肩部の角を丸めるために行
なう丸め酸化と兼ねることができ工程数の増加を避ける
ことができる。
れば、請求項５または請求項６と同様な効果がある。請
求項８記載の半導体装置の製造方法によれば、請求項７
と同様な効果がある。請求項９記載の半導体装置の製造
方法によれば、請求項１と同様な効果のほか、酸窒化膜
を形成する工程はトレンチの肩部の角を丸めるために行
なう丸め酸化と兼ねることができ工程数の増加を避ける
ことができる。
【図１】この発明の一実施の形態のトレンチ分離構造を
有する半導体装置の断面図である。
有する半導体装置の断面図である。
【図２】その半導体装置の製造方法の工程を工程順に示
す断面図である。
す断面図である。
【図３】従来例のトレンチ分離構造を有する半導体装置
の断面図である。
の断面図である。
【図４】従来例の製造方法の工程を工程順に示す断面図
である。
である。
１０１ シリコン基板（半導体基板） １０２ トレンチ １０３ 素子分離絶縁膜 １０４ 酸窒化膜 １０５ チャネルストッパ注入層 １０６ ゲート絶縁膜 １０７ ポリシリコン電極 １０８ チャネル注入層 １０９ ソース・ドレイン注入層 １１１ シリコン窒化膜 １１３ Ｎ2 Ｏガス
Claims (9)
- 【請求項１】 半導体基板と、この半導体基板に形成さ
れたトレンチと、このトレンチの内面に形成された酸窒
化膜と、前記トレンチの前記酸窒化膜上に埋設された素
子分離絶縁膜と、この素子分離絶縁膜の間に形成された
素子とを備えた半導体装置。 - 【請求項２】 半導体基板と、この半導体基板に形成さ
れたトレンチと、このトレンチの内面に注入されたチャ
ネルストッパ注入層と、このチャネルストッパ注入層の
表面に形成された酸窒化膜と、前記トレンチの前記酸窒
化膜上に堆積された素子分離絶縁膜と、この素子分離絶
縁膜の間に形成された素子とを備えた半導体装置。 - 【請求項３】 前記酸窒化膜は、二酸化シリコンを主成
分とし膜中に窒素原子を含んでいる請求項１または請求
項２記載の半導体装置。 - 【請求項４】 前記素子は、ゲート電極と、このゲート
電極の下部のゲート絶縁膜と、このゲート絶縁膜の下部
に注入されたチャネル注入層と、このチャネル注入層に
隣接したソース・ドレイン注入層とを有する請求項１ま
たは請求項２記載の半導体装置。 - 【請求項５】 半導体基板上にトレンチを形成する工程
と、前記トレンチの内面に酸窒化膜を形成する工程と、
前記トレンチ内に前記酸窒化膜を介して素子分離絶縁膜
を堆積する工程とを含む半導体装置の製造方法。 - 【請求項６】 半導体基板上にトレンチを形成する工程
と、前記トレンチの内面にチャネルストッパ注入層を形
成する工程と、前記チャネルストッパ注入層の表面に酸
窒化膜を形成する工程と、前記トレンチ内に前記酸窒化
膜を介して素子分離絶縁膜を堆積する工程とを含む半導
体装置の製造方法。 - 【請求項７】 酸窒化膜を形成する工程は、トレンチ内
を窒化ガスの雰囲気中で高温に熱処理するものである請
求項５または請求項６記載の半導体装置の製造方法。 - 【請求項８】 窒化ガスは、Ｎ2 Ｏガス、亜酸化窒素ガ
ス、アンモニアガス、Ｎ2 Ｏと酸素の混合ガス、または
亜酸化窒素ガスと酸素の混合ガスである請求項７記載の
半導体装置の製造方法。 - 【請求項９】 シリコン基板上にパターニングされたシ
リコン窒化膜を形成する工程と、前記シリコン窒化膜を
マスクにして異方性エッチングによりトレンチを形成す
る工程と、窒化ガスの雰囲気中で熱処理して前記トレン
チの内面に酸窒化膜を形成する工程と、前記シリコン基
板上に素子分離絶縁膜を堆積する工程と、前記シリコン
窒化膜の高さまで前記素子分離絶縁膜を研磨する工程
と、前記シリコン窒化膜を除去する工程を含む半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10613598A JPH11297814A (ja) | 1998-04-16 | 1998-04-16 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10613598A JPH11297814A (ja) | 1998-04-16 | 1998-04-16 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11297814A true JPH11297814A (ja) | 1999-10-29 |
Family
ID=14425956
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10613598A Withdrawn JPH11297814A (ja) | 1998-04-16 | 1998-04-16 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11297814A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002190515A (ja) * | 2000-12-21 | 2002-07-05 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| KR100486757B1 (ko) * | 2002-07-15 | 2005-05-03 | 매그나칩 반도체 유한회사 | 소자 격리 특성을 향상시킨 이미지센서 및 그 제조 방법 |
| US20120018805A1 (en) * | 2010-07-20 | 2012-01-26 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
-
1998
- 1998-04-16 JP JP10613598A patent/JPH11297814A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002190515A (ja) * | 2000-12-21 | 2002-07-05 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| KR100486757B1 (ko) * | 2002-07-15 | 2005-05-03 | 매그나칩 반도체 유한회사 | 소자 격리 특성을 향상시킨 이미지센서 및 그 제조 방법 |
| US20120018805A1 (en) * | 2010-07-20 | 2012-01-26 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| JP2012028378A (ja) * | 2010-07-20 | 2012-02-09 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
| US9070769B2 (en) * | 2010-07-20 | 2015-06-30 | Kabushiki Kaisha Toshiba | Semiconductor device with a depletion channel and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6849520B2 (en) | Method and device for forming an STI type isolation in a semiconductor device | |
| US6080682A (en) | Methodology for achieving dual gate oxide thicknesses | |
| US6225171B1 (en) | Shallow trench isolation process for reduced for junction leakage | |
| JP2003017555A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP4363564B2 (ja) | 半導体素子の素子分離膜形成方法 | |
| JPH11204788A (ja) | 半導体装置およびその製造方法 | |
| KR100571405B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| US5972777A (en) | Method of forming isolation by nitrogen implant to reduce bird's beak | |
| JP2004079606A (ja) | 高誘電率膜を有する半導体装置及びその製造方法 | |
| US6511887B1 (en) | Method for making FET gate oxides with different thicknesses using a thin silicon nitride layer and a single oxidation step | |
| KR100445718B1 (ko) | Ｓｏｉ-반도체 장치 및 그것의 제조 방법 | |
| JPH11121607A (ja) | 半導体装置の製造方法 | |
| US5966616A (en) | Method of manufacturing a semiconductor device having "shallow trench isolation" | |
| US6727569B1 (en) | Method of making enhanced trench oxide with low temperature nitrogen integration | |
| US6344374B1 (en) | Method of fabricating insulators for isolating electronic devices | |
| JPH11297814A (ja) | 半導体装置およびその製造方法 | |
| US6683004B1 (en) | Method of manufacturing a semiconductor device, and semiconductor device manufactured thereby | |
| KR100964110B1 (ko) | 삼중게이트절연막을 갖는 반도체집적회로장치 및 그 제조방법 | |
| US20030181014A1 (en) | Method of manufacturing semiconductor device with STI | |
| US8587085B2 (en) | Semiconductor device with trench isolation having a diffusion preventing film and manufacturing method thereof | |
| CN1233851A (zh) | 沟槽隔离的形成方法 | |
| KR100430681B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| JPH1050693A (ja) | 半導体装置の製造方法 | |
| KR0167231B1 (ko) | 반도체장치의 격리방법 | |
| KR100673100B1 (ko) | 반도체소자의 소자분리방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20050407 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070702 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090310 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090331 |