JPH11297894A - 半導体回路構造体、半導体の接合構造と半導体の接合方法 - Google Patents
半導体回路構造体、半導体の接合構造と半導体の接合方法Info
- Publication number
- JPH11297894A JPH11297894A JP10093337A JP9333798A JPH11297894A JP H11297894 A JPH11297894 A JP H11297894A JP 10093337 A JP10093337 A JP 10093337A JP 9333798 A JP9333798 A JP 9333798A JP H11297894 A JPH11297894 A JP H11297894A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- solder
- semiconductor
- tensile strength
- wiring portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/65—Shapes or dispositions of interconnections
- H10W70/654—Top-view layouts
- H10W70/656—Fan-in layouts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 半導体素子等の回路素子を組み込んだ回路基
板をはんだボールによるはんだ接合の際の熱履歴による
亀裂、回路破断を解決する。 【解決手段】 はんだボールと、該はんだボールと接続
する基板との間に熱応力発生に伴うはんだ接合部分の伸
縮性／柔軟性を確保し、熱によるはんだ接合部分の破断
抵抗力を備える。
板をはんだボールによるはんだ接合の際の熱履歴による
亀裂、回路破断を解決する。 【解決手段】 はんだボールと、該はんだボールと接続
する基板との間に熱応力発生に伴うはんだ接合部分の伸
縮性／柔軟性を確保し、熱によるはんだ接合部分の破断
抵抗力を備える。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体の回路構造
体、及び、半導体素子を備えた基板と第二の基板との接
合構造に関する。
体、及び、半導体素子を備えた基板と第二の基板との接
合構造に関する。
【０００２】
【従来の技術】半導体素子等をフイルム基板上に樹脂封
止し、該フイルム基板を回路配線した配線の電極接続部
と電気接続して回路素子を高密度に実装する技術の必要
性が高まっており、種々方式の提案がある。
止し、該フイルム基板を回路配線した配線の電極接続部
と電気接続して回路素子を高密度に実装する技術の必要
性が高まっており、種々方式の提案がある。
【０００３】半導体素子を封止した基板を回路基板に接
合する技術に関しては、従来より、ＱＦＰ（Quad Flat
Package ），ＴＣＰ（Tape Carrier Package），ＢＧＡ
（Ball Grid Array），ＣＳＰ（Chip Scale or Size Pa
ckage），ＣＣＢ（Controlled Collapsed Bonding）な
どの呼称で言われている技術がある。
合する技術に関しては、従来より、ＱＦＰ（Quad Flat
Package ），ＴＣＰ（Tape Carrier Package），ＢＧＡ
（Ball Grid Array），ＣＳＰ（Chip Scale or Size Pa
ckage），ＣＣＢ（Controlled Collapsed Bonding）な
どの呼称で言われている技術がある。
【０００４】上記のＢＧＡによる方法は、例えば、ＵＳ
Ｐ５２３９１９８、５２８５３５２、５３８１３０７、
５３９７９２１等の公報に記載されている。
Ｐ５２３９１９８、５２８５３５２、５３８１３０７、
５３９７９２１等の公報に記載されている。
【０００５】該ＢＧＡ方式の構成は、回路基板上に半導
体素子をボンデイングした後に封止し、回路基板の半導
体素子搭載面と反対側の面上の配線電極部にはんだボー
ルを載せ、第二の回路基板の配線電極部を該はんだボー
ルを介してはんだ接合する構成である。
体素子をボンデイングした後に封止し、回路基板の半導
体素子搭載面と反対側の面上の配線電極部にはんだボー
ルを載せ、第二の回路基板の配線電極部を該はんだボー
ルを介してはんだ接合する構成である。
【０００６】ＣＳＰによる方法は、ＵＳＰ５３４６８６
１、５５９２０２５等の公報に記載されている。
１、５５９２０２５等の公報に記載されている。
【０００７】該ＣＳＰ方式の構成は、半導体素子をボン
デイングし、樹脂封止したフレキシブル基板の電極部に
クリームはんだを印刷し、その上にはんだボールを載
せ、リフロはんだ工程に流し、前記はんだボールを前記
フレキシブル基板の電極部と一体的に構成し、そのはん
だボールの上に第二の回路基板の配線電極部とを位置合
せしてリフロはんだ工程を経てフレキシブル基板と第二
の回路基板の電気的機械的接合を図るものである。
デイングし、樹脂封止したフレキシブル基板の電極部に
クリームはんだを印刷し、その上にはんだボールを載
せ、リフロはんだ工程に流し、前記はんだボールを前記
フレキシブル基板の電極部と一体的に構成し、そのはん
だボールの上に第二の回路基板の配線電極部とを位置合
せしてリフロはんだ工程を経てフレキシブル基板と第二
の回路基板の電気的機械的接合を図るものである。
【０００８】ＣＣＢによる方法は、ＵＳＰ３２９２２４
０、３３０３３９３などの公報に記載されている。
０、３３０３３９３などの公報に記載されている。
【０００９】該ｕｓｐ‘３９３には、電気回路素子を電
気接続するための回路パターンを形成した回路基板と、
半導体を載せたチップエレメント基板とを電気／機械的
接合するために、ボール形状のターミナルエレメントを
ソルダー コウテイングを介して前記チップエレメント
上に載せ、前記回路基板の回路パターンのターミナル部
と前記ターミナルエレメントとを位置合せしてはんだリ
フロ工程に流してはんだ接合する構成の開示がある。
気接続するための回路パターンを形成した回路基板と、
半導体を載せたチップエレメント基板とを電気／機械的
接合するために、ボール形状のターミナルエレメントを
ソルダー コウテイングを介して前記チップエレメント
上に載せ、前記回路基板の回路パターンのターミナル部
と前記ターミナルエレメントとを位置合せしてはんだリ
フロ工程に流してはんだ接合する構成の開示がある。
【００１０】
【発明が解決しようとする課題】上記のＢＧＡ方式の半
導体素子を載せた基板とはんだボールを介して回路基板
と接続結合する方法による場合に、半導体素子を樹脂封
止する樹脂材料と、半導体を載せる基板及びはんだボー
ルの各材料の違いによる各部の熱膨張係数の差異による
問題がある。
導体素子を載せた基板とはんだボールを介して回路基板
と接続結合する方法による場合に、半導体素子を樹脂封
止する樹脂材料と、半導体を載せる基板及びはんだボー
ルの各材料の違いによる各部の熱膨張係数の差異による
問題がある。
【００１１】ＢＧＡ方式による回路素子の接合構造によ
る電気回路構造体は多くの電子／電気機器、通信機器、
事務機器、などの製品内に組み込まれて使用されてお
り、その使用環境は使用する外部環境による熱的影響を
受ける。
る電気回路構造体は多くの電子／電気機器、通信機器、
事務機器、などの製品内に組み込まれて使用されてお
り、その使用環境は使用する外部環境による熱的影響を
受ける。
【００１２】そしてＢＧＡ方式の電気回路構造体は使用
環境の寒暖による熱変化による熱履歴による熱応力スト
レスが生じる。
環境の寒暖による熱変化による熱履歴による熱応力スト
レスが生じる。
【００１３】そして、この熱応力ストレスは前記ＢＧＡ
方式の電気回路構造体を構成する各部材の材料の熱膨張
係数の差異によりはんだ接合部分に集中し、はんだボー
ル部分の亀裂を誘発する。
方式の電気回路構造体を構成する各部材の材料の熱膨張
係数の差異によりはんだ接合部分に集中し、はんだボー
ル部分の亀裂を誘発する。
【００１４】この亀裂は結果的に電気回路の破断に繋が
り、回路機能を停止させる。
り、回路機能を停止させる。
【００１５】上記の問題点を具体的に説明する。
【００１６】図５ はＢＧＡ方式の半導体接合構造の回
路要部の断面構造を示す。
路要部の断面構造を示す。
【００１７】図において、符号１００はポリイミド樹脂
のフイルム基板１０１上に形成した回路配線部を構成す
る銅箔である。
のフイルム基板１０１上に形成した回路配線部を構成す
る銅箔である。
【００１８】１０２は銅箔の配線部上の絶縁皮膜、１０
３は半導体素子で半導体素子の電極部と前記配線部１０
２とはボンデイング接合し、半導体素子はフイルム基板
１０１上に樹脂材料１０４により封止されている。
３は半導体素子で半導体素子の電極部と前記配線部１０
２とはボンデイング接合し、半導体素子はフイルム基板
１０１上に樹脂材料１０４により封止されている。
【００１９】前記フイルム基板１０１の配線部１００を
露出した穴１０１Ａにはんだペーストを印刷塗布し、そ
の上にはんだボール１０５を載せ、リフロ工程を通過さ
せると、はんだボール１０５は配線部１００の銅箔と溶
着結合し、図 に示すような第一の回路基板１０６の構
成となる。
露出した穴１０１Ａにはんだペーストを印刷塗布し、そ
の上にはんだボール１０５を載せ、リフロ工程を通過さ
せると、はんだボール１０５は配線部１００の銅箔と溶
着結合し、図 に示すような第一の回路基板１０６の構
成となる。
【００２０】そして、図６ に示すように、基板１０７
上に銅箔の配線部１０８を備えた第二の回路基板１０９
を用意し、第一回路基板１０６の前記はんだボール１０
５と第二回路基板１０９の配線部とを位置合せしてリフ
ロ工程を通過させることによりはんだボール１０５を介
して第一の基板側の半導体素子１０３と第二の基板側の
電気回路との電気的及び機械的な接合構造が得られる。
上に銅箔の配線部１０８を備えた第二の回路基板１０９
を用意し、第一回路基板１０６の前記はんだボール１０
５と第二回路基板１０９の配線部とを位置合せしてリフ
ロ工程を通過させることによりはんだボール１０５を介
して第一の基板側の半導体素子１０３と第二の基板側の
電気回路との電気的及び機械的な接合構造が得られる。
【００２１】上記の工程で構成される図６に示す半導体
回路構造体は機器に組み込まれて使用環境の温度履歴を
受けると、構成材料の熱膨張係数の差異による熱応力ス
トレスを受ける。
回路構造体は機器に組み込まれて使用環境の温度履歴を
受けると、構成材料の熱膨張係数の差異による熱応力ス
トレスを受ける。
【００２２】一例では、シリコンの半導体素子の熱膨張
係数２〜３ｐｐｍ／℃，回路基板の熱膨張係数１３〜１
７ｐｐｍ／℃程度であり、使用環境の温度変化に伴う各
部の伸び率が一様でなく、基板１０１、１０７との間で
の曲げ作用が生じる。
係数２〜３ｐｐｍ／℃，回路基板の熱膨張係数１３〜１
７ｐｐｍ／℃程度であり、使用環境の温度変化に伴う各
部の伸び率が一様でなく、基板１０１、１０７との間で
の曲げ作用が生じる。
【００２３】例えば、図６ において、該回路構造体の
中心線位置Ａ−Ａ位置を中心として周辺位置の接合部分
のはんだボール１０５Ａの間の距離Ｌとした場合、温度
変化による伸びΔＬは、ΔＬ＝Ｌ×Δα×ΔＴとなる。
中心線位置Ａ−Ａ位置を中心として周辺位置の接合部分
のはんだボール１０５Ａの間の距離Ｌとした場合、温度
変化による伸びΔＬは、ΔＬ＝Ｌ×Δα×ΔＴとなる。
【００２４】∵ Δαは熱膨張係数の差ΔＴは温度差
【００２５】従って、回路基板の面積が大きくなれば中
心部分と周辺部分との伸びの変化は大きくなり曲げによ
る力がはんだボール１０５に作用し、はんだボールと配
線部との間に応力が働く結果になる。
心部分と周辺部分との伸びの変化は大きくなり曲げによ
る力がはんだボール１０５に作用し、はんだボールと配
線部との間に応力が働く結果になる。
【００２６】前記はんだボール１０５はリフロ工程を通
過し、冷却される過程で、樽状になり、樽状の上部と下
部に熱応力ストレスが集中する。
過し、冷却される過程で、樽状になり、樽状の上部と下
部に熱応力ストレスが集中する。
【００２７】そして、樽状のはんだボールの上部１０５
Ａ1は下部１０５Ａ2より細くなる傾向があり、該熱応力
ストレスは下部より上部１０５Ａ1により多く集中し、
この部分からの亀裂の発生が多く認められる。
Ａ1は下部１０５Ａ2より細くなる傾向があり、該熱応力
ストレスは下部より上部１０５Ａ1により多く集中し、
この部分からの亀裂の発生が多く認められる。
【００２８】ＢＧＡ方式以外の上記した他の方式の場合
も、基本的にボール状はんだ接合方式を採用しており、
各部材の材料の熱膨張係数の差異による熱応力ストレス
が発生し、回路機能を損傷させる。
も、基本的にボール状はんだ接合方式を採用しており、
各部材の材料の熱膨張係数の差異による熱応力ストレス
が発生し、回路機能を損傷させる。
【００２９】
【課題を解決するための手段】本発明は上記のＢＧＡ方
式等のボール状はんだを使用する回路構造体における熱
履歴による熱応力ストレスからのはんだボール部分の亀
裂を回避するために、はんだボールと、該はんだボール
と接続する基板との間に熱応力発生に伴うはんだ接合部
分の伸縮性／柔軟性を確保し、熱によるはんだ接合部分
の破断抵抗力を備えるようにして上記問題の解決を図る
ものである。
式等のボール状はんだを使用する回路構造体における熱
履歴による熱応力ストレスからのはんだボール部分の亀
裂を回避するために、はんだボールと、該はんだボール
と接続する基板との間に熱応力発生に伴うはんだ接合部
分の伸縮性／柔軟性を確保し、熱によるはんだ接合部分
の破断抵抗力を備えるようにして上記問題の解決を図る
ものである。
【００３０】特に、本発明は、はんだボールによるはん
だ接合部分のはんだ部分と半導体を載せる基板との近傍
位置のはんだ内に熱応力による伸縮による破断作用をは
んだ接合部分の柔軟性を持たせる事により回避させよう
としたものである。
だ接合部分のはんだ部分と半導体を載せる基板との近傍
位置のはんだ内に熱応力による伸縮による破断作用をは
んだ接合部分の柔軟性を持たせる事により回避させよう
としたものである。
【００３１】本発明の１つは、前記はんだ接合部分の柔
軟性の確保のためにはんだ接合内部に柔軟性確保のため
の部材を埋め込むことで上記課題の解決を図る。
軟性の確保のためにはんだ接合内部に柔軟性確保のため
の部材を埋め込むことで上記課題の解決を図る。
【００３２】本発明は上記課題解決のために、１以上の
電極部を有し前記電極部にはんだを介して他の電気回路
と電気接続する半導体回路構造体において、前記電極部
上に前記はんだの引張り強さより大きい引張り強さの材
料から成る部材を設けたことを特徴とした半導体回路構
造体を提案する。
電極部を有し前記電極部にはんだを介して他の電気回路
と電気接続する半導体回路構造体において、前記電極部
上に前記はんだの引張り強さより大きい引張り強さの材
料から成る部材を設けたことを特徴とした半導体回路構
造体を提案する。
【００３３】更に、発明の１つとして、半導体素子を取
り付けた第一基板と前記第一基板と電気接続する第二の
基板との各電極部を接合するはんだ内に前記はんだの引
張強さより大きい引張り強さの物体を含ませたことを特
徴とした半導体回路構造体を提案する。
り付けた第一基板と前記第一基板と電気接続する第二の
基板との各電極部を接合するはんだ内に前記はんだの引
張強さより大きい引張り強さの物体を含ませたことを特
徴とした半導体回路構造体を提案する。
【００３４】又、半導体素子をボンデイング結合した第
一基板の配線部と第二の基板の配線部との間をはんだボ
ールではんだ接合した半導体構造において、前記はんだ
ボールの前記第一基板の配線部と接合する配線部に前記
はんだの引張り強さより大きい材料から成る突起物を含
むことを特徴とした半導体回路構造体の提案により上記
課題を解決する。
一基板の配線部と第二の基板の配線部との間をはんだボ
ールではんだ接合した半導体構造において、前記はんだ
ボールの前記第一基板の配線部と接合する配線部に前記
はんだの引張り強さより大きい材料から成る突起物を含
むことを特徴とした半導体回路構造体の提案により上記
課題を解決する。
【００３５】又、本発明の態様の１つとして、半導体素
子をボンデイング結合した第一基板の配線部と第二の基
板の配線部との間をはんだボールではんだ接合した半導
体構造において、前記はんだボール内に前記はんだボー
ルの引張り強さよりも大きい引張り強さを有する材料か
ら成る材料を混入して前記第一基板の配線部と接合する
ことを特徴とした半導体回路構造体を提案する。
子をボンデイング結合した第一基板の配線部と第二の基
板の配線部との間をはんだボールではんだ接合した半導
体構造において、前記はんだボール内に前記はんだボー
ルの引張り強さよりも大きい引張り強さを有する材料か
ら成る材料を混入して前記第一基板の配線部と接合する
ことを特徴とした半導体回路構造体を提案する。
【００３６】更に、上記課題を解決する方法の１つとし
て、半導体の接合方法であって； ａ．配線部と電気結合した半導体素子を備えた第一の基
板を樹脂材料による封止し、 ｂ．前記第一基板の前記配線部に対応する位置に配線部
を設けた第二の基板を用意し、 ｃ．前記第一基板の前記配線部上にはんだの引張り強さ
より大きい引張り強さの部材を設け、 ｄ．前記第一基板の前記配線部にはんだペーストを塗布
し、 ｅ．前記はんだペースト材と前記第二基板の配線部との
間にはんだボールを介挿し、 ｆ．前記第一基板と第二基板をリフロ工程に流して第一
基板と第二基板とを接合するようにしたことを特徴とし
た半導体の接合方法を提案する。
て、半導体の接合方法であって； ａ．配線部と電気結合した半導体素子を備えた第一の基
板を樹脂材料による封止し、 ｂ．前記第一基板の前記配線部に対応する位置に配線部
を設けた第二の基板を用意し、 ｃ．前記第一基板の前記配線部上にはんだの引張り強さ
より大きい引張り強さの部材を設け、 ｄ．前記第一基板の前記配線部にはんだペーストを塗布
し、 ｅ．前記はんだペースト材と前記第二基板の配線部との
間にはんだボールを介挿し、 ｆ．前記第一基板と第二基板をリフロ工程に流して第一
基板と第二基板とを接合するようにしたことを特徴とし
た半導体の接合方法を提案する。
【００３７】
【発明の実施の形態】以下、図を参照して本発明の実施
例を説明する。
例を説明する。
【００３８】図１は本発明に使用する半導体素子１を搭
載した半導体回路構造体である。
載した半導体回路構造体である。
【００３９】図１において、ポリイミド樹脂でシート状
に作られた厚さが６０ μｍのフイルム基板２に、レー
ザ加工により回路配線電極予定位置に直径が０．４ｍｍ
の穴２ａを加工する。
に作られた厚さが６０ μｍのフイルム基板２に、レー
ザ加工により回路配線電極予定位置に直径が０．４ｍｍ
の穴２ａを加工する。
【００４０】続いて、厚さ１８μｍの銅箔４をラミネー
ト処理する。
ト処理する。
【００４１】その後、前記穴２ａにレジストマスキング
を行い、穴部分の銅箔をエッチング加工して回路パター
ンを形成する。
を行い、穴部分の銅箔をエッチング加工して回路パター
ンを形成する。
【００４２】レジストマスキングを剥離し、銅箔部分に
Ｎｉメッキ、Ａｕメッキ等の処理を行い、絶縁層６を形
成してフレキシブル回路基板２を仕上げる。
Ｎｉメッキ、Ａｕメッキ等の処理を行い、絶縁層６を形
成してフレキシブル回路基板２を仕上げる。
【００４３】上記のフレキシブル回路基板２の上に半導
体素子１を載せ、ボンデイング８処理し、樹脂材料１０
で封止する。
体素子１を載せ、ボンデイング８処理し、樹脂材料１０
で封止する。
【００４４】次に、前記第一の回路基板２の前記配線部
４の電極部となる周辺部分の電極部４Ａ，４Ｂ上に埋め
込み部材１２、１２を形成する。
４の電極部となる周辺部分の電極部４Ａ，４Ｂ上に埋め
込み部材１２、１２を形成する。
【００４５】該埋め込み部材１２は従来の銅線ワイヤボ
ンデイングする方法で、１ｓｔボンド後にワイヤを切断
し、前記電極部４Ａ，４Ｂ上に接続する。
ンデイングする方法で、１ｓｔボンド後にワイヤを切断
し、前記電極部４Ａ，４Ｂ上に接続する。
【００４６】前記埋め込み部材としては、はんだボール
の引張り強さよりも大きい値の引張り強さを有する材料
を選定する。
の引張り強さよりも大きい値の引張り強さを有する材料
を選定する。
【００４７】例えば、はんだボール１４の材質をＳｎ―
Ｐｂ共晶はんだを用いる場合、該はんだの引っ張り強さ
は常温で、５〜６Ｋｇ／ｍｍ2であるので、６Ｋｇ／ｍ
ｍ2以上の引っ張り強さを有する材料を選択する。
Ｐｂ共晶はんだを用いる場合、該はんだの引っ張り強さ
は常温で、５〜６Ｋｇ／ｍｍ2であるので、６Ｋｇ／ｍ
ｍ2以上の引っ張り強さを有する材料を選択する。
【００４８】例として、Ｃｕ、Ｎｉ，Ｔｉ，Ｚｎ，Ａ
ｇ，Ｔａ，Ｐｄ，Ｍｏ等の金属及び、それらの合金があ
る。
ｇ，Ｔａ，Ｐｄ，Ｍｏ等の金属及び、それらの合金があ
る。
【００４９】その後、前記回路基板２の前記穴２ａを開
けた側の前記銅箔の電極部４上にクリームはんだ印刷を
行い、その上に直径０．５ｍｍのはんだボール１４を載
せて、リフロ工程に流す。
けた側の前記銅箔の電極部４上にクリームはんだ印刷を
行い、その上に直径０．５ｍｍのはんだボール１４を載
せて、リフロ工程に流す。
【００５０】リフロ工程でははんだボールは溶融し、は
んだの一部は前記埋め込み部材１２を埋め込む形で銅箔
電極部に融着結合し、図１に示す半導体素子を備えた第
一の回路基板が出来上がる。
んだの一部は前記埋め込み部材１２を埋め込む形で銅箔
電極部に融着結合し、図１に示す半導体素子を備えた第
一の回路基板が出来上がる。
【００５１】次に、第二の回路基板１６を用意する。
【００５２】該第二回路基板１６は前記第一の回路基板
の銅箔電極部４Ａに対応する位置に電極部１６ａを備え
る。
の銅箔電極部４Ａに対応する位置に電極部１６ａを備え
る。
【００５３】該基板１６は樹脂等の硬質材でもよい。
【００５４】前記電極部１６ａ以外の表面は絶縁皮膜１
８処理する。
８処理する。
【００５５】その後、図１に示す第一回路基板２の電極
部４Ａ上のはんだボール１４と前記第二回路基板１６の
電極部１６ａとを前記粒子入りクリームはんだを介して
位置合せしてリフロ工程に流す。
部４Ａ上のはんだボール１４と前記第二回路基板１６の
電極部１６ａとを前記粒子入りクリームはんだを介して
位置合せしてリフロ工程に流す。
【００５６】リフロ工程を経た第一回路基板２と第二回
路基板１６は図２に示すようにはんだボール１４で電気
的及び機械的接合関係が維持される。
路基板１６は図２に示すようにはんだボール１４で電気
的及び機械的接合関係が維持される。
【００５７】上記構成による本発明の半導体回路構造体
は該回路体を組み込んだ機器の使用環境温度の上昇によ
る該回路構造体周辺温度が上昇した状況において、例え
ば、図２において、温度上昇により第一回路基板、第二
回路基板、はんだボール等の主要構成部材の温度が上昇
すると、それらの材料の熱膨張係数に応じて各部の寸法
関係が伸び、熱膨張係数の差による歪みが生じる。
は該回路体を組み込んだ機器の使用環境温度の上昇によ
る該回路構造体周辺温度が上昇した状況において、例え
ば、図２において、温度上昇により第一回路基板、第二
回路基板、はんだボール等の主要構成部材の温度が上昇
すると、それらの材料の熱膨張係数に応じて各部の寸法
関係が伸び、熱膨張係数の差による歪みが生じる。
【００５８】この時、はんだボールの上部１４Ａを検証
すると、該はんだボール１４内部には電極部上に部材１
２が配置されており、部材１２の引張り強さρ1は、は
んだボール１４の引張り強さρ2より大きい材料で構成
しているために、はんだボールの伸び又は歪みε2より
小さい伸び又は歪みε1となるので、はんだボールの上
部の位置からの亀裂の発生を抑えることができる。
すると、該はんだボール１４内部には電極部上に部材１
２が配置されており、部材１２の引張り強さρ1は、は
んだボール１４の引張り強さρ2より大きい材料で構成
しているために、はんだボールの伸び又は歪みε2より
小さい伸び又は歪みε1となるので、はんだボールの上
部の位置からの亀裂の発生を抑えることができる。
【００５９】次に図１、２に示した工程で製作した半導
体素子の回路構造体２２のテストを実施した。
体素子の回路構造体２２のテストを実施した。
【００６０】テストは環境温度−２５℃と＋１２５ ℃
の温度範囲を各３０分、１０００ 〜２０００サイクル
のヒート サイクル試験を行った。
の温度範囲を各３０分、１０００ 〜２０００サイクル
のヒート サイクル試験を行った。
【００６１】試験後、はんだボール１４部分の亀裂、破
断の症状の発生を認めることはなかった。
断の症状の発生を認めることはなかった。
【００６２】また、電気回路の電気的性能への影響も認
められなかった。
められなかった。
【００６３】以上のように、本発明はボール状はんだを
使用する回路構造体における熱履歴による熱応力ストレ
スからのはんだボール部分の亀裂を回避するために、は
んだボールと、該はんだボールと接続する基板との間に
熱応力発生に伴うはんだ接合部分の伸縮性／柔軟性を確
保し、熱によるはんだ接合部分の破断抵抗力を備えるよ
うにしたことにより、使用環境の熱応力のストレスに伴
う回路不良の問題の解決を図ることができた。
使用する回路構造体における熱履歴による熱応力ストレ
スからのはんだボール部分の亀裂を回避するために、は
んだボールと、該はんだボールと接続する基板との間に
熱応力発生に伴うはんだ接合部分の伸縮性／柔軟性を確
保し、熱によるはんだ接合部分の破断抵抗力を備えるよ
うにしたことにより、使用環境の熱応力のストレスに伴
う回路不良の問題の解決を図ることができた。
【００６４】特に、本発明は、はんだボールによるはん
だ接合部分のはんだ部分と半導体を載せる基板との近傍
位置のはんだ内に熱応力による伸縮による破断作用をは
んだ接合部分の柔軟性を持たせる事により回避させるこ
とができた。
だ接合部分のはんだ部分と半導体を載せる基板との近傍
位置のはんだ内に熱応力による伸縮による破断作用をは
んだ接合部分の柔軟性を持たせる事により回避させるこ
とができた。
【００６５】図３、４は本発明の他の例を示す。
【００６６】本例は前記第一回路基板２の配線部の電極
部の総てにはんだボール１４の引っ張り強さより大きい
値の部材２４を結合させた例である。
部の総てにはんだボール１４の引っ張り強さより大きい
値の部材２４を結合させた例である。
【００６７】部材２４はフォトリソ、銅メッキ等の方法
により電極部上に形成する。
により電極部上に形成する。
【００６８】また、部材２４は溶射、ろう付け等の手段
でも可能である。
でも可能である。
【００６９】図３のように、各電極部４上に前記部材２
４を結合し、その上にはんだペーストを印刷し、更に、
前記電極部上にはんだボール１４を載せて、リフロ工程
を通過させて第一の回路基板を構成する。
４を結合し、その上にはんだペーストを印刷し、更に、
前記電極部上にはんだボール１４を載せて、リフロ工程
を通過させて第一の回路基板を構成する。
【００７０】次に、第二の回路基板１６を用意する。
【００７１】該第二回路基板１６は前記第一の回路基板
の銅箔電極部４Ａに対応する位置に電極部１６ａを備え
る。
の銅箔電極部４Ａに対応する位置に電極部１６ａを備え
る。
【００７２】該基板１６は樹脂等の硬質材でもよい。
【００７３】前記電極部１６ａ以外の表面は絶縁皮膜１
８処理する。
８処理する。
【００７４】その後、図３に示す第一回路基板２の電極
部４Ａ上のはんだボール１４と前記第二回路基板１６の
電極部１６ａとを前記粒子入りクリームはんだを介して
位置合せしてリフロ工程に流す。
部４Ａ上のはんだボール１４と前記第二回路基板１６の
電極部１６ａとを前記粒子入りクリームはんだを介して
位置合せしてリフロ工程に流す。
【００７５】リフロ工程を経た第一回路基板２と第二回
路基板１６は図４に示すようにはんだボール１４で電気
的及び機械的接合関係が維持される。
路基板１６は図４に示すようにはんだボール１４で電気
的及び機械的接合関係が維持される。
【００７６】次に図３、４に示した工程で製作した半導
体素子の回路構造体２２のテストを実施した。
体素子の回路構造体２２のテストを実施した。
【００７７】テストは環境温度−２５℃と＋１２５ ℃
の温度範囲を各３０分、１０００ 〜２０００サイクル
のヒート サイクル試験を行った。
の温度範囲を各３０分、１０００ 〜２０００サイクル
のヒート サイクル試験を行った。
【００７８】試験後、はんだボール１４部分の亀裂、破
断の症状の発生を認めることはなかった。
断の症状の発生を認めることはなかった。
【００７９】また、電気回路の電気的性能への影響も認
められなかった。
められなかった。
【００８０】
【発明の効果】以上のように、本発明はボール状はんだ
を使用する回路構造体における熱履歴による熱応力スト
レスからのはんだボール部分の亀裂を回避するために、
はんだボールと、該はんだボールと接続する基板との間
に熱応力発生に伴うはんだ接合部分の伸縮性／柔軟性を
確保し、熱によるはんだ接合部分の破断抵抗力を備える
ようにしたことにより、使用環境の熱応力のストレスに
伴う回路不良の問題の解決を図ることができた。
を使用する回路構造体における熱履歴による熱応力スト
レスからのはんだボール部分の亀裂を回避するために、
はんだボールと、該はんだボールと接続する基板との間
に熱応力発生に伴うはんだ接合部分の伸縮性／柔軟性を
確保し、熱によるはんだ接合部分の破断抵抗力を備える
ようにしたことにより、使用環境の熱応力のストレスに
伴う回路不良の問題の解決を図ることができた。
【図１】本発明の第一の実施例を説明する図面であり、
第一基板の要部の断面図の構成の説明図。
第一基板の要部の断面図の構成の説明図。
【図２】本発明の第一の実施例を説明する図面であり、
第一基板と第二基板をはんだボールで電気的／機械的接
合した状態を説明する図。
第一基板と第二基板をはんだボールで電気的／機械的接
合した状態を説明する図。
【図３】本発明の第二の実施例の説明図であり、第一基
板の要部断面の説明図。
板の要部断面の説明図。
【図４】本発明の第二の実施例の説明図であり、製造工
程の説明図。
程の説明図。
【図５】従来技術の説明図。
【図６】従来技術の説明図。
２ フイルム基板（第一回路基板） ２ａ フイルム基板２に加工した貫通穴 ４ フイルム基板上に設けた回路パターン ４Ａ 回路パターンの電極部 ８ 半導体素子 １０ ボンデイング線 １２ 封止樹脂 １４ はんだボール １６ 第二回路基板
Claims (7)
- 【請求項１】 １以上の電極部を有し前記電極部にはん
だを介して他の電気回路と電気接続する半導体回路構造
体において、前記電極部上に前記はんだの引張り強さよ
り大きい引張り強さの材料から成る部材を設けたことを
特徴とした半導体回路構造体。 - 【請求項２】 半導体素子を取り付けた第一基板と前記
第一基板と電気接続する第二の基板との各電極部を接合
するはんだ内に前記はんだの引張強さより大きい引張り
強さの部材を含ませたことを特徴とした半導体回路構造
体。 - 【請求項３】 半導体素子をボンデイング結合した第一
基板の配線部と第二の基板の配線部との間をはんだボー
ルではんだ接合した半導体構造において、前記はんだボ
ールの前記第一基板の配線部と接合する配線部に前記は
んだの引張り強さより大きい材料から成る部材を含むこ
とを特徴とした半導体回路構造体。 - 【請求項４】 前記部材は前記第一回路基板の配線電極
部の周辺部の電極部に設けたことを特徴とした請求項２
乃至３記載の半導体回路構造体。 - 【請求項５】 前記部材は前記第一回路基板の配線電極
部の全部の電極部に設けたことを特徴とした請求項２乃
至３記載の半導体回路構造体。 - 【請求項６】 半導体素子をボンデイング結合した第一
基板の配線部と第二の基板の配線部との間をはんだボー
ルではんだ接合した半導体構造において、前記はんだボ
ール内に前記はんだボールの引張り強さよりも大きい引
張り強さを有する材料から成る材料を混入して前記第一
基板の配線部と接合することを特徴とした半導体回路構
造体。 - 【請求項７】 半導体の接合方法であって； ａ．配線部と電気結合した半導体素子を備えた第一の基
板を樹脂材料による封止し、 ｂ．前記第一基板の前記配線部に対応する位置に配線部
を設けた第二の基板を用意し、 ｃ．前記第一基板の前記配線部上にはんだの引張り強さ
より大きい引張り強さの部材を設け、 ｄ．前記第一基板の前記配線部にはんだペーストを塗布
し、 ｅ．前記はんだペースト材と前記第二基板の配線部との
間にはんだボールを介挿し、 ｆ．前記第一基板と第二基板をリフロ工程に流して第一
基板と第二基板とを接合するようにしたことを特徴とし
た半導体の接合方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10093337A JPH11297894A (ja) | 1998-04-06 | 1998-04-06 | 半導体回路構造体、半導体の接合構造と半導体の接合方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10093337A JPH11297894A (ja) | 1998-04-06 | 1998-04-06 | 半導体回路構造体、半導体の接合構造と半導体の接合方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11297894A true JPH11297894A (ja) | 1999-10-29 |
Family
ID=14079464
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10093337A Withdrawn JPH11297894A (ja) | 1998-04-06 | 1998-04-06 | 半導体回路構造体、半導体の接合構造と半導体の接合方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11297894A (ja) |
-
1998
- 1998-04-06 JP JP10093337A patent/JPH11297894A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5795818A (en) | Integrated circuit chip to substrate interconnection and method | |
| KR100531393B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP3875077B2 (ja) | 電子デバイス及びデバイス接続方法 | |
| US6510976B2 (en) | Method for forming a flip chip semiconductor package | |
| EP0915505A1 (en) | Semiconductor device package, manufacturing method thereof and circuit board therefor | |
| JP2000036509A (ja) | 半導体装置の製造方法 | |
| JPH0888245A (ja) | 半導体装置 | |
| JP3527229B2 (ja) | 半導体装置、半導体装置の実装方法、及び半導体装置のリペア方法 | |
| US6392291B1 (en) | Semiconductor component having selected terminal contacts with multiple electrical paths | |
| JPH10178145A (ja) | 半導体装置及びその製造方法並びに半導体装置用絶縁基板 | |
| JPH10173006A (ja) | 半導体装置および半導体装置の製造方法 | |
| KR20020044577A (ko) | 개선된 플립-칩 결합 패키지 | |
| JP2003017531A (ja) | 半導体装置 | |
| US8071472B2 (en) | Semiconductor device with solder balls having high reliability | |
| US7241640B1 (en) | Solder ball assembly for a semiconductor device and method of fabricating same | |
| JPH0982751A (ja) | デバイスの実装構造 | |
| JPH10256259A (ja) | マルチチップモジュールの製造方法 | |
| JP3417292B2 (ja) | 半導体装置 | |
| JPH11297894A (ja) | 半導体回路構造体、半導体の接合構造と半導体の接合方法 | |
| JP3331146B2 (ja) | Ｂｇａ型半導体装置の製造方法 | |
| JPH11288968A (ja) | 半導体回路構造体、半導体の接合構造と半導体の接合方法 | |
| JPH11135533A (ja) | 電極構造、該電極を備えたシリコン半導体素子、その製造方法及び該素子を実装した回路基板並びにその製造方法 | |
| JPH10335547A (ja) | 電子回路装置及びその製造方法 | |
| JPH0214536A (ja) | フリップチップ実装構造 | |
| JPH11288954A (ja) | 半導体素子の接合構造、半導体素子の接合方法及び半導体パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050607 |