JPH11298006A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPH11298006A JPH11298006A JP9868598A JP9868598A JPH11298006A JP H11298006 A JPH11298006 A JP H11298006A JP 9868598 A JP9868598 A JP 9868598A JP 9868598 A JP9868598 A JP 9868598A JP H11298006 A JPH11298006 A JP H11298006A
- Authority
- JP
- Japan
- Prior art keywords
- film
- layer
- pad
- opening
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 この発明は、性能を損なうことなく製造工
数、時間を短縮することにより装置の低廉化が達成され
る薄膜トランジスタの製造方法を提供することを目的と
している。 【解決手段】 この発明は、基板10上に配置される半導
体層16と、この半導体層16の一主面側にゲート絶縁膜13
を介して配置されるゲート電極11と、この半導体層16の
他主面側に互いに離間して配置されるソース22及びドレ
イン電極23と、ドレイン電極23に接続される第１パッド
24と、第１パッド24に対応する開口30を備えて配置され
る保護膜28とを備え、第１パッド24の少なくとも一方の
表層は高融点金属層21を含み、保護膜28の開口30形成と
同時に開口30に対応する領域の高融点金属層21をドライ
エッチングにより除去する薄膜トランジスタの製造方法
である。
数、時間を短縮することにより装置の低廉化が達成され
る薄膜トランジスタの製造方法を提供することを目的と
している。 【解決手段】 この発明は、基板10上に配置される半導
体層16と、この半導体層16の一主面側にゲート絶縁膜13
を介して配置されるゲート電極11と、この半導体層16の
他主面側に互いに離間して配置されるソース22及びドレ
イン電極23と、ドレイン電極23に接続される第１パッド
24と、第１パッド24に対応する開口30を備えて配置され
る保護膜28とを備え、第１パッド24の少なくとも一方の
表層は高融点金属層21を含み、保護膜28の開口30形成と
同時に開口30に対応する領域の高融点金属層21をドライ
エッチングにより除去する薄膜トランジスタの製造方法
である。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置等に
用いられる薄膜トランジスタの製造方法に関する。
用いられる薄膜トランジスタの製造方法に関する。
【０００２】
【従来の技術】近年、液晶表示装置は、薄型、軽量に加
え低消費電力であることから、各種分野で利用されるよ
うになってきた。中でも、各表示画素毎にスイッチ素子
が設けられたアクティブマトリクス型液晶表示装置は、
隣接画素間でクロストークを最小に抑えることができる
ため、特に高精細な表示画像が要求される分野で使用さ
れている。
え低消費電力であることから、各種分野で利用されるよ
うになってきた。中でも、各表示画素毎にスイッチ素子
が設けられたアクティブマトリクス型液晶表示装置は、
隣接画素間でクロストークを最小に抑えることができる
ため、特に高精細な表示画像が要求される分野で使用さ
れている。
【０００３】スイッチ素子としては、一般に薄膜トラン
ジスタが適用されており、その構成を簡単に説明する
と、ガラス基板上にゲート電極、この上に窒化シリコン
（ＳｉＮｘ）膜から成るゲート絶縁膜、この上に非晶質
シリコン（ａ−Ｓｉ：Ｈ）から成る半導体層、この上に
所定の間隙をもって離間してソース及びドレイン電極が
配置されて構成される。半導体層とソース及びドレイン
電極との間には、良好なオーミック接合を実現するため
の不純物が添加されたＮ型の非晶質シリコン（N+ａ−Ｓ
ｉ：Ｈ）から成るオーミックコンタクト層がそれぞれ介
挿されている。
ジスタが適用されており、その構成を簡単に説明する
と、ガラス基板上にゲート電極、この上に窒化シリコン
（ＳｉＮｘ）膜から成るゲート絶縁膜、この上に非晶質
シリコン（ａ−Ｓｉ：Ｈ）から成る半導体層、この上に
所定の間隙をもって離間してソース及びドレイン電極が
配置されて構成される。半導体層とソース及びドレイン
電極との間には、良好なオーミック接合を実現するため
の不純物が添加されたＮ型の非晶質シリコン（N+ａ−Ｓ
ｉ：Ｈ）から成るオーミックコンタクト層がそれぞれ介
挿されている。
【０００４】ソース及びドレイン電極は、例えばモリブ
デン膜／アネミニウム膜／モリブデン膜等の積層構造で
構成される。ドレイン電極は、外部からの電圧が供給可
能にガラス基板端に引出され、第１パッド部を構成し、
ゲート電極も同様に第２パッド部を構成する。
デン膜／アネミニウム膜／モリブデン膜等の積層構造で
構成される。ドレイン電極は、外部からの電圧が供給可
能にガラス基板端に引出され、第１パッド部を構成し、
ゲート電極も同様に第２パッド部を構成する。
【０００５】そして、この基板最上層には、トランジス
タの保護のために、窒化シリコン（ＳｉＮｘ）膜から成
る保護層が配置され、第１パッド及び第２パッド上には
それぞれパッドを露出するための開口が形成されてい
る。
タの保護のために、窒化シリコン（ＳｉＮｘ）膜から成
る保護層が配置され、第１パッド及び第２パッド上には
それぞれパッドを露出するための開口が形成されてい
る。
【０００６】
【発明が解決しようとする課題】ところで、上記したパ
ッド部の最表層がモリブデン等の高融点金属膜を含む
と、使用環境によっては剥離する、あるいは電蝕が生じ
る恐れがあるため、保護膜に開口を形成した後、ウエッ
トプロセス等で高融点金属膜を除去していた。
ッド部の最表層がモリブデン等の高融点金属膜を含む
と、使用環境によっては剥離する、あるいは電蝕が生じ
る恐れがあるため、保護膜に開口を形成した後、ウエッ
トプロセス等で高融点金属膜を除去していた。
【０００７】このような工程のため、製造工数、時間を
短縮することができず、装置の低廉化が達成されないと
いう問題がある。そこで、配線自体の最表層に高融点金
属膜を配置しない構成も考えられるが、例えば配線抵抗
を下げるためには、アルミニウム膜等を使用する必要が
あり、アルミニウム膜のヒロックを抑えるためには最表
層に高融点金属膜を配置せざるを得ない。
短縮することができず、装置の低廉化が達成されないと
いう問題がある。そこで、配線自体の最表層に高融点金
属膜を配置しない構成も考えられるが、例えば配線抵抗
を下げるためには、アルミニウム膜等を使用する必要が
あり、アルミニウム膜のヒロックを抑えるためには最表
層に高融点金属膜を配置せざるを得ない。
【０００８】この発明は、上記した技術課題に対処して
成されたもので、性能を損なうことなく製造工数、時間
を短縮することにより装置の低廉化が達成される薄膜ト
ランジスタの製造方法を提供することを目的としてい
る。
成されたもので、性能を損なうことなく製造工数、時間
を短縮することにより装置の低廉化が達成される薄膜ト
ランジスタの製造方法を提供することを目的としてい
る。
【０００９】
【課題を解決するための手段】請求項１に記載される発
明は、基板上に配置される半導体層と、この半導体層の
一主面側にゲート絶縁膜を介して配置されるゲート電極
と、この半導体層の他主面側に互いに離間して配置され
るソース及びドレイン電極と、前記ドレイン電極に接続
される第１パッドと、前記ゲート電極に接続される第２
パッドと、前記第１及び第２パッドに対応する開口を備
えて配置される保護膜とを備えた薄膜トランジスタの製
造方法であって、前記第１及び第２パッドの少なくとも
一方の表層は高融点金属層を含み、前記保護膜の前記開
口形成と同時に前記開口に対応する領域の前記高融点金
属層をドライエッチングにより除去することを特徴とす
る薄膜トランジスタの製造方法にある。
明は、基板上に配置される半導体層と、この半導体層の
一主面側にゲート絶縁膜を介して配置されるゲート電極
と、この半導体層の他主面側に互いに離間して配置され
るソース及びドレイン電極と、前記ドレイン電極に接続
される第１パッドと、前記ゲート電極に接続される第２
パッドと、前記第１及び第２パッドに対応する開口を備
えて配置される保護膜とを備えた薄膜トランジスタの製
造方法であって、前記第１及び第２パッドの少なくとも
一方の表層は高融点金属層を含み、前記保護膜の前記開
口形成と同時に前記開口に対応する領域の前記高融点金
属層をドライエッチングにより除去することを特徴とす
る薄膜トランジスタの製造方法にある。
【００１０】この発明によれば、保護膜の開口形成と同
時に開口に対応する領域の高融点金属層をドライエッチ
ングにより除去するため、従来のウエットプロセスを廃
止することができ、これにより製造工数、時間を短縮す
ることができる。
時に開口に対応する領域の高融点金属層をドライエッチ
ングにより除去するため、従来のウエットプロセスを廃
止することができ、これにより製造工数、時間を短縮す
ることができる。
【００１１】
【発明の実施の形態】以下、本発明の一実施例の薄膜ト
ランジスタの製造方法について図面を参照して説明す
る。この薄膜トランジスタは、アクティブマトリクス型
液晶表示装置に用いられるものであって、図１に示すよ
うに、ガラス基板10上に配置されるモリブデン・タング
ステン（ＭｏＷ）合金からなるゲート電極11、この上に
配置される窒化シリコン（ＳｉＮｘ）膜から成るゲート
絶縁膜13、この上に配置される非晶質シリコン（ａ−Ｓ
ｉ：Ｈ）から成る半導体層16、この上に所定の間隙をも
って離間して配置されるソース22及びドレイン電極23を
含む。また、半導体層16とソース22及びドレイン電極23
との間には、良好なオーミック接合を実現するための不
純物が添加されたＮ型の非晶質シリコン（N+ａ−Ｓｉ：
Ｈ）から成るオーミックコンタクト層25,26 がそれぞれ
介挿されている。
ランジスタの製造方法について図面を参照して説明す
る。この薄膜トランジスタは、アクティブマトリクス型
液晶表示装置に用いられるものであって、図１に示すよ
うに、ガラス基板10上に配置されるモリブデン・タング
ステン（ＭｏＷ）合金からなるゲート電極11、この上に
配置される窒化シリコン（ＳｉＮｘ）膜から成るゲート
絶縁膜13、この上に配置される非晶質シリコン（ａ−Ｓ
ｉ：Ｈ）から成る半導体層16、この上に所定の間隙をも
って離間して配置されるソース22及びドレイン電極23を
含む。また、半導体層16とソース22及びドレイン電極23
との間には、良好なオーミック接合を実現するための不
純物が添加されたＮ型の非晶質シリコン（N+ａ−Ｓｉ：
Ｈ）から成るオーミックコンタクト層25,26 がそれぞれ
介挿されている。
【００１２】ソース22及びドレイン電極23は、低抵抗化
を実現するため、アネミニウム膜20を主体とし、このア
ルミニウム膜20の上下層にそれぞれモリブデン膜19,21
を配して構成される。下層のモリブデン膜19はオーミッ
クコンタクト層25,26 と良好な電気的接続を達成するた
めに設けられ、上層のモリブデン膜21はアルミニウム膜
20のヒロック防止及び外光の反射を低減するために設け
られている。
を実現するため、アネミニウム膜20を主体とし、このア
ルミニウム膜20の上下層にそれぞれモリブデン膜19,21
を配して構成される。下層のモリブデン膜19はオーミッ
クコンタクト層25,26 と良好な電気的接続を達成するた
めに設けられ、上層のモリブデン膜21はアルミニウム膜
20のヒロック防止及び外光の反射を低減するために設け
られている。
【００１３】ドレイン電極23は、外部からの電圧が供給
可能にガラス基板10端に引出され、第１パッド部24を構
成する。ソース電極22は、この実施例では液晶表示装置
を実現するための透明導電膜から成る画素電極18に接続
されている。
可能にガラス基板10端に引出され、第１パッド部24を構
成する。ソース電極22は、この実施例では液晶表示装置
を実現するための透明導電膜から成る画素電極18に接続
されている。
【００１４】ゲート電極11も外部からの電圧が供給可能
にガラス基板10端に引出され、図示しないが第２パッド
部を構成する。そして、この基板最上層には、トランジ
スタの保護のために、窒化シリコン（ＳｉＮｘ）膜から
成る保護層28が配置され、第１パッド24及び第２パッド
上にはそれぞれパッドを露出するための開口30が形成さ
れている。
にガラス基板10端に引出され、図示しないが第２パッド
部を構成する。そして、この基板最上層には、トランジ
スタの保護のために、窒化シリコン（ＳｉＮｘ）膜から
成る保護層28が配置され、第１パッド24及び第２パッド
上にはそれぞれパッドを露出するための開口30が形成さ
れている。
【００１５】次に、この薄膜トランジスタ1 の製造方法
について説明する。まず、図２（ａ）に示すように、ガ
ラス基板10上にモリブデン・タングステン（ＭｏＷ）合
金膜をスパッタリングにより堆積し、これを所望の形状
にパターニングしてゲート電極11及び第２パッド（図示
せず）を形成する。
について説明する。まず、図２（ａ）に示すように、ガ
ラス基板10上にモリブデン・タングステン（ＭｏＷ）合
金膜をスパッタリングにより堆積し、これを所望の形状
にパターニングしてゲート電極11及び第２パッド（図示
せず）を形成する。
【００１６】この上に、同図（ｂ）に示すように、窒化
シリコン（ＳｉＮｘ）膜から成るゲート絶縁層13、ａ−
Ｓｉ：Ｈ膜14、N+ａ−Ｓｉ：Ｈ膜15を順次プラズマＣＶ
Ｄ法によって３０００オングストローム、１０００オン
グストローム、５００オングストロームの膜厚に堆積す
る。
シリコン（ＳｉＮｘ）膜から成るゲート絶縁層13、ａ−
Ｓｉ：Ｈ膜14、N+ａ−Ｓｉ：Ｈ膜15を順次プラズマＣＶ
Ｄ法によって３０００オングストローム、１０００オン
グストローム、５００オングストロームの膜厚に堆積す
る。
【００１７】そして、同図（ｃ）に示すように、ａ−Ｓ
ｉ：Ｈ膜14及びN+ａ−Ｓｉ：Ｈ膜15を島状にパターニン
グして半導体層16及び島状N+ａ−Ｓｉ：Ｈ膜17を形成す
る。また、透明導電膜をスパッタリングによって堆積し
た後、所定形状にパターニングして画素電極18を構成す
る。
ｉ：Ｈ膜14及びN+ａ−Ｓｉ：Ｈ膜15を島状にパターニン
グして半導体層16及び島状N+ａ−Ｓｉ：Ｈ膜17を形成す
る。また、透明導電膜をスパッタリングによって堆積し
た後、所定形状にパターニングして画素電極18を構成す
る。
【００１８】次に、同図（ｄ）に示すように、モリブデ
ン膜19、アルミニウム膜20、モリブデン膜21を順次スパ
ッタリングによって堆積する。そして、同図（ｅ）に示
すように、これを所望の形状にパターニングしてソース
22、ドレイン電極23及び第１パッド24を形成すると共
に、ソース22、ドレイン電極23の形状に基づいてソース
22及びドレイン電極23間の島状N+ａ−Ｓｉ：Ｈ膜17をエ
ッチングして除去することにより、オーミックコンタク
ト層25,26 を形成する。
ン膜19、アルミニウム膜20、モリブデン膜21を順次スパ
ッタリングによって堆積する。そして、同図（ｅ）に示
すように、これを所望の形状にパターニングしてソース
22、ドレイン電極23及び第１パッド24を形成すると共
に、ソース22、ドレイン電極23の形状に基づいてソース
22及びドレイン電極23間の島状N+ａ−Ｓｉ：Ｈ膜17をエ
ッチングして除去することにより、オーミックコンタク
ト層25,26 を形成する。
【００１９】最後に、同図（ｆ）に示すように、窒化シ
リコン（ＳｉＮｘ）膜をプラズマＣＶＤ法によって２０
００オングストロームの膜厚に堆積する。そして、第１
パッド24及び第２パッド上の窒化シリコン（ＳｉＮｘ）
膜に開口30を形成するためのパターンが形成されたレジ
スト27を配置し、このレジスト27をマスクとしたケミカ
ル・ドライ・エッチングにより窒化シリコン（ＳｉＮ
ｘ）膜をパターニングして保護膜28を得る。また、同時
に、ガス種を切換えることなく第１パッド24のモリブデ
ン膜21をも連続して除去し、図1 の薄膜トランジスタ１
を完成させた。
リコン（ＳｉＮｘ）膜をプラズマＣＶＤ法によって２０
００オングストロームの膜厚に堆積する。そして、第１
パッド24及び第２パッド上の窒化シリコン（ＳｉＮｘ）
膜に開口30を形成するためのパターンが形成されたレジ
スト27を配置し、このレジスト27をマスクとしたケミカ
ル・ドライ・エッチングにより窒化シリコン（ＳｉＮ
ｘ）膜をパターニングして保護膜28を得る。また、同時
に、ガス種を切換えることなく第１パッド24のモリブデ
ン膜21をも連続して除去し、図1 の薄膜トランジスタ１
を完成させた。
【００２０】この実施例では、窒化シリコン（ＳｉＮ
ｘ）膜及び第１パッド24のモリブデン膜21の除去は、エ
ッチングガスとしてＳＦ６／Ｈｅ／Ｎ２系のガスを用い
て行なった。詳細には、第１パッド24及び第２パッド上
の窒化シリコン（ＳｉＮｘ）膜の除去を、エンドポイン
トの検出により、更に７０％のオーバーエッチングによ
り第１パッド24のモリブデン膜21を完全に除去すること
に成功した。
ｘ）膜及び第１パッド24のモリブデン膜21の除去は、エ
ッチングガスとしてＳＦ６／Ｈｅ／Ｎ２系のガスを用い
て行なった。詳細には、第１パッド24及び第２パッド上
の窒化シリコン（ＳｉＮｘ）膜の除去を、エンドポイン
トの検出により、更に７０％のオーバーエッチングによ
り第１パッド24のモリブデン膜21を完全に除去すること
に成功した。
【００２１】実験によれば、５０％以上のオーバーエッ
チングによって第１パッド24のモリブデン膜21をほぼ完
全に除去することができ、７０％を越えるオーバーエッ
チングではほとんど有意差はみられなかった。従って、
このオーバーエッチング量は、５０〜７０％が最適であ
る。
チングによって第１パッド24のモリブデン膜21をほぼ完
全に除去することができ、７０％を越えるオーバーエッ
チングではほとんど有意差はみられなかった。従って、
このオーバーエッチング量は、５０〜７０％が最適であ
る。
【００２２】この実施例では、ＳＦ６／Ｈｅ／Ｎ２系の
ガスを用いたが、ＳＦ６／Ｃｌ２／Ｏ２等のガスを用い
ても構わない。しかしながら、ＳＦ６／Ｈｅ／Ｎ２系の
ガスは低密度プラズマで比較的良好な、且つ短時間でエ
ッチングが完了できることから望ましい。
ガスを用いたが、ＳＦ６／Ｃｌ２／Ｏ２等のガスを用い
ても構わない。しかしながら、ＳＦ６／Ｈｅ／Ｎ２系の
ガスは低密度プラズマで比較的良好な、且つ短時間でエ
ッチングが完了できることから望ましい。
【００２３】この実施例では、ドレイン電極23に接続さ
れる第１パッド24のモリブデン膜21を保護膜28の開口30
形成と同時に除去する方法について説明したが、ゲート
電極11表層にモリブデン膜21を含む場合も、同様に本発
明を適用できることは言うまでもない。例えば、ゲート
電極11及び第２パッドをアルミニウム膜とモリブデン膜
との積層構造とした場合等、保護膜28の開口30形成と同
時にモリブデン膜を除去することができる。ここでは、
モリブデン膜を例にとり説明したが、タングステン等の
他の高融点金属であっても、ガス種の選定により適用す
ることができる。
れる第１パッド24のモリブデン膜21を保護膜28の開口30
形成と同時に除去する方法について説明したが、ゲート
電極11表層にモリブデン膜21を含む場合も、同様に本発
明を適用できることは言うまでもない。例えば、ゲート
電極11及び第２パッドをアルミニウム膜とモリブデン膜
との積層構造とした場合等、保護膜28の開口30形成と同
時にモリブデン膜を除去することができる。ここでは、
モリブデン膜を例にとり説明したが、タングステン等の
他の高融点金属であっても、ガス種の選定により適用す
ることができる。
【００２４】
【発明の効果】本発明によれぱ、性能を損なうことなく
製造工数、時間を短縮することにより装置の低廉化が達
成される。
製造工数、時間を短縮することにより装置の低廉化が達
成される。
【図１】図１は、この発明の一実施例の薄膜トランジス
タの概略断面図である。
タの概略断面図である。
【図２】図２は、図１の薄膜トランジスタの製造プロセ
スを説明するための図である。
スを説明するための図である。
1 …薄膜トランジスタ 10…ガラス基板 11…ゲート電極 16…半導体層 24…第１パッド 28…保護膜
Claims (6)
- 【請求項１】 基板上に配置される半導体層と、この半
導体層の一主面側にゲート絶縁膜を介して配置されるゲ
ート電極と、この半導体層の他主面側に互いに離間して
配置されるソース及びドレイン電極と、前記ドレイン電
極に接続される第１パッドと、前記ゲート電極に接続さ
れる第２パッドと、前記第１及び第２パッドに対応する
開口を備えて配置される保護膜とを備えた薄膜トランジ
スタの製造方法において、 前記第１及び第２パッドの少なくとも一方の表層は高融
点金属層を含み、前記保護膜の前記開口形成と同時に前
記開口に対応する領域の前記高融点金属層をドライエッ
チングにより除去することを特徴とする薄膜トランジス
タの製造方法。 - 【請求項２】 前記開口形成と、前記高融点金属層の除
去とは、同一のガス種で処理されることを特徴とする請
求項１記載の薄膜トランジスタの製造方法。 - 【請求項３】 前記高融点金属層はモリブデンを主体と
していることを特徴とする請求項２記載の薄膜トランジ
スタの製造方法。 - 【請求項４】 前記保護膜は窒化シリコン膜であること
を特徴とする請求項３記載の薄膜トランジスタの製造方
法。 - 【請求項５】 前記ガス種はＳＦ６／Ｈｅ／Ｎ２系であ
ることを特徴とする請求項２記載の薄膜トランジスタの
製造方法。 - 【請求項６】 前記高融点金属層の下層はアルミニウム
を主体とした配線層であることを特徴とする請求項１記
載の薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9868598A JPH11298006A (ja) | 1998-04-10 | 1998-04-10 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9868598A JPH11298006A (ja) | 1998-04-10 | 1998-04-10 | 薄膜トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11298006A true JPH11298006A (ja) | 1999-10-29 |
Family
ID=14226372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9868598A Pending JPH11298006A (ja) | 1998-04-10 | 1998-04-10 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11298006A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006301560A (ja) * | 2005-03-25 | 2006-11-02 | Quanta Display Japan Inc | 液晶表示装置とその製造方法 |
-
1998
- 1998-04-10 JP JP9868598A patent/JPH11298006A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006301560A (ja) * | 2005-03-25 | 2006-11-02 | Quanta Display Japan Inc | 液晶表示装置とその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7259035B2 (en) | Methods of forming thin-film transistor display devices | |
| TWI311815B (en) | Thin film transistor array panel and manufacturing method thereof | |
| KR101213708B1 (ko) | 어레이 기판 및 이의 제조방법 | |
| JP4169896B2 (ja) | 薄膜トランジスタとその製造方法 | |
| KR101246789B1 (ko) | 어레이 기판 및 이의 제조방법 | |
| US7811868B2 (en) | Method for manufacturing a signal line, thin film transistor panel, and method for manufacturing the thin film transistor panel | |
| EP0542279B1 (en) | Thin-film transistor with a protective layer and method of manufacturing the same | |
| US7492418B2 (en) | Liquid crystal display device with particular metal layer configuration of TFT and fabricating method thereof | |
| US6100950A (en) | Active matrix LCD with thin film transistor switches and method of producing the same | |
| JPH08236775A (ja) | 薄膜トランジスタおよびその製造方法 | |
| KR101353269B1 (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| JPH1195256A (ja) | アクティブマトリクス基板 | |
| KR101246790B1 (ko) | 어레이 기판 및 이의 제조방법 | |
| KR101518851B1 (ko) | 어레이 기판의 제조방법 | |
| JP2886066B2 (ja) | 薄膜トランジスタ基板およびその製造方法 | |
| JP4044999B2 (ja) | 平面表示装置用アレイ基板、及びその製造方法 | |
| JPH11298006A (ja) | 薄膜トランジスタの製造方法 | |
| KR100897720B1 (ko) | 액정표시장치의 제조방법 | |
| JP2000029071A (ja) | 表示装置用アレイ基板、及びその製造方法 | |
| JPH09129890A (ja) | 多結晶半導体ｔｆｔ、その製造方法、及びｔｆｔ基板 | |
| KR100483526B1 (ko) | 박막트랜지스터및그제조방법 | |
| KR20110056899A (ko) | 어레이 기판 및 이의 제조방법 | |
| KR20110058355A (ko) | 어레이 기판 및 이의 제조방법 | |
| JPH09270517A (ja) | 薄膜トランジスタの製造方法 | |
| KR100709707B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050414 |