JPH11298035A - 半導体発光装置 - Google Patents
半導体発光装置Info
- Publication number
- JPH11298035A JPH11298035A JP9564198A JP9564198A JPH11298035A JP H11298035 A JPH11298035 A JP H11298035A JP 9564198 A JP9564198 A JP 9564198A JP 9564198 A JP9564198 A JP 9564198A JP H11298035 A JPH11298035 A JP H11298035A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- semiconductor light
- emitting element
- emitting device
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips
Landscapes
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】
【課題】 静電気保護用の素子を組み込んでも装置の嵩
を小さく抑えることができるとともに良好な発光が得ら
れる半導体発光装置の提供。 【解決手段】 静電気保護用のＳｉダイオード素子８を
リードフレームや基板等の基材の搭載面に搭載し、フリ
ップチップ型の半導体発光素子１をＳｉダイオード素子
８の上面にｐ側及びｎ側の電極３，２を導通させて搭載
し、半導体発光素子１の搭載面側と反対側を主光取出し
面とした半導体発光装置において、Ｓｉダイオード素子
８には、基材と半導体発光素子１との間の導通路を形成
するｎ型半導体領域８ａとｐ型半導体領域８ｂとを備
え、これらの半導体領域８ａ，８ｂを半導体発光素子１
及び基材に接合し、ワイヤボンディングが不要なアセン
ブリとする。
を小さく抑えることができるとともに良好な発光が得ら
れる半導体発光装置の提供。 【解決手段】 静電気保護用のＳｉダイオード素子８を
リードフレームや基板等の基材の搭載面に搭載し、フリ
ップチップ型の半導体発光素子１をＳｉダイオード素子
８の上面にｐ側及びｎ側の電極３，２を導通させて搭載
し、半導体発光素子１の搭載面側と反対側を主光取出し
面とした半導体発光装置において、Ｓｉダイオード素子
８には、基材と半導体発光素子１との間の導通路を形成
するｎ型半導体領域８ａとｐ型半導体領域８ｂとを備
え、これらの半導体領域８ａ，８ｂを半導体発光素子１
及び基材に接合し、ワイヤボンディングが不要なアセン
ブリとする。
Description
【０００１】
【発明の属する技術分野】本発明は、たとえば青色発光
ダイオード等の光デバイスに利用される窒化ガリウム系
化合物を利用したフリップチップ型の半導体発光素子を
備える半導体発光装置に係り、特に静電気による破壊を
防止するための静電気保護素子を付帯して安定動作を可
能とした半導体発光装置に関する。
ダイオード等の光デバイスに利用される窒化ガリウム系
化合物を利用したフリップチップ型の半導体発光素子を
備える半導体発光装置に係り、特に静電気による破壊を
防止するための静電気保護素子を付帯して安定動作を可
能とした半導体発光装置に関する。
【０００２】
【従来の技術】ＧａＮ，ＧａＡｌＮ，ＩｎＧａＮ及びＩ
ｎＡｌＧａＮ等の窒化ガリウム系化合物の半導体の製造
では、その表面において半導体膜を成長させるための結
晶基板として、一般的には絶縁性のサファイアが利用さ
れる。このサファイアのような絶縁性の結晶基板を用い
る場合では、結晶基板側から電極を出すことができない
ので、半導体層に設けるｐ，ｎの電極は結晶基板と対向
する側の一面に形成されることになる。
ｎＡｌＧａＮ等の窒化ガリウム系化合物の半導体の製造
では、その表面において半導体膜を成長させるための結
晶基板として、一般的には絶縁性のサファイアが利用さ
れる。このサファイアのような絶縁性の結晶基板を用い
る場合では、結晶基板側から電極を出すことができない
ので、半導体層に設けるｐ，ｎの電極は結晶基板と対向
する側の一面に形成されることになる。
【０００３】たとえば、ＧａＮ系化合物半導体を利用し
た発光素子は、絶縁性の基板としてサファイア基板を用
いてその上面にｎ型層及びｐ型層を有機金属気相成長法
によって積層形成し、ｐ型層の一部をエッチングしてｎ
型層を露出させ、これらのｎ型層とｐ型層のそれぞれに
ｎ側電極及びｐ側電極を形成するというものがその基本
的な構成である。そして、ｐ側電極を透明電極とした場
合であれば、これらのｐ側及びｎ側の電極にそれぞれボ
ンディングパッド部を形成して、リードフレームや基板
にそれぞれワイヤボンディングされる。
た発光素子は、絶縁性の基板としてサファイア基板を用
いてその上面にｎ型層及びｐ型層を有機金属気相成長法
によって積層形成し、ｐ型層の一部をエッチングしてｎ
型層を露出させ、これらのｎ型層とｐ型層のそれぞれに
ｎ側電極及びｐ側電極を形成するというものがその基本
的な構成である。そして、ｐ側電極を透明電極とした場
合であれば、これらのｐ側及びｎ側の電極にそれぞれボ
ンディングパッド部を形成して、リードフレームや基板
にそれぞれワイヤボンディングされる。
【０００４】一方、サファイア基板側から光を取り出す
ようにしたフリップチップ型の半導体発光素子では、ｐ
側電極を透明電極としないままでこのｐ側及びｎ側の電
極のそれぞれにマイクロバンプを形成し、これらのマイ
クロバンプを基板またはリードフレームのｐ側及びｎ側
に接続する。
ようにしたフリップチップ型の半導体発光素子では、ｐ
側電極を透明電極としないままでこのｐ側及びｎ側の電
極のそれぞれにマイクロバンプを形成し、これらのマイ
クロバンプを基板またはリードフレームのｐ側及びｎ側
に接続する。
【０００５】図４はフリップチップ型の半導体発光素子
を利用した従来のチップＬＥＤの概略を示す縦断面図で
ある。
を利用した従来のチップＬＥＤの概略を示す縦断面図で
ある。
【０００６】図において、発光素子１は、絶縁性の透明
なサファイア基板１ａの表面に、たとえばＧａＮバッフ
ァ層，ｎ型ＧａＮ層，ＩｎＧａＮ活性層，ｐ型ＡｌＧａ
Ｎ層及びｐ型ＧａＮ層を順に積層し、ＩｎＧａＮ活性層
を発光層としたものである。そして、ｎ型ＧａＮ層の上
面にｎ側電極２が、及びｐ型ＧａＮ層の上面にはｐ側電
極３がそれぞれ蒸着法によって形成され、更にこれらの
ｎ側電極２及びｐ側電極３の上にはそれぞれマイクロバ
ンプ４，５を形成している。
なサファイア基板１ａの表面に、たとえばＧａＮバッフ
ァ層，ｎ型ＧａＮ層，ＩｎＧａＮ活性層，ｐ型ＡｌＧａ
Ｎ層及びｐ型ＧａＮ層を順に積層し、ＩｎＧａＮ活性層
を発光層としたものである。そして、ｎ型ＧａＮ層の上
面にｎ側電極２が、及びｐ型ＧａＮ層の上面にはｐ側電
極３がそれぞれ蒸着法によって形成され、更にこれらの
ｎ側電極２及びｐ側電極３の上にはそれぞれマイクロバ
ンプ４，５を形成している。
【０００７】発光素子１は、基板６に導電性接着剤等で
固定したリード６ａ，６ｂにそれぞれマイクロバンプ
４，５をたとえば加熱圧着法等によって接合して固定
し、モールド樹脂７によって封止され、基板６からの通
電によって発光素子１に導通させることにより、発光層
からの光が透明のサファイア基板１ａを抜けて上方に放
出される。また、ｐ側電極３を含む面を厚膜化または光
反射膜とすることによって、発光層からの光を上方に向
けて反射して発光出力を上げることができる。
固定したリード６ａ，６ｂにそれぞれマイクロバンプ
４，５をたとえば加熱圧着法等によって接合して固定
し、モールド樹脂７によって封止され、基板６からの通
電によって発光素子１に導通させることにより、発光層
からの光が透明のサファイア基板１ａを抜けて上方に放
出される。また、ｐ側電極３を含む面を厚膜化または光
反射膜とすることによって、発光層からの光を上方に向
けて反射して発光出力を上げることができる。
【０００８】ところが、このような絶縁性のサファイア
基板１ａに半導体層を積層したチップＬＥＤでは、素子
材料のたとえば誘電率ε等の物理定数や素子構造に起因
して、静電気に対して非常に弱いことが知られている。
たとえば、チップＬＥＤと静電気がチャージされたコン
デンサとを対向させて両者間に放電を生じさせたとき、
順方向でおよそ１００Ｖの静電圧で、逆方向ではおよそ
３０Ｖの静電圧で破壊されてしまう。
基板１ａに半導体層を積層したチップＬＥＤでは、素子
材料のたとえば誘電率ε等の物理定数や素子構造に起因
して、静電気に対して非常に弱いことが知られている。
たとえば、チップＬＥＤと静電気がチャージされたコン
デンサとを対向させて両者間に放電を生じさせたとき、
順方向でおよそ１００Ｖの静電圧で、逆方向ではおよそ
３０Ｖの静電圧で破壊されてしまう。
【０００９】これに対し、発光素子１による静電気の影
響による破壊を防止するため、ｐ−ｎ接合の逆電圧を増
大したとき破壊電圧（ツェナー降伏電圧）においては電
流が増大しても電圧値は一定値をとるという特性を利用
した定電圧ダイオードすなわちツェナーダイオードとし
て知られている静電気保護素子を備えることが有効とさ
れている。この静電気保護素子は、本願出願人が先に提
案して特願平９−１８７８２号として既に出願した明細
書及び図面に記載のものが適用できる。
響による破壊を防止するため、ｐ−ｎ接合の逆電圧を増
大したとき破壊電圧（ツェナー降伏電圧）においては電
流が増大しても電圧値は一定値をとるという特性を利用
した定電圧ダイオードすなわちツェナーダイオードとし
て知られている静電気保護素子を備えることが有効とさ
れている。この静電気保護素子は、本願出願人が先に提
案して特願平９−１８７８２号として既に出願した明細
書及び図面に記載のものが適用できる。
【００１０】図５は静電気保護素子を備える場合のＬＥ
Ｄランプの構成例の概略を示す縦断面図であり、図４に
示した同じ部材については共通の符号で指示する。
Ｄランプの構成例の概略を示す縦断面図であり、図４に
示した同じ部材については共通の符号で指示する。
【００１１】この例では、発光素子１は一方のリード６
ｂに電気的に導通させて固定したＳｉダイオード素子２
０の上に搭載され、このＳｉダイオード素子２０とリー
ド６ａとの間にワイヤ２１をボンディングしている。Ｓ
ｉダイオード素子２０と発光素子１とは、逆極性の関係
で接続すなわち互いのｐ電極とｎ電極とのうち逆極性の
電極どうしを接続して発光素子１にリード６ａ，６ｂか
ら高電圧が印加されないようにしたものである。
ｂに電気的に導通させて固定したＳｉダイオード素子２
０の上に搭載され、このＳｉダイオード素子２０とリー
ド６ａとの間にワイヤ２１をボンディングしている。Ｓ
ｉダイオード素子２０と発光素子１とは、逆極性の関係
で接続すなわち互いのｐ電極とｎ電極とのうち逆極性の
電極どうしを接続して発光素子１にリード６ａ，６ｂか
ら高電圧が印加されないようにしたものである。
【００１２】このような構成であれば、リード６ａ，６
ｂに高電圧が印加されたときには、発光素子１に印加さ
れる逆方向電圧はＳｉダイオード素子２０の順方向電圧
付近の電圧値で、及び発光素子１に印加される順方向電
圧はＳｉダイオード素子２０の逆方向ブレークダウン電
圧付近の電圧値で、それぞれカットされる。したがっ
て、静電気による発光素子１の破壊を確実に防ぐことが
できる。
ｂに高電圧が印加されたときには、発光素子１に印加さ
れる逆方向電圧はＳｉダイオード素子２０の順方向電圧
付近の電圧値で、及び発光素子１に印加される順方向電
圧はＳｉダイオード素子２０の逆方向ブレークダウン電
圧付近の電圧値で、それぞれカットされる。したがっ
て、静電気による発光素子１の破壊を確実に防ぐことが
できる。
【００１３】
【発明が解決しようとする課題】先に特願平９−１８７
８２号として出願した明細書及び図面におけるＳｉダイ
オード素子２０は、ｎ型シリコン基板のｐ電極側に相当
する部分の表面の一部に不純物イオンの注入によりｐ型
半導体領域２０ａを拡散形成したものである。そして、
このｐ型半導体領域２０ａの上面とこれから外れた位置
にそれぞれｐ側電極とｎ側電極とを形成し、ｐ側電極の
一部をボンディングパッドとしてこれにワイヤ２１がボ
ンディングされる。
８２号として出願した明細書及び図面におけるＳｉダイ
オード素子２０は、ｎ型シリコン基板のｐ電極側に相当
する部分の表面の一部に不純物イオンの注入によりｐ型
半導体領域２０ａを拡散形成したものである。そして、
このｐ型半導体領域２０ａの上面とこれから外れた位置
にそれぞれｐ側電極とｎ側電極とを形成し、ｐ側電極の
一部をボンディングパッドとしてこれにワイヤ２１がボ
ンディングされる。
【００１４】ところが、静電気保護用のＳｉダイオード
素子２０を発光素子１と別体として設ける場合では、リ
ード６ａ側とこのＳｉダイオード素子２０とを導通させ
るためのワイヤ２１が必要である。このため、図４に示
したチップＬＥＤの場合に比べると、ワイヤ２１を張る
分だけの高さ方向の嵩が大きくなり、発光装置の薄型化
への障害の一因となる。また、ワイヤ２１を張る場合で
は鋭角的に曲げることができないので、Ｓｉダイオード
素子２０とリード６ａとのボンディング点との間の距離
を或る程度確保しなければならない。このため、リード
６ａ，６ｂどうしの間の長さも大きくなり、高さ方向だ
けでなく幅方向の嵩も大きくなってしまう。
素子２０を発光素子１と別体として設ける場合では、リ
ード６ａ側とこのＳｉダイオード素子２０とを導通させ
るためのワイヤ２１が必要である。このため、図４に示
したチップＬＥＤの場合に比べると、ワイヤ２１を張る
分だけの高さ方向の嵩が大きくなり、発光装置の薄型化
への障害の一因となる。また、ワイヤ２１を張る場合で
は鋭角的に曲げることができないので、Ｓｉダイオード
素子２０とリード６ａとのボンディング点との間の距離
を或る程度確保しなければならない。このため、リード
６ａ，６ｂどうしの間の長さも大きくなり、高さ方向だ
けでなく幅方向の嵩も大きくなってしまう。
【００１５】更に、Ｓｉダイオード素子２０を一方のリ
ード６ｂの上に搭載するので、発光素子１は一対のリー
ド６ａ，６ｂに対して左側に偏った配置となり、チップ
ＬＥＤ単体で使用するときには、発光点がチップ中心か
らずれてしまう。このため、たとえばリード６ａ，６ｂ
の内面を鏡面層としておき発光素子１の下側や側方へ漏
れ出る光を反射させて発光出力を向上させようとした場
合、リード６ａ，６ｂに対する偏りによって反射光の強
度の分布を伴うことになり、発光の一様性が損なわれる
恐れがある。
ード６ｂの上に搭載するので、発光素子１は一対のリー
ド６ａ，６ｂに対して左側に偏った配置となり、チップ
ＬＥＤ単体で使用するときには、発光点がチップ中心か
らずれてしまう。このため、たとえばリード６ａ，６ｂ
の内面を鏡面層としておき発光素子１の下側や側方へ漏
れ出る光を反射させて発光出力を向上させようとした場
合、リード６ａ，６ｂに対する偏りによって反射光の強
度の分布を伴うことになり、発光の一様性が損なわれる
恐れがある。
【００１６】このように静電気保護用のＳｉダイオード
素子２０を備えるものでは、発光装置の高さ及び幅方向
の嵩が大きくて小型化及び薄型化の障害となるほか、発
光点のずれによる発光障害を伴いやすいという問題があ
る。
素子２０を備えるものでは、発光装置の高さ及び幅方向
の嵩が大きくて小型化及び薄型化の障害となるほか、発
光点のずれによる発光障害を伴いやすいという問題があ
る。
【００１７】本発明において解決すべき課題は、静電気
保護用の素子を組み込んでも装置の嵩を小さく抑えるこ
とができるとともに良好な発光が得られる半導体発光装
置を提供することにある。
保護用の素子を組み込んでも装置の嵩を小さく抑えるこ
とができるとともに良好な発光が得られる半導体発光装
置を提供することにある。
【００１８】
【課題を解決するための手段】本発明は、静電気保護素
子をリードフレームや基板等の基材の搭載面に搭載し、
フリップチップ型の半導体発光素子を前記静電気保護素
子の上面にｐ側及びｎ側の電極を逆極性で導通させて搭
載し、前記半導体発光素子の搭載面側と反対側を主光取
出し面とした半導体発光装置において、前記静電気保護
素子は、前記基材と半導体発光素子との間の導通路を形
成するｎ型半導体領域とｐ型半導体領域とを備え、これ
らの半導体領域をｎ側及びｐ側の電極を介して前記半導
体発光素子及び基材に接合してなることを特徴とする。
子をリードフレームや基板等の基材の搭載面に搭載し、
フリップチップ型の半導体発光素子を前記静電気保護素
子の上面にｐ側及びｎ側の電極を逆極性で導通させて搭
載し、前記半導体発光素子の搭載面側と反対側を主光取
出し面とした半導体発光装置において、前記静電気保護
素子は、前記基材と半導体発光素子との間の導通路を形
成するｎ型半導体領域とｐ型半導体領域とを備え、これ
らの半導体領域をｎ側及びｐ側の電極を介して前記半導
体発光素子及び基材に接合してなることを特徴とする。
【００１９】このような構成であれば、静電気保護素子
を利用して基材側と発光素子側とを導通させることがで
きるので、ワイヤボンディングが不要なアセンブリとす
ることができる。
を利用して基材側と発光素子側とを導通させることがで
きるので、ワイヤボンディングが不要なアセンブリとす
ることができる。
【００２０】
【発明の実施の形態】請求項１に記載の発明は、静電気
保護素子をリードフレームや基板等の基材の搭載面に搭
載し、フリップチップ型の半導体発光素子を前記静電気
保護素子の上面にｐ側及びｎ側の電極を逆極性で導通さ
せて搭載し、前記半導体発光素子の搭載面側と反対側を
主光取出し面とした半導体発光装置において、前記静電
気保護素子は、前記基材と半導体発光素子との間の導通
路を形成するｎ型半導体領域とｐ型半導体領域とを備
え、これらの半導体領域をｎ側及びｐ側の電極を介して
前記半導体発光素子及び基材に接合してなるものであ
り、ワイヤボンディングを必要としないアセンブリによ
って小型化された発光装置が得られるという作用を有す
る。
保護素子をリードフレームや基板等の基材の搭載面に搭
載し、フリップチップ型の半導体発光素子を前記静電気
保護素子の上面にｐ側及びｎ側の電極を逆極性で導通さ
せて搭載し、前記半導体発光素子の搭載面側と反対側を
主光取出し面とした半導体発光装置において、前記静電
気保護素子は、前記基材と半導体発光素子との間の導通
路を形成するｎ型半導体領域とｐ型半導体領域とを備
え、これらの半導体領域をｎ側及びｐ側の電極を介して
前記半導体発光素子及び基材に接合してなるものであ
り、ワイヤボンディングを必要としないアセンブリによ
って小型化された発光装置が得られるという作用を有す
る。
【００２１】請求項２に記載の発明は、前記静電気保護
素子をＳｉダイオードとし、このＳｉダイオードのシリ
コン基板の全断面の厚さを１５０μｍ以下としてなる請
求項１記載の半導体発光装置であり、シリコン基板の表
裏両面から拡散形成するｐ型及びｎ型の半導体領域をそ
れぞれ確実に重合させることができ、その製造時間の短
縮化が図れるとともに半導体発光装置を薄型化できると
いう作用を有する。
素子をＳｉダイオードとし、このＳｉダイオードのシリ
コン基板の全断面の厚さを１５０μｍ以下としてなる請
求項１記載の半導体発光装置であり、シリコン基板の表
裏両面から拡散形成するｐ型及びｎ型の半導体領域をそ
れぞれ確実に重合させることができ、その製造時間の短
縮化が図れるとともに半導体発光装置を薄型化できると
いう作用を有する。
【００２２】以下に、本発明の実施の形態の具体例を図
面を参照しながら説明する。図１は本発明の一実施の形
態による半導体発光装置であってチップＬＥＤの例を示
す概略縦断面図、図２は要部の拡大図である。なお、従
来例で示したものと同じ部材については共通の符号で指
示し、その詳細な説明は省略する。
面を参照しながら説明する。図１は本発明の一実施の形
態による半導体発光装置であってチップＬＥＤの例を示
す概略縦断面図、図２は要部の拡大図である。なお、従
来例で示したものと同じ部材については共通の符号で指
示し、その詳細な説明は省略する。
【００２３】発光素子１は、たとえばその基板１ａに下
から順にＧａＮバッファ層，ｎ型ＧａＮ層，ＩｎＧａＮ
活性層，ｐ型ＡｌＧａＮ層及びｐ型ＧａＮ層を形成した
いわゆるダブルヘテロ構造のものとすることができる。
この半導体膜の積層構造では、通電によってＩｎＧａＮ
活性層が発光層となり、発光層からの光がサファイア基
板１ａの主光取出し面（図１においてサファイア基板１
ａの上面）側及びｐ側電極３に向かう。
から順にＧａＮバッファ層，ｎ型ＧａＮ層，ＩｎＧａＮ
活性層，ｐ型ＡｌＧａＮ層及びｐ型ＧａＮ層を形成した
いわゆるダブルヘテロ構造のものとすることができる。
この半導体膜の積層構造では、通電によってＩｎＧａＮ
活性層が発光層となり、発光層からの光がサファイア基
板１ａの主光取出し面（図１においてサファイア基板１
ａの上面）側及びｐ側電極３に向かう。
【００２４】リード６ａ，６ｂどうしの間には発光素子
１の静電気による破壊を防止するための静電気保護素子
としてＳｉダイオード素子８を架け渡して設け、このＳ
ｉダイオード素子の上に発光素子１を搭載して電気的に
導通させる。
１の静電気による破壊を防止するための静電気保護素子
としてＳｉダイオード素子８を架け渡して設け、このＳ
ｉダイオード素子の上に発光素子１を搭載して電気的に
導通させる。
【００２５】Ｓｉダイオード素子８はｎ型シリコン基板
を用いたもので、ｎ型半導体領域８ａとｐ型半導体領域
８ｂとに区分されたものである。すなわち、図４の従来
例ではｎ型シリコン基板の上面からのみボロン等の不純
物を拡散することで、上端側の一部をｐ型半導体領域２
０ａとしたものであるのに対し、本発明においてはｎ型
シリコン基板を上下両面からボロン等の不純物を拡散し
て縦方向の全長にｐ型半導体領域８ｂを拡散形成させた
ものである。
を用いたもので、ｎ型半導体領域８ａとｐ型半導体領域
８ｂとに区分されたものである。すなわち、図４の従来
例ではｎ型シリコン基板の上面からのみボロン等の不純
物を拡散することで、上端側の一部をｐ型半導体領域２
０ａとしたものであるのに対し、本発明においてはｎ型
シリコン基板を上下両面からボロン等の不純物を拡散し
て縦方向の全長にｐ型半導体領域８ｂを拡散形成させた
ものである。
【００２６】このようなｐ型半導体領域８ｂの拡散形成
のための具体的な製造方法は次のとおりであり、図３の
概略の工程図を参照して説明する。
のための具体的な製造方法は次のとおりであり、図３の
概略の工程図を参照して説明する。
【００２７】まず、図１及び図２の例におけるＳｉダイ
オード素子８の材料としたｎ型シリコン基板１０（図３
の（ａ））の表面及び裏面側をそれぞれＳｉＮｘ等によ
る酸化膜１１，１２によって皮膜する（同図（ｂ））。
そして、形成しようとするｐ側拡散領域に対応する部分
の酸化膜１１，１２をリソグラィー工程及びエッチング
工程で取り除くことより、これらの酸化膜１１，１２の
それぞれにｐ型拡散窓１１ａ，１２ａを形成する（同図
（ｃ））。
オード素子８の材料としたｎ型シリコン基板１０（図３
の（ａ））の表面及び裏面側をそれぞれＳｉＮｘ等によ
る酸化膜１１，１２によって皮膜する（同図（ｂ））。
そして、形成しようとするｐ側拡散領域に対応する部分
の酸化膜１１，１２をリソグラィー工程及びエッチング
工程で取り除くことより、これらの酸化膜１１，１２の
それぞれにｐ型拡散窓１１ａ，１２ａを形成する（同図
（ｃ））。
【００２８】次いで、形成されたｐ側拡散窓１１ａ，１
２ａにボロン等の不純物を注入する。この場合、ｎ型シ
リコン基板１０の全断面の厚さ（図３において上下方向
の厚さ）が大きくなり過ぎると、ｎ型シリコン基板１０
の表裏両面から拡散するｐ型半導体領域８ｂが上側と下
側から完全に重合するまでの時間が長くなる。また、ボ
ロン等の拡散はｎ型シリコン基板１０の厚さ方向と同時
に横方向にも拡散していくため、ｎ型シリコン基板１０
が厚いとｎ側の領域が少なくなる。したがって、ｎ型シ
リコン基板１０の厚さには上限を設けることが好まし
く、本発明者等はｎ型シリコン基板１０の全断面の厚さ
は１５０μｍ以下とすることが好ましいことを知見によ
って得た。
２ａにボロン等の不純物を注入する。この場合、ｎ型シ
リコン基板１０の全断面の厚さ（図３において上下方向
の厚さ）が大きくなり過ぎると、ｎ型シリコン基板１０
の表裏両面から拡散するｐ型半導体領域８ｂが上側と下
側から完全に重合するまでの時間が長くなる。また、ボ
ロン等の拡散はｎ型シリコン基板１０の厚さ方向と同時
に横方向にも拡散していくため、ｎ型シリコン基板１０
が厚いとｎ側の領域が少なくなる。したがって、ｎ型シ
リコン基板１０の厚さには上限を設けることが好まし
く、本発明者等はｎ型シリコン基板１０の全断面の厚さ
は１５０μｍ以下とすることが好ましいことを知見によ
って得た。
【００２９】拡散の深さは、ｎ型シリコン基板１０の表
側及び裏側から拡散される拡散層がｎ型シリコン基板１
０の内部で完全につながる必要があるので、拡散層の深
さはｎ型シリコン基板１０の全断面の厚さの５０％以
上、たとえば、ｎ型シリコン基板１０の総厚が１５０μ
ｍの場合、表側及び裏側からの拡散深さはそれぞれ７５
μｍ以上の深さにすることが好ましい。このボロン等の
不純物による拡散は、ｎ型シリコン基板１０の表面及び
裏面の両面から拡散させることによって、ｎ型シリコン
基板１０に対してその表裏両面側からそれぞれｐ型拡散
領域１３，１４が形成され（同図（ｄ））、これらのｐ
型拡散領域１３，１４によって一つに繋がったｐ型拡散
層が形成されることになる。そして、拡散窓１１ａ，１
２ａから外れている部分は酸化膜１１，１２によって覆
われているために拡散は行われず、ｎ型領域が確保され
たままとなる。
側及び裏側から拡散される拡散層がｎ型シリコン基板１
０の内部で完全につながる必要があるので、拡散層の深
さはｎ型シリコン基板１０の全断面の厚さの５０％以
上、たとえば、ｎ型シリコン基板１０の総厚が１５０μ
ｍの場合、表側及び裏側からの拡散深さはそれぞれ７５
μｍ以上の深さにすることが好ましい。このボロン等の
不純物による拡散は、ｎ型シリコン基板１０の表面及び
裏面の両面から拡散させることによって、ｎ型シリコン
基板１０に対してその表裏両面側からそれぞれｐ型拡散
領域１３，１４が形成され（同図（ｄ））、これらのｐ
型拡散領域１３，１４によって一つに繋がったｐ型拡散
層が形成されることになる。そして、拡散窓１１ａ，１
２ａから外れている部分は酸化膜１１，１２によって覆
われているために拡散は行われず、ｎ型領域が確保され
たままとなる。
【００３０】次いで、拡散窓１１ａ，１２ａ以外の酸化
膜１１，１２を取り除いた後、ｎ型シリコン基板１０の
表面側及び裏面側の全面にアルミニウム等をスパッタ法
等で成膜して金属膜１５，１６を形成する（同図
（ｅ））。成膜された金属膜１５，１６は、ｎ型シリコ
ン基板１０のｐ型拡散領域１３，１４とこれらを除くｎ
型領域部分の表面側には発光素子１のマイクロバンプ４
を接合するためのｐ電極８ｂ−１とｎ電極８ａ−１を形
成し、更に裏面側にはリードフレームに接合するための
ｐ電極８ｂ−２とｎ電極８ａ−２ををそれぞれ対向する
形となるようにリソグラフィー工程及びエッチング工程
により形成する（同図（ｆ））。
膜１１，１２を取り除いた後、ｎ型シリコン基板１０の
表面側及び裏面側の全面にアルミニウム等をスパッタ法
等で成膜して金属膜１５，１６を形成する（同図
（ｅ））。成膜された金属膜１５，１６は、ｎ型シリコ
ン基板１０のｐ型拡散領域１３，１４とこれらを除くｎ
型領域部分の表面側には発光素子１のマイクロバンプ４
を接合するためのｐ電極８ｂ−１とｎ電極８ａ−１を形
成し、更に裏面側にはリードフレームに接合するための
ｐ電極８ｂ−２とｎ電極８ａ−２ををそれぞれ対向する
形となるようにリソグラフィー工程及びエッチング工程
により形成する（同図（ｆ））。
【００３１】以上の工程の後、熱処理を施すとともにダ
イシング工程によって切断することにより、図１及び図
２に示したＳｉダイオード素子８を得ることができる。
イシング工程によって切断することにより、図１及び図
２に示したＳｉダイオード素子８を得ることができる。
【００３２】以上の工程によって作製された図示のＳｉ
ダイオード素子８は、図中に示すようにその表面側には
ｐ電極８ｂ−１，ｎ電極８ａ−１が形成されるととも
に、裏面側にはｐ電極８ｂ−２，ｎ電極８ａ−２が形成
されることになる。そして、ｐ電極８ｂ−１，８ｂ−２
どうしの間及びｎ電極８ａ−１，８ａ−２どうしの間は
それぞれ導通状態にある。
ダイオード素子８は、図中に示すようにその表面側には
ｐ電極８ｂ−１，ｎ電極８ａ−１が形成されるととも
に、裏面側にはｐ電極８ｂ−２，ｎ電極８ａ−２が形成
されることになる。そして、ｐ電極８ｂ−１，８ｂ−２
どうしの間及びｎ電極８ａ−１，８ａ−２どうしの間は
それぞれ導通状態にある。
【００３３】このようなＳｉダイオード素子８の作製に
おいては、ＧａＮ系化合物半導体のＬＥＤ素子の順方向
破壊電圧をＶｆ１，逆方向破壊電圧をＶｂ１とし、Ｓｉ
ダイオード素子の順方向動作電圧をＶｆ２，逆方向ブレ
ークダウン電圧をＶｂ２とし、更にＧａＮ，ＬＥＤ素子
の動作電圧をＶＦとするとき、Ｖｆ２＜Ｖｂ１，Ｖｂ２
＜Ｖｆ１，Ｖｂ２＞ＶＦの関係が成り立つものであれば
よい。
おいては、ＧａＮ系化合物半導体のＬＥＤ素子の順方向
破壊電圧をＶｆ１，逆方向破壊電圧をＶｂ１とし、Ｓｉ
ダイオード素子の順方向動作電圧をＶｆ２，逆方向ブレ
ークダウン電圧をＶｂ２とし、更にＧａＮ，ＬＥＤ素子
の動作電圧をＶＦとするとき、Ｖｆ２＜Ｖｂ１，Ｖｂ２
＜Ｖｆ１，Ｖｂ２＞ＶＦの関係が成り立つものであれば
よい。
【００３４】以上の製造方法でも説明したように、ｎ型
半導体領域８ａの上面及び下面にはそれぞれｎ電極８ａ
−１，８ａ−２を形成して、発光素子１のｐ側電極３の
マイクロバンプ５及びリード６ｂにそれぞれ導通接続す
る。また、ｐ型半導体領域８ｂの上面及び下面にもそれ
ぞれｐ電極８ｂ−１，８ｂ−２を形成し、発光素子１の
ｎ側電極２のマイクロバンプ４及びリード６ａにそれぞ
れ導通接続する。このような導通接続によって、発光素
子１とＳｉダイオード素子８とは逆極性の関係で接続さ
れた複合素子としてアセンブリされることになる。
半導体領域８ａの上面及び下面にはそれぞれｎ電極８ａ
−１，８ａ−２を形成して、発光素子１のｐ側電極３の
マイクロバンプ５及びリード６ｂにそれぞれ導通接続す
る。また、ｐ型半導体領域８ｂの上面及び下面にもそれ
ぞれｐ電極８ｂ−１，８ｂ−２を形成し、発光素子１の
ｎ側電極２のマイクロバンプ４及びリード６ａにそれぞ
れ導通接続する。このような導通接続によって、発光素
子１とＳｉダイオード素子８とは逆極性の関係で接続さ
れた複合素子としてアセンブリされることになる。
【００３５】以上の構成において、Ｓｉダイオード素子
８を発光素子１に対して逆極性の関係で接続したことに
より、リード６ａ，６ｂ間に高電圧が印加されたとき、
発光素子１に印加される逆方向電圧及び順方向電圧のい
ずれもが、破壊電圧に達する前にカットされる。したが
って、静電気による発光素子１の破壊が確実に防止され
る。
８を発光素子１に対して逆極性の関係で接続したことに
より、リード６ａ，６ｂ間に高電圧が印加されたとき、
発光素子１に印加される逆方向電圧及び順方向電圧のい
ずれもが、破壊電圧に達する前にカットされる。したが
って、静電気による発光素子１の破壊が確実に防止され
る。
【００３６】Ｓｉダイオード素子８にｎ型及びｐ型の半
導体領域８ａ，８ｂをそれぞれのｎ電極８ａ−１，８ａ
−２及びｐ電極８ｂ−１，８ｂ−２に導通させて形成し
ているので、発光素子１との逆極性による接続だけでリ
ード６ａ，６ｂと発光素子１との間の電気的導通が得ら
れる。したがって、従来のようにリード６ａとの間のボ
ンディングワイヤが不要となり、ワイヤ配線に必要な高
さ及び幅方向の嵩の分に相当して全体を薄く幅も狭いも
のとすることができる。
導体領域８ａ，８ｂをそれぞれのｎ電極８ａ−１，８ａ
−２及びｐ電極８ｂ−１，８ｂ−２に導通させて形成し
ているので、発光素子１との逆極性による接続だけでリ
ード６ａ，６ｂと発光素子１との間の電気的導通が得ら
れる。したがって、従来のようにリード６ａとの間のボ
ンディングワイヤが不要となり、ワイヤ配線に必要な高
さ及び幅方向の嵩の分に相当して全体を薄く幅も狭いも
のとすることができる。
【００３７】また、Ｓｉダイオード素子をリード６ａ，
６ｂに架け渡す配置としてその上面に発光素子１を搭載
するので、発光点を発光装置の中心に合わせた配置が得
られる。このため、リード６ａ，６ｂの内面を反射層と
して利用するような場合、反射光の分布を一様化でき、
良好な発光が得られる。
６ｂに架け渡す配置としてその上面に発光素子１を搭載
するので、発光点を発光装置の中心に合わせた配置が得
られる。このため、リード６ａ，６ｂの内面を反射層と
して利用するような場合、反射光の分布を一様化でき、
良好な発光が得られる。
【００３８】なお、図示の例では、リード６ａ，６ｂに
搭載してモールド樹脂７で封止されたものとしたが、各
種のＬＥＤランプや基板に直接搭載してモールド樹脂で
封止しないタイプの光源等に本発明を適用できることは
無論である。
搭載してモールド樹脂７で封止されたものとしたが、各
種のＬＥＤランプや基板に直接搭載してモールド樹脂で
封止しないタイプの光源等に本発明を適用できることは
無論である。
【００３９】
【発明の効果】本発明では、静電気保護素子を利用して
発光素子とリードフレーム等の基材側との間の導通路を
形成することができるので、ワイヤボンディングが不要
となり、そのための工程が削減できるとともに、ワイヤ
を張るのに必要な嵩に相当する分を小型化できる。した
がって、静電気保護素子を組み込んでも、発光装置の高
さや幅を小さくすることができ、静電気による破壊防止
とコンパクト化の両面が達成される。
発光素子とリードフレーム等の基材側との間の導通路を
形成することができるので、ワイヤボンディングが不要
となり、そのための工程が削減できるとともに、ワイヤ
を張るのに必要な嵩に相当する分を小型化できる。した
がって、静電気保護素子を組み込んでも、発光装置の高
さや幅を小さくすることができ、静電気による破壊防止
とコンパクト化の両面が達成される。
【図面の簡単な説明】
【図１】本発明の一実施の形態によるフリップチップ型
の半導体発光素子を備えた半導体発光装置の概略縦断面
図
の半導体発光素子を備えた半導体発光装置の概略縦断面
図
【図２】発光素子とＳｉダイオード素子の要部を示す図
【図３】本発明におけるＳｉダイオード素子の製造工程
を順に示す概略図
を順に示す概略図
【図４】フリップチップ型の発光素子を備えた従来の発
光装置の概略縦断面図
光装置の概略縦断面図
【図５】静電気保護用のＳｉダイオード素子を備えた従
来の発光装置の概略縦断面図
来の発光装置の概略縦断面図
１ 発光素子 １ａ 結晶基板 ２ ｎ側電極 ３ ｐ側電極 ４，５ マイクロバンプ ６ 基板 ６ａ，６ｂ リード ７ モールド樹脂 ８ Ｓｉダイオード素子（静電気保護素子） ８ａ ｎ型半導体領域 ８ａ−１，８ａ−２ ｎ電極 ８ｂ ｐ型半導体領域 ８ｂ−１，８ｂ−２ ｐ電極 １０ ｎ型シリコン基板 １１，１２ 酸化膜 １１ａ，１２ａ ｐ型拡散窓 １３，１４ ｐ型拡散領域 １５，１６ 金属膜
Claims (2)
- 【請求項１】 静電気保護素子をリードフレームや基板
等の基材の搭載面に搭載し、フリップチップ型の半導体
発光素子を前記静電気保護素子の上面にｐ側及びｎ側の
電極を逆極性で導通させて搭載し、前記半導体発光素子
の搭載面側と反対側を主光取出し面とした半導体発光装
置において、前記静電気保護素子は、前記基材と半導体
発光素子との間の導通路を形成するｎ型半導体領域とｐ
型半導体領域とを備え、これらの半導体領域をｎ側及び
ｐ側の電極を介して前記半導体発光素子及び基材に接合
してなる半導体発光装置。 - 【請求項２】 前記静電気保護素子をＳｉダイオードと
し、このＳｉダイオードのシリコン基板の全断面の厚さ
を１５０μｍ以下としてなる請求項１記載の半導体発光
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9564198A JP3911839B2 (ja) | 1998-04-08 | 1998-04-08 | 半導体発光装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9564198A JP3911839B2 (ja) | 1998-04-08 | 1998-04-08 | 半導体発光装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11298035A true JPH11298035A (ja) | 1999-10-29 |
| JP3911839B2 JP3911839B2 (ja) | 2007-05-09 |
Family
ID=14143144
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9564198A Expired - Fee Related JP3911839B2 (ja) | 1998-04-08 | 1998-04-08 | 半導体発光装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3911839B2 (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001274462A (ja) * | 2000-03-27 | 2001-10-05 | Aiwa Co Ltd | 発光装置 |
| JP2006128701A (ja) * | 2004-10-29 | 2006-05-18 | Ledengin Inc | ユニバーサル結合パッド及び接続構造を備えた高出力ｌｅｄパッケージ |
| EP1207563A3 (en) * | 2000-11-08 | 2007-03-21 | LumiLeds Lighting U.S., LLC | Direct bonding of flip-chip light-emitting diode and flip-chip ESD protection chip to electrodes in a package |
| JP2008021987A (ja) * | 2006-06-16 | 2008-01-31 | Shinko Electric Ind Co Ltd | 半導体装置及び半導体装置の製造方法及び基板 |
| US8246216B2 (en) | 2008-10-14 | 2012-08-21 | Ledengin, Inc. | Total internal reflection lens with pedestals for LED emitter |
| US8324641B2 (en) | 2007-06-29 | 2012-12-04 | Ledengin, Inc. | Matrix material including an embedded dispersion of beads for a light-emitting device |
| US8507300B2 (en) | 2008-12-24 | 2013-08-13 | Ledengin, Inc. | Light-emitting diode with light-conversion layer |
| US8816369B2 (en) | 2004-10-29 | 2014-08-26 | Led Engin, Inc. | LED packages with mushroom shaped lenses and methods of manufacturing LED light-emitting devices |
| JP2015133487A (ja) * | 2014-01-10 | 2015-07-23 | 立昌先進科技股▲分▼有限公司 | 小型ｓｍｄダイオードパッケージおよびその製造プロセス |
| US9897284B2 (en) | 2012-03-28 | 2018-02-20 | Ledengin, Inc. | LED-based MR16 replacement lamp |
| US9929326B2 (en) | 2004-10-29 | 2018-03-27 | Ledengin, Inc. | LED package having mushroom-shaped lens with volume diffuser |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102365835B1 (ko) | 2015-02-03 | 2022-02-25 | 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 | 발광 장치 |
| KR102305837B1 (ko) | 2015-03-02 | 2021-09-29 | 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 | 발광 장치 |
-
1998
- 1998-04-08 JP JP9564198A patent/JP3911839B2/ja not_active Expired - Fee Related
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001274462A (ja) * | 2000-03-27 | 2001-10-05 | Aiwa Co Ltd | 発光装置 |
| EP1207563A3 (en) * | 2000-11-08 | 2007-03-21 | LumiLeds Lighting U.S., LLC | Direct bonding of flip-chip light-emitting diode and flip-chip ESD protection chip to electrodes in a package |
| US9653663B2 (en) | 2004-10-29 | 2017-05-16 | Ledengin, Inc. | Ceramic LED package |
| JP2006128701A (ja) * | 2004-10-29 | 2006-05-18 | Ledengin Inc | ユニバーサル結合パッド及び接続構造を備えた高出力ｌｅｄパッケージ |
| US9929326B2 (en) | 2004-10-29 | 2018-03-27 | Ledengin, Inc. | LED package having mushroom-shaped lens with volume diffuser |
| US9842973B2 (en) | 2004-10-29 | 2017-12-12 | Ledengin, Inc. | Method of manufacturing ceramic LED packages with higher heat dissipation |
| US8816369B2 (en) | 2004-10-29 | 2014-08-26 | Led Engin, Inc. | LED packages with mushroom shaped lenses and methods of manufacturing LED light-emitting devices |
| JP2008021987A (ja) * | 2006-06-16 | 2008-01-31 | Shinko Electric Ind Co Ltd | 半導体装置及び半導体装置の製造方法及び基板 |
| US8324641B2 (en) | 2007-06-29 | 2012-12-04 | Ledengin, Inc. | Matrix material including an embedded dispersion of beads for a light-emitting device |
| US8430537B2 (en) | 2008-10-14 | 2013-04-30 | Ledengin, Inc. | Total internal reflection lens for color mixing |
| US8246216B2 (en) | 2008-10-14 | 2012-08-21 | Ledengin, Inc. | Total internal reflection lens with pedestals for LED emitter |
| US8507300B2 (en) | 2008-12-24 | 2013-08-13 | Ledengin, Inc. | Light-emitting diode with light-conversion layer |
| US9897284B2 (en) | 2012-03-28 | 2018-02-20 | Ledengin, Inc. | LED-based MR16 replacement lamp |
| JP2015133487A (ja) * | 2014-01-10 | 2015-07-23 | 立昌先進科技股▲分▼有限公司 | 小型ｓｍｄダイオードパッケージおよびその製造プロセス |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3911839B2 (ja) | 2007-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100853064B1 (ko) | 복합발광소자 | |
| US7038245B2 (en) | Semiconductor light emitting device having angled side surface | |
| JP3399440B2 (ja) | 複合発光素子と発光装置及びその製造方法 | |
| US7067340B1 (en) | Flip-chip light emitting diode and fabricating method thereof | |
| JP3130292B2 (ja) | 半導体発光装置及びその製造方法 | |
| US7015054B2 (en) | Semiconductor light emitting device and method | |
| US8710520B2 (en) | Light emitting diode having multi-cell structure and method of manufacturing the same | |
| CN109830590B (zh) | 发光装置 | |
| JPH1140848A (ja) | 発光装置 | |
| JP3911839B2 (ja) | 半導体発光装置 | |
| JPH0997922A (ja) | 発光素子 | |
| WO2021134748A1 (zh) | 发光装置及发光设备 | |
| JP2001217461A (ja) | 複合発光素子 | |
| JP2000012913A (ja) | 半導体発光装置に用いる静電気保護用ダイオード及びその製造方法 | |
| TWI227948B (en) | Semiconductor light emitting diode | |
| KR20110039639A (ko) | 발광다이오드용 서브 마운트 | |
| JP4277583B2 (ja) | 半導体発光装置 | |
| JP2000091638A (ja) | 窒化ガリウム系化合物半導体発光素子 | |
| JP2956594B2 (ja) | 発光ダイオード及びそれを用いた表示装置 | |
| JPH11354836A (ja) | フルカラー半導体発光装置 | |
| KR102509061B1 (ko) | 발광 소자 패키지 | |
| JPH11214747A (ja) | 半導体発光装置 | |
| JPH10209494A (ja) | 半導体発光素子 | |
| JPH11121797A (ja) | チップ型半導体発光装置 | |
| JP3723328B2 (ja) | 半導体発光素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040310 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040413 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050627 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060515 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060523 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060714 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060912 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061012 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20061120 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070109 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070122 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100209 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110209 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120209 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130209 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130209 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140209 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |