JPH11298308A - 負荷駆動回路 - Google Patents
負荷駆動回路Info
- Publication number
- JPH11298308A JPH11298308A JP10103047A JP10304798A JPH11298308A JP H11298308 A JPH11298308 A JP H11298308A JP 10103047 A JP10103047 A JP 10103047A JP 10304798 A JP10304798 A JP 10304798A JP H11298308 A JPH11298308 A JP H11298308A
- Authority
- JP
- Japan
- Prior art keywords
- inductor
- circuit
- resistor
- load
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Hydraulic Clutches, Magnetic Clutches, Fluid Clutches, And Fluid Joints (AREA)
- Direct Current Feeding And Distribution (AREA)
- Electronic Switches (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 電界効果トランジスタの制御性、特に、応答
性を損なわずに、ラジオノイズの発生を抑制することが
できる負荷駆動回路を提供する。 【解決手段】 パルス幅変調された信号が入力され、こ
の信号を電力増幅する電力増幅回路ＰＤＲ１、インダク
タＬ１と、このインダクタＬ１に直列に接続された抵抗
Ｒ１とからなり、電力増幅回路ＰＤＲ１に接続された直
列回路１５と、直列回路１５にゲート端子が接続され、
ドレイン端子に負荷２０が接続された電界効果トランジ
スタＦＥＴ１を備えている負荷駆動回路１。
性を損なわずに、ラジオノイズの発生を抑制することが
できる負荷駆動回路を提供する。 【解決手段】 パルス幅変調された信号が入力され、こ
の信号を電力増幅する電力増幅回路ＰＤＲ１、インダク
タＬ１と、このインダクタＬ１に直列に接続された抵抗
Ｒ１とからなり、電力増幅回路ＰＤＲ１に接続された直
列回路１５と、直列回路１５にゲート端子が接続され、
ドレイン端子に負荷２０が接続された電界効果トランジ
スタＦＥＴ１を備えている負荷駆動回路１。
Description
【０００１】
【発明の属する技術分野】この発明は、電磁クラッチ用
のコイルやモータなどの負荷を駆動する負荷駆動回路に
関する。
のコイルやモータなどの負荷を駆動する負荷駆動回路に
関する。
【０００２】
【従来の技術】電磁クラッチ用のコイルやモータなどの
負荷を駆動する負荷駆動回路としては、パルス幅変調さ
れた信号がＦＥＴ（電界効果トランジスタ）のゲートに
与えられ、このＦＥＴがオンすることによって、負荷が
駆動されるものが知られている。
負荷を駆動する負荷駆動回路としては、パルス幅変調さ
れた信号がＦＥＴ（電界効果トランジスタ）のゲートに
与えられ、このＦＥＴがオンすることによって、負荷が
駆動されるものが知られている。
【０００３】
【発明が解決しようとする課題】ところが、上記の負荷
駆動回路では、パルス幅変調信号によってＦＥＴがオン
して負荷が駆動される際に、ゲート電流の急激な変動が
ともなうから、特に、ＡＭ帯のラジオノイズが発生する
可能性があるという問題点があり、この問題点を解決す
ることが課題となっていた。
駆動回路では、パルス幅変調信号によってＦＥＴがオン
して負荷が駆動される際に、ゲート電流の急激な変動が
ともなうから、特に、ＡＭ帯のラジオノイズが発生する
可能性があるという問題点があり、この問題点を解決す
ることが課題となっていた。
【０００４】
【発明の目的】この発明に係わる負荷駆動回路は、電界
効果トランジスタの制御性、特に、応答性を損なわず
に、ラジオノイズの発生を抑制することができる負荷駆
動回路を提供することを目的としている。
効果トランジスタの制御性、特に、応答性を損なわず
に、ラジオノイズの発生を抑制することができる負荷駆
動回路を提供することを目的としている。
【０００５】
【０００６】
【課題を解決するための手段】この発明の請求項１に係
わる負荷駆動回路では、パルス幅変調された信号が入力
され、この信号を電力増幅する電力増幅回路と、インダ
クタと、このインダクタに直列に接続された抵抗とから
なり、電力増幅回路に接続された直列回路と、直列回路
にゲート端子が接続され、ドレイン端子に負荷が接続さ
れた電界効果トランジスタを備えている構成としたこと
を特徴としている。
わる負荷駆動回路では、パルス幅変調された信号が入力
され、この信号を電力増幅する電力増幅回路と、インダ
クタと、このインダクタに直列に接続された抵抗とから
なり、電力増幅回路に接続された直列回路と、直列回路
にゲート端子が接続され、ドレイン端子に負荷が接続さ
れた電界効果トランジスタを備えている構成としたこと
を特徴としている。
【０００７】この発明の請求項に係わる負荷駆動回路で
は、インダクタのインダクタンスと抵抗の抵抗値とは、
電界効果トランジスタのゲート容量により値が選ばれて
いる構成としたことを特徴としている。
は、インダクタのインダクタンスと抵抗の抵抗値とは、
電界効果トランジスタのゲート容量により値が選ばれて
いる構成としたことを特徴としている。
【０００８】
【発明の作用】この発明の請求項１に係わる負荷駆動回
路において、電界効果トランジスタがスイッチング作動
する際、インダクタと抵抗とからなる直列回路によって
電流の変動が緩やかに制御される。それ故、電界効果ト
ランジスタがスイッチング作動する際に、ＡＭ帯等のラ
ジオノイズが発生する可能性がない。
路において、電界効果トランジスタがスイッチング作動
する際、インダクタと抵抗とからなる直列回路によって
電流の変動が緩やかに制御される。それ故、電界効果ト
ランジスタがスイッチング作動する際に、ＡＭ帯等のラ
ジオノイズが発生する可能性がない。
【０００９】この発明の請求項２に係わる負荷駆動回路
において、電界効果トランジスタがスイッチング作動す
る際、インダクタと抵抗とからなる直列回路によって電
流の変動が緩やかに制御され、電界効果トランジスタの
ゲート容量によりインダクタンス、抵抗値を選ばれたイ
ンダクタ、抵抗により、電界効果トランジスタが速やか
に作動する。それ故、請求項１の作用に加え、ラジオノ
イズの発生がないとともに、スイッチング手段の応答性
に悪影響を与えることがない。
において、電界効果トランジスタがスイッチング作動す
る際、インダクタと抵抗とからなる直列回路によって電
流の変動が緩やかに制御され、電界効果トランジスタの
ゲート容量によりインダクタンス、抵抗値を選ばれたイ
ンダクタ、抵抗により、電界効果トランジスタが速やか
に作動する。それ故、請求項１の作用に加え、ラジオノ
イズの発生がないとともに、スイッチング手段の応答性
に悪影響を与えることがない。
【００１０】
【実施例】図１および図２には、この発明に係わる負荷
駆動回路の一実施例が示されている。
駆動回路の一実施例が示されている。
【００１１】図示する負荷駆動回路１は、制御ユニット
１０に内蔵されており、主として、電力増幅回路ＰＤＲ
１、インダクタＬ１、抵抗Ｒ１、ＦＥＴ１（スイッチン
グ手段）、コンデンサＣ１、ダイオードＤ１、インダク
タＬ２、コンデンサＣ２、抵抗Ｒ２から構成されてい
る。
１０に内蔵されており、主として、電力増幅回路ＰＤＲ
１、インダクタＬ１、抵抗Ｒ１、ＦＥＴ１（スイッチン
グ手段）、コンデンサＣ１、ダイオードＤ１、インダク
タＬ２、コンデンサＣ２、抵抗Ｒ２から構成されてい
る。
【００１２】制御ユニット１０には、第１の出力端子１
０ａ、第２の出力端子１０ｂが備えられており、第１、
第２の出力端子１０ａ、１０ｂに、負荷である駆動コイ
ル２０が接続されている。駆動コイル２０は、クラッチ
機構２１に備えられており、この駆動コイル２０は、Ｆ
ＥＴ１，インダクタＬ１，第１の出力端子１０ａ０を経
由して電源５０の電流が供給されることにより励磁され
て、クラッチ機構２１を動力伝達状態に切換える。
０ａ、第２の出力端子１０ｂが備えられており、第１、
第２の出力端子１０ａ、１０ｂに、負荷である駆動コイ
ル２０が接続されている。駆動コイル２０は、クラッチ
機構２１に備えられており、この駆動コイル２０は、Ｆ
ＥＴ１，インダクタＬ１，第１の出力端子１０ａ０を経
由して電源５０の電流が供給されることにより励磁され
て、クラッチ機構２１を動力伝達状態に切換える。
【００１３】電力増幅回路ＰＤＲ１は、抵抗Ｒ３、第１
のトランジスタ(npn型) 、抵抗Ｒ４、抵抗Ｒ５、第２の
トランジスタＴＲ２(npn型) 、第３のトランジスタＴＲ
３(pnp型) から構成されている。
のトランジスタ(npn型) 、抵抗Ｒ４、抵抗Ｒ５、第２の
トランジスタＴＲ２(npn型) 、第３のトランジスタＴＲ
３(pnp型) から構成されている。
【００１４】電力増幅回路ＰＤＲ１は、抵抗Ｒ３の一端
が制御ユニット１０に備えられたマイクロコンピュータ
ＣＰＵの出力ポートＰ１に接続されているため、マイク
ロコンピュータＣＰＵの出力ポートＰ１からハイレベル
の信号が与えられることによって、第１のトランジスタ
ＴＲ１がオンして第３のトランジスタＴＲ３がオンす
る。また、マイクロコンピュータＣＰＵの出力ポートＰ
１からローレベルの信号が与えられることによって、第
１のトランジスタＴＲ１がオフして第２のトランジスタ
ＴＲ２がオンする。プリドライバ回路ＰＤＲ１は、ＦＥ
Ｔ１を高速で駆動するために必要な電力を得るための電
力増幅器であり、マイクロコンピュータＣＰＵの出力ポ
ートＰ１からのオン、オフ信号に対して、ＦＥＴ１のス
イッチングロスを低減させるため、第２のトランジスタ
ＴＲ２，第３のトランジスタＴＲ３をそれぞれオン、オ
フさせて電力増幅をし、ＦＥＴ１のゲートの容量を急速
充電、急速放電させることが可能な電力を得るものであ
る。そして、マイクロコンピュータＣＰＵの出力ポート
Ｐ１には、パルス幅変調された出力信号が発生してい
る。プリドライバ回路ＰＤＲ１の出力信号はインダクタ
Ｌ１，抵抗Ｒ１を通じてＦＥＴ１のゲートに与えられ
る。インダクタＬ１、抵抗Ｒ１により直列回路が形成さ
れている。
が制御ユニット１０に備えられたマイクロコンピュータ
ＣＰＵの出力ポートＰ１に接続されているため、マイク
ロコンピュータＣＰＵの出力ポートＰ１からハイレベル
の信号が与えられることによって、第１のトランジスタ
ＴＲ１がオンして第３のトランジスタＴＲ３がオンす
る。また、マイクロコンピュータＣＰＵの出力ポートＰ
１からローレベルの信号が与えられることによって、第
１のトランジスタＴＲ１がオフして第２のトランジスタ
ＴＲ２がオンする。プリドライバ回路ＰＤＲ１は、ＦＥ
Ｔ１を高速で駆動するために必要な電力を得るための電
力増幅器であり、マイクロコンピュータＣＰＵの出力ポ
ートＰ１からのオン、オフ信号に対して、ＦＥＴ１のス
イッチングロスを低減させるため、第２のトランジスタ
ＴＲ２，第３のトランジスタＴＲ３をそれぞれオン、オ
フさせて電力増幅をし、ＦＥＴ１のゲートの容量を急速
充電、急速放電させることが可能な電力を得るものであ
る。そして、マイクロコンピュータＣＰＵの出力ポート
Ｐ１には、パルス幅変調された出力信号が発生してい
る。プリドライバ回路ＰＤＲ１の出力信号はインダクタ
Ｌ１，抵抗Ｒ１を通じてＦＥＴ１のゲートに与えられ
る。インダクタＬ１、抵抗Ｒ１により直列回路が形成さ
れている。
【００１５】ＦＥＴ１は、Ｎチャネル型のＭＯＳＦＥＴ
であって、ゲートにハイレベル信号が与えられることに
よってオンし、そのドレイン電圧がハイレベルになる。
一方、ゲート端子にローレベルの信号が与えられること
によってオフし、ドレイン電圧がローレベルになる。Ｆ
ＥＴ１の出力信号はインダクタＬ２に与えられる。
であって、ゲートにハイレベル信号が与えられることに
よってオンし、そのドレイン電圧がハイレベルになる。
一方、ゲート端子にローレベルの信号が与えられること
によってオフし、ドレイン電圧がローレベルになる。Ｆ
ＥＴ１の出力信号はインダクタＬ２に与えられる。
【００１６】インダクタＬ１のインダクタンス（Ｌ）、
抵抗Ｒ１の抵抗値（Ｒ）は、直列共振の公式である を満足する値に選ばれている。ＣはＦＥＴ１のゲート，
ソース間の静電容量（Ｆ）である。
抵抗Ｒ１の抵抗値（Ｒ）は、直列共振の公式である を満足する値に選ばれている。ＣはＦＥＴ１のゲート，
ソース間の静電容量（Ｆ）である。
【００１７】このとき、図２に示されるように、電力増
幅回路ＰＤＲ１の第１のトランジスタＴＲ１がオンした
直後のＦＥＴ１のゲート電圧Ｖに対するＦＥＴ１の応答
時間ｎＳをインダクタＬ１のインダクタンス、抵抗Ｒ１
の抵抗値を変更して調べた結果、図中、一点鎖線で示さ
れるように抵抗Ｒ１の抵抗値を２０（Ω）とした従来の
ものの場合、ＦＥＴ１のゲートの立ち下がりが急激にな
って、ラジオノイズの発生を抑制することができない。
幅回路ＰＤＲ１の第１のトランジスタＴＲ１がオンした
直後のＦＥＴ１のゲート電圧Ｖに対するＦＥＴ１の応答
時間ｎＳをインダクタＬ１のインダクタンス、抵抗Ｒ１
の抵抗値を変更して調べた結果、図中、一点鎖線で示さ
れるように抵抗Ｒ１の抵抗値を２０（Ω）とした従来の
ものの場合、ＦＥＴ１のゲートの立ち下がりが急激にな
って、ラジオノイズの発生を抑制することができない。
【００１８】これに対して、図２中、点線で示されるよ
うに、ノイズレベルだけを考慮して抵抗Ｒ１の抵抗値を
（１００Ω）とした場合、ラジオノイズを−４（ｄＢμ
Ｔ）減少させることが達成できるが、ＦＥＴ１のゲート
の立ち下がりが全体的に緩やかになってしまうため、応
答性に悪影響があることがわかる。
うに、ノイズレベルだけを考慮して抵抗Ｒ１の抵抗値を
（１００Ω）とした場合、ラジオノイズを−４（ｄＢμ
Ｔ）減少させることが達成できるが、ＦＥＴ１のゲート
の立ち下がりが全体的に緩やかになってしまうため、応
答性に悪影響があることがわかる。
【００１９】そして、図２中、二点鎖線で示されるよう
に、抵抗Ｒ１の抵抗値を２０（Ω）のままとして、この
抵抗Ｒ１にインダクタンスが１．２（μＨ）のインダク
タＬ１を直列に挿入することによって、電力増幅回路Ｐ
ＤＲ１の第３のトランジスタＴＲ３がオンした直後のＦ
ＥＴ１に対するゲート電圧Ｖの変化が緩やかになるが、
応答性は犠牲にならず、電源５０からＦＥＴ１のソース
までのあいだでの接続配線で高周波ノイズの発生が効果
的に抑制されることがわかる。
に、抵抗Ｒ１の抵抗値を２０（Ω）のままとして、この
抵抗Ｒ１にインダクタンスが１．２（μＨ）のインダク
タＬ１を直列に挿入することによって、電力増幅回路Ｐ
ＤＲ１の第３のトランジスタＴＲ３がオンした直後のＦ
ＥＴ１に対するゲート電圧Ｖの変化が緩やかになるが、
応答性は犠牲にならず、電源５０からＦＥＴ１のソース
までのあいだでの接続配線で高周波ノイズの発生が効果
的に抑制されることがわかる。
【００２０】上述したように、インダクタＬ１のインダ
クタンス、抵抗Ｒ１の抵抗値は、ＬＣＲ直列回路による
振動効果を得ることで、ＦＥＴ１のゲート電圧が０Ｖに
達する時間を早めるので、熱損失を小さくすることがで
きる。
クタンス、抵抗Ｒ１の抵抗値は、ＬＣＲ直列回路による
振動効果を得ることで、ＦＥＴ１のゲート電圧が０Ｖに
達する時間を早めるので、熱損失を小さくすることがで
きる。
【００２１】一方、インダクタＬ２は、一端がＦＥＴ１
のドレイン端子に接続され、他端が第２のコンデンサＣ
２に接続されている。
のドレイン端子に接続され、他端が第２のコンデンサＣ
２に接続されている。
【００２２】インダクタＬ２は、ＦＥＴ１の出力段に接
続されているため、ＦＥＴ１のドレイン端子から与えら
れる電流、電圧の波形を交流状に変換してコンデンサＣ
２に与える機能をもつ。
続されているため、ＦＥＴ１のドレイン端子から与えら
れる電流、電圧の波形を交流状に変換してコンデンサＣ
２に与える機能をもつ。
【００２３】そして、コンデンサＣ２は、インダクタＬ
２の出力段に接続されているため、インダクタＬ２から
与えられた電流、電圧の波形を直流状に整流変換して制
御ユニット１０の第１の出力端子１０ａに与える機能を
もつ。
２の出力段に接続されているため、インダクタＬ２から
与えられた電流、電圧の波形を直流状に整流変換して制
御ユニット１０の第１の出力端子１０ａに与える機能を
もつ。
【００２４】制御ユニット１０の第１の出力端子１０ａ
に与えられる電流、電圧の波形が直流状に変換されたも
のとなるため、第１の出力端子１０ａから発生する出力
の電流、電圧の波形が平坦になり、第１の出力端子１０
ａから駆動コイル２０までの接続配線および駆動コイル
２０から第２の出力端子１０ｂまでの接続配線でノイズ
が発生しない。
に与えられる電流、電圧の波形が直流状に変換されたも
のとなるため、第１の出力端子１０ａから発生する出力
の電流、電圧の波形が平坦になり、第１の出力端子１０
ａから駆動コイル２０までの接続配線および駆動コイル
２０から第２の出力端子１０ｂまでの接続配線でノイズ
が発生しない。
【００２５】このような構造をもつ負荷駆動回路１は、
マイクロコンピュータＣＰＵの出力ポートＰ１から与え
られたパルス幅変調信号が電力増幅回路ＰＤＲ１より電
力増幅され、インダクタＬ１、抵抗Ｒ１を通じてＦＥＴ
１のゲート電圧が与えられることによって、ＦＥＴ１が
オン、オフを繰り返す。そして、ＦＥＴ１のドレインか
らインダクタＬ２、第２のコンデンサＣ２を経由して直
流化された出力信号が制御ユニット１０の第１の出力端
子１０ａから発生し、駆動コイル２０が直流の電圧、電
流によって駆動され、クラッチ機構２１を動力伝達状態
に切換えるものとなる。
マイクロコンピュータＣＰＵの出力ポートＰ１から与え
られたパルス幅変調信号が電力増幅回路ＰＤＲ１より電
力増幅され、インダクタＬ１、抵抗Ｒ１を通じてＦＥＴ
１のゲート電圧が与えられることによって、ＦＥＴ１が
オン、オフを繰り返す。そして、ＦＥＴ１のドレインか
らインダクタＬ２、第２のコンデンサＣ２を経由して直
流化された出力信号が制御ユニット１０の第１の出力端
子１０ａから発生し、駆動コイル２０が直流の電圧、電
流によって駆動され、クラッチ機構２１を動力伝達状態
に切換えるものとなる。
【００２６】ＦＥＴ１が作動する際、電力増幅回路ＰＤ
Ｒ１の第３のトランジスタＴＲ３がオンした直後のＦＥ
Ｔ１に対するゲート電圧Ｖの変化が緩やかになるが、応
答性は犠牲にならず、ラジオノイズの原因になる高周波
ノイズの発生が効果的に抑制される。
Ｒ１の第３のトランジスタＴＲ３がオンした直後のＦＥ
Ｔ１に対するゲート電圧Ｖの変化が緩やかになるが、応
答性は犠牲にならず、ラジオノイズの原因になる高周波
ノイズの発生が効果的に抑制される。
【００２７】また、制御ユニット１０の第１の出力端子
１０ａに与えられる電流、電圧の波形が直流状に変換さ
れたものとなるため、第１の出力端子１０ａから発生す
る出力の電流、電圧の波形が平坦なものとなり、第１の
出力端子１０ａから駆動コイル２０までの接続配線２２
および駆動コイル２０から第２の出力端子１０ｂまでの
接続配線２３でノイズが発生しないものとなる。
１０ａに与えられる電流、電圧の波形が直流状に変換さ
れたものとなるため、第１の出力端子１０ａから発生す
る出力の電流、電圧の波形が平坦なものとなり、第１の
出力端子１０ａから駆動コイル２０までの接続配線２２
および駆動コイル２０から第２の出力端子１０ｂまでの
接続配線２３でノイズが発生しないものとなる。
【００２８】
【発明の効果】以上説明してきたように、この発明の請
求項１に係わる負荷駆動回路によれば、電界効果トラン
ジスタがスイッチング作動する際、インダクタと抵抗と
からなる直列回路によって電流の変動が緩やかに制御さ
れる。それ故、電界効果トランジスタがスイッチング作
動する際に、ＡＭ帯等のラジオノイズが発生する可能性
がない。よって、電界効果トランジスタの制御性、特
に、応答性を損なわずに、ラジオノイズの発生を抑制す
ることができるという優れた効果を奏する。
求項１に係わる負荷駆動回路によれば、電界効果トラン
ジスタがスイッチング作動する際、インダクタと抵抗と
からなる直列回路によって電流の変動が緩やかに制御さ
れる。それ故、電界効果トランジスタがスイッチング作
動する際に、ＡＭ帯等のラジオノイズが発生する可能性
がない。よって、電界効果トランジスタの制御性、特
に、応答性を損なわずに、ラジオノイズの発生を抑制す
ることができるという優れた効果を奏する。
【００２９】この発明の請求項２に係わる負荷駆動回路
によれば、電界効果トランジスタがスイッチング作動す
る際、インダクタと抵抗とからなる直列回路によって電
流の変動が緩やかに制御され、電界効果トランジスタの
ゲート容量によりインダクタンス、抵抗値を選ばれたイ
ンダクタ、抵抗により、電界効果トランジスタが速やか
に作動する。それ故、請求項１の効果に加え、ラジオノ
イズの発生がないとともに、スイッチング手段の応答性
に悪影響を与えることがないという優れた効果を奏す
る。
によれば、電界効果トランジスタがスイッチング作動す
る際、インダクタと抵抗とからなる直列回路によって電
流の変動が緩やかに制御され、電界効果トランジスタの
ゲート容量によりインダクタンス、抵抗値を選ばれたイ
ンダクタ、抵抗により、電界効果トランジスタが速やか
に作動する。それ故、請求項１の効果に加え、ラジオノ
イズの発生がないとともに、スイッチング手段の応答性
に悪影響を与えることがないという優れた効果を奏す
る。
【図１】この発明に係わる負荷駆動回路の一実施例の回
路構成図である。
路構成図である。
【図２】図１に示した負荷駆動回路の制御特性の実験デ
ータ図である。
ータ図である。
１ 負荷駆動回路 １５ 直列回路 ２０ 負荷（駆動コイル） ＦＥＴ１ 電界効果トランジスタ（ＦＥＴ１） Ｌ１ インダクタ Ｒ１ 抵抗 ＰＤＲ１ 電力増幅回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０３Ｋ 17/687 Ｈ０３Ｋ 17/687 Ａ (72)発明者 伊 藤 雄 神奈川県横浜市戸塚区東俣野町1760番地 自動車電機工業株式会社内 (72)発明者 妹 尾 哲 夫 愛知県名古屋市熱田区川並町２番12号 愛 知機械工業株式会社内 (72)発明者 鬼 頭 正 純 愛知県名古屋市熱田区川並町２番12号 愛 知機械工業株式会社内
Claims (2)
- 【請求項１】 パルス幅変調された信号が入力され、こ
の信号を電力増幅する電力増幅回路と、 インダクタと、このインダクタに直列に接続された抵抗
とからなり、上記電力増幅回路に接続された直列回路
と、 上記直列回路にゲート端子が接続され、ドレイン端子に
負荷が接続された電界効果トランジスタを備えているこ
とを特徴とする負荷駆動回路。 - 【請求項２】 インダクタのインダクタンスと抵抗の抵
抗値とは、電界効果トランジスタのゲート容量により値
が選ばれていることを特徴とする請求項１に記載の負荷
駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10103047A JPH11298308A (ja) | 1998-04-14 | 1998-04-14 | 負荷駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10103047A JPH11298308A (ja) | 1998-04-14 | 1998-04-14 | 負荷駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11298308A true JPH11298308A (ja) | 1999-10-29 |
Family
ID=14343766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10103047A Pending JPH11298308A (ja) | 1998-04-14 | 1998-04-14 | 負荷駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11298308A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7746004B2 (en) | 2006-07-07 | 2010-06-29 | Sanken Electric Co., Ltd. | Discharge-lamp lighting apparatus |
| JP2011188383A (ja) * | 2010-03-10 | 2011-09-22 | Toshiba Corp | 駆動回路 |
| JP2016140209A (ja) * | 2015-01-29 | 2016-08-04 | 三菱電機株式会社 | ゲート駆動回路 |
| JP2018148552A (ja) * | 2017-03-02 | 2018-09-20 | 株式会社日立製作所 | 半導体スイッチング装置のゲート電流を制御する回路 |
-
1998
- 1998-04-14 JP JP10103047A patent/JPH11298308A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7746004B2 (en) | 2006-07-07 | 2010-06-29 | Sanken Electric Co., Ltd. | Discharge-lamp lighting apparatus |
| JP2011188383A (ja) * | 2010-03-10 | 2011-09-22 | Toshiba Corp | 駆動回路 |
| US8319529B2 (en) | 2010-03-10 | 2012-11-27 | Kabushiki Kaisha Toshiba | Drive circuit for a voltage control transistor |
| JP2016140209A (ja) * | 2015-01-29 | 2016-08-04 | 三菱電機株式会社 | ゲート駆動回路 |
| JP2018148552A (ja) * | 2017-03-02 | 2018-09-20 | 株式会社日立製作所 | 半導体スイッチング装置のゲート電流を制御する回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20070222486A1 (en) | Driver circuit connected to pulse shaping circuitry | |
| JPH09204230A (ja) | 負荷駆動回路 | |
| US20040239373A1 (en) | Semiconductor laser driving circuit and optical communication apparatus | |
| JP4495517B2 (ja) | １つの集積回路を超えてトランジスタのサイズを拡張するための方法および装置 | |
| JPH11298308A (ja) | 負荷駆動回路 | |
| WO2000013301A1 (en) | Drive circuit for switching power supply | |
| US20240329767A1 (en) | Drive Circuit, Tactile Sensation Generator, And Method For Controlling Drive Circuit | |
| JPH11299094A (ja) | 負荷駆動回路 | |
| US4859927A (en) | Power supply with improved switching regulator | |
| JP3368738B2 (ja) | 光送信器 | |
| JP3278205B2 (ja) | ドライバ回路及び駆動方法 | |
| JP3351637B2 (ja) | 電力増幅回路 | |
| JP4150095B2 (ja) | 発振回路 | |
| JPH11308875A (ja) | 圧電体駆動装置 | |
| JP4136580B2 (ja) | 送信器用増幅回路 | |
| JP3146467B2 (ja) | 半導体レーザ駆動回路 | |
| JP3357050B2 (ja) | 誘導型消費装置を刻時投入するための自動車用切換装置 | |
| CN111831027A (zh) | 一种户外电子设备及其系统电路 | |
| JP3130357B2 (ja) | 反転型スイッチングレギュレータ制御用ｉｃ | |
| JPH06132797A (ja) | 出力バッファ回路 | |
| KR100270767B1 (ko) | 액츄에이터 구동 드라이버 | |
| JP2842483B2 (ja) | 高周波パルス電力増幅器 | |
| JPH1148916A (ja) | ワイパー駆動装置 | |
| JP2859213B2 (ja) | チャージポンプ回路 | |
| JP2982256B2 (ja) | 波形補正回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20041007 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20041007 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041201 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050131 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060417 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060425 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060822 |