JPH11299251A - Parallel-connected type inverter - Google Patents

Parallel-connected type inverter

Info

Publication number
JPH11299251A
JPH11299251A JP10106407A JP10640798A JPH11299251A JP H11299251 A JPH11299251 A JP H11299251A JP 10106407 A JP10106407 A JP 10106407A JP 10640798 A JP10640798 A JP 10640798A JP H11299251 A JPH11299251 A JP H11299251A
Authority
JP
Japan
Prior art keywords
current
circuit
output
parallel
overlap angle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10106407A
Other languages
Japanese (ja)
Other versions
JP3602333B2 (en
Inventor
Shinichi Takase
真一 高瀬
Toshinaga Taninoue
年永 谷之上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Neturen Co Ltd
Original Assignee
Neturen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Neturen Co Ltd filed Critical Neturen Co Ltd
Priority to JP10640798A priority Critical patent/JP3602333B2/en
Publication of JPH11299251A publication Critical patent/JPH11299251A/en
Application granted granted Critical
Publication of JP3602333B2 publication Critical patent/JP3602333B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Inverter Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an inverter which is able to properly correct an overlapping angle without the loss of the synchronization of respective output currents, even if a plurality of lines of inverter circuits are formed. SOLUTION: When a plurality of current-mode inverter circuits are operated in parallel, the largest output current is selected from the respective output currents of a plurality of current-mode inverter circuits by a comparative selection circuit 67, and the selected output current is inputted into an overlapping angle correction circuit 64 to correct an overlapping angle β, based on the output current. Even if the output currents of the respective current-mode inverter circuits are different from each other, commutation is controlled by the identical overlapping angle β, the respective output currents are synchronized, and the overlapping angle β is corrected by the largest output current, so that the overlapping angle β can be corrected properly without lacking a commutation period, and no delay in the current output is produced.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、並列接続可能とさ
れた複数系統の電流型インバータ回路を備え、これらの
電流型インバータ回路が並列運転可能となっている並列
型インバータ装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a parallel type inverter device having a plurality of current type inverter circuits which can be connected in parallel, and these current type inverter circuits can be operated in parallel.

【0002】[0002]

【背景技術】従来より、インダクタンス成分を有する誘
導電動機や誘導加熱装置等の誘導負荷の出力を容量制御
するにあたり、負荷に供給する交流電力の周波数が調節
可能となったインバータ装置が利用されている。インバ
ータ装置は、商用電源から供給される交流電力を、一
旦、順変換回路で直流電力に変換し、この直流電力をさ
らに逆変換回路で交流電力に変換することにより、所望
の周波数の交流電力が得られるようにしたものが一般的
である。このようなインバータ装置の最大出力は、主
に、逆変換回路に採用される電力制御用のスイッチング
素子の容量によって決定される。このため、スイッチン
グ素子の容量よりも、さらに大きな出力が必要な場合に
は、特開平9−19149号等に示されるように、複数
系統のインバータ回路を並列接続した並列型のインバー
タ装置が利用されている。
2. Description of the Related Art Conventionally, in controlling the output of an induction load such as an induction motor or an induction heating device having an inductance component, an inverter device capable of adjusting the frequency of AC power supplied to the load has been used. . The inverter device converts AC power supplied from a commercial power supply into DC power once by a forward conversion circuit, and further converts the DC power into AC power by an inverse conversion circuit, so that AC power of a desired frequency is obtained. What is obtained is common. The maximum output of such an inverter device is mainly determined by the capacity of a power control switching element employed in the inverter circuit. Therefore, when an output larger than the capacity of the switching element is required, a parallel type inverter device in which a plurality of inverter circuits are connected in parallel is used as shown in Japanese Patent Application Laid-Open No. 9-19149. ing.

【0003】図3には、このような並列型インバータ装
置の一例が示されている。図において、インバータ装置
90は、メインインバータ回路91およびスレーブインバー
タ回路92の二系統を並列接続したものとなっている。イ
ンバータ回路91,92の各々は、出力インピーダンスが大
きい電流型のものであり、変圧器1,2を介して、三相
交流電力を供給する商用電源に接続されている。また、
インバータ回路91,92の各々は、マッチングトランス13
を介して、負荷である誘導加熱装置(図示略)に接続さ
れている。インバータ回路91,92の各々には、三相交流
電力を直流電力に変換する順変換回路14と、この順変換
回路14からの直流電力を、高周波と見なせる高い周波数
の交流電力に変換する逆変換回路15とが設けられてい
る。インバータ回路91,92の各順変換回路14は、能動素
子であるサイリスタ16が整流素子として設けられたもの
であり、ゲートへの制御電圧を加えるタイミングを変え
る、換言すれば、その制御角を0〜πの範囲で変えるこ
とにより、その出力電圧が調節可能となっている。
FIG. 3 shows an example of such a parallel type inverter device. In the figure, the inverter device
Reference numeral 90 denotes a circuit in which two systems of a main inverter circuit 91 and a slave inverter circuit 92 are connected in parallel. Each of the inverter circuits 91 and 92 is of a current type having a large output impedance, and is connected to a commercial power supply for supplying three-phase AC power via the transformers 1 and 2. Also,
Each of the inverter circuits 91 and 92 includes a matching transformer 13
Is connected to an induction heating device (not shown), which is a load. Each of the inverter circuits 91 and 92 has a forward conversion circuit 14 for converting three-phase AC power into DC power, and an inverse conversion for converting the DC power from the forward conversion circuit 14 into high-frequency AC power that can be regarded as a high frequency. A circuit 15 is provided. In each of the forward conversion circuits 14 of the inverter circuits 91 and 92, a thyristor 16 as an active element is provided as a rectifying element, and the timing for applying a control voltage to the gate is changed. In other words, the control angle is set to 0. By changing the output voltage in the range of π to π, the output voltage can be adjusted.

【0004】インバータ回路91,92の各逆変換回路15
は、図4に示されるように、複数のスイッチング素子15
A, 15Bでブリッジを組んだものである。各逆変換回路15
には、スイッチング素子15A, 15BとしてIGBT(Insu
latedGate Bipolar Transistor)17が二個ずつ設けられ
るとともに、これらのIGBT17を保護するためのダイ
オード18とが設けられている。これらのスイッチング素
子15A, 15Bを交互に導通させることにより、順変換回路
14からの直流電力を交流電力に変換するようになってい
る。換言すれば、一組のスイッチング素子15A の導通に
より、負荷側に電流i1が供給され、他の組のスイッチン
グ素子15B の導通により、負荷側には、電流i1とは逆相
の電流i2が供給され、これらの電流i1および電流i2が交
互に供給されるようになっている。このようなインバー
タ装置90では、各逆変換回路15から出力される交流電力
は、その周波数が負荷である誘導加熱装置の共振周波数
となるように、かつ、位相が同期するように制御され
る。また、インバータ回路91,92が電流型であることか
ら、逆変換回路15の出力電流波形は、方形波状となって
いる。
Each inverse conversion circuit 15 of the inverter circuits 91 and 92
Is a plurality of switching elements 15 as shown in FIG.
A, 15B is a bridge. Each inverse conversion circuit 15
IGBT (Insu) as switching elements 15A and 15B
(latedGate Bipolar Transistor) 17 are provided two by two, and a diode 18 for protecting these IGBTs 17 is provided. By alternately conducting these switching elements 15A and 15B, a forward conversion circuit
The DC power from 14 is converted to AC power. In other words, the current i1 is supplied to the load side by the conduction of one set of switching elements 15A, and the current i2 in the opposite phase to the current i1 is supplied to the load side by the conduction of the other set of switching elements 15B. The current i1 and the current i2 are supplied alternately. In such an inverter device 90, the AC power output from each of the inverter circuits 15 is controlled so that its frequency becomes the resonance frequency of the induction heating device as a load, and the phases are synchronized. Further, since the inverter circuits 91 and 92 are of the current type, the output current waveform of the inverse conversion circuit 15 has a square waveform.

【0005】ここで、各逆変換回路15には、各逆変換回
路15の二次側(負荷側)からみた漏れインダクタンスの
和である転流インダクタンスが存在している。この転流
インダクタンスにより、スイッチング素子15A, 15Bの導
通を切り換えても、出力電流は、電流i1および電流i2の
一方から他方へ瞬時に切り替わることはなく、一つの相
から他の相に出力電流を切り替える転流を行うには、あ
る程度の時間(転流期間)が必要となる。電流型インバ
ータ装置では、転流期間が不適切であるために、電流の
位相が遅れると、大きなサージ電圧が発生する等の不具
合が生じる。このような不具合は、負荷インピーダンス
の変動により、必要となる転流期間が変動し、この転流
期間の変動によって電流の位相が遅れることでも生じ
る。このため、電流型インバータ回路では、負荷変動に
遅れずに出力電流を追従させるために、転流期間にスイ
ッチング素子15A, 15Bを同時に導通させ、このスイッチ
ング素子15A, 15Bが同時に導通する期間である転流期間
を表す重なり角βを負荷に応じて補正し、積極的に転流
を制御している。なお、重なり角βは、次の数1で表さ
れる。ただし、ω、L、IdおよびVeは、それぞれ角周波
数、転流インダクタンス、負荷電流(出力電流)および
負荷電圧(出力電圧)である。
Here, each inverting circuit 15 has a commutation inductance which is the sum of leakage inductances as viewed from the secondary side (load side) of each inverting circuit 15. Due to this commutation inductance, even if the conduction of the switching elements 15A and 15B is switched, the output current does not instantaneously switch from one of the current i1 and the current i2 to the other, and outputs the output current from one phase to another phase. A certain amount of time (commutation period) is required to perform switching commutation. In the current-type inverter device, when the phase of the current is delayed due to an inappropriate commutation period, problems such as generation of a large surge voltage occur. Such a problem also occurs when a required commutation period fluctuates due to a change in the load impedance, and the phase of the current is delayed due to the fluctuation in the commutation period. Therefore, in the current-type inverter circuit, the switching elements 15A and 15B are simultaneously turned on during the commutation period in order to follow the output current without delaying the load fluctuation, and the switching elements 15A and 15B are turned on simultaneously. The overlap angle β representing the commutation period is corrected according to the load, and the commutation is actively controlled. The overlap angle β is expressed by the following equation (1). Here, ω, L, Id, and Ve are angular frequency, commutation inductance, load current (output current), and load voltage (output voltage), respectively.

【0006】[0006]

【数1】 (Equation 1)

【0007】インバータ回路を一系統のみ備えた一般的
なインバータ装置では、重なり角を負荷に応じて補正す
るにあたり、出力電圧が一定となるように制御されてい
ることから、出力電流の大きさに基づいて出力電流の補
正を行えば、負荷のインピーダンス変動に遅れずに出力
電流を追従させることができる。
In a general inverter device having only one inverter circuit, the output voltage is controlled to be constant when the overlap angle is corrected in accordance with the load. If the output current is corrected based on the output current, the output current can follow the load impedance fluctuation without delay.

【0008】[0008]

【発明が解決しようとする課題】しかしながら、並列型
インバータ装置90では、二系統のインバータ回路91,92
の逆変換回路15に設けられる各回路素子の直流抵抗分に
ばらつきがあり、双方の逆変換回路15の電圧降下V1,V2
(図3参照)が一致せず、インバータ回路91,92の出力
電流の大きさが相違してしまう。このため、重なり角β
を負荷に応じて補正するにあたり、インバータ回路91,
92の各々について、その出力電流の大きさに基づいて重
なり角βを補正してしまうと、インバータ回路91,92の
出力電流の大きさが各々相違することから、転流期間が
互いに異なるように制御されるので、出力電流が同期し
なくなるという問題がある。出力電流を同期させるため
に、インバータ回路91,92の一方の出力電流を検出し、
この検出した出力電流の大きさに基づいて重なり角βを
補正することが考えられる。しかしながら、インバータ
回路91,92の他方の出力電流は、重なり角βの補正には
関与せずに無視されるので、検出されない方の出力電流
が検出される出力電流よりも大きいことがある。このよ
うに、検出されない方の出力電流が検出される出力電流
よりも大きいと、インバータ回路91,92のいずれかの転
流期間が不足し、出力電流が負荷のインピーダンス変動
に追従できずに遅れ、前述の不具合が発生するおそれが
ある。
However, in the parallel inverter device 90, the two inverter circuits 91 and 92 are provided.
There is a variation in the DC resistance of each circuit element provided in the inversion circuit 15, and the voltage drops V1 and V2 of both inversion circuits 15
(See FIG. 3) do not match, and the magnitudes of the output currents of the inverter circuits 91 and 92 differ. Therefore, the overlapping angle β
Is corrected according to the load, the inverter circuit 91,
If the overlap angle β is corrected based on the magnitude of the output current of each of the 92, the magnitudes of the output currents of the inverter circuits 91 and 92 are different from each other. Controlled, there is a problem that output currents are not synchronized. In order to synchronize the output current, the output current of one of the inverter circuits 91 and 92 is detected,
It is conceivable to correct the overlap angle β based on the detected magnitude of the output current. However, since the other output currents of the inverter circuits 91 and 92 are ignored without being involved in the correction of the overlap angle β, the output current that is not detected may be larger than the detected output current. As described above, if the output current that is not detected is larger than the detected output current, the commutation period of one of the inverter circuits 91 and 92 is insufficient, and the output current cannot follow the impedance fluctuation of the load and is delayed. However, the above-described problem may occur.

【0009】本発明の目的は、複数系統のインバータ回
路が設けられていても、各出力電流の同期損なわずに、
重なり角βの補正が適切に行えるようになる並列型イン
バータ装置を提供することにある。
An object of the present invention is to provide a multi-system inverter circuit without losing synchronization of each output current.
An object of the present invention is to provide a parallel inverter device that can appropriately correct the overlapping angle β.

【0010】[0010]

【課題を解決するための手段】本発明は、交流電源から
供給される交流電力を直流電力に変換する順変換回路
と、複数のスイッチング素子が設けられ、これらのスイ
ッチング素子を交互に導通させることにより、前記順変
換回路からの直流電力を交流電力に変換する逆変換回路
とを備えた電流型インバータ回路が複数系統設けられ、
負荷への交流電力の供給にあたり、前記電流型インバー
タ回路の並列駆動が可能となった並列型インバータ装置
であって、前記逆変換回路には、前記交互に導通される
複数のスイッチング素子が同時に導通する期間である転
流期間を表す重なり角を前記負荷に応じて補正する重な
り角補正手段が設けられ、この重なり角補正手段は、前
記複数系統設けられた電流型インバータ回路の出力電流
のうち最も大きなものに基づいて前記重なり角を補正す
るものであることを特徴とする。
According to the present invention, there is provided a forward conversion circuit for converting AC power supplied from an AC power supply into DC power, and a plurality of switching elements, and these switching elements are turned on alternately. Thus, a plurality of current-type inverter circuits including a reverse conversion circuit that converts DC power from the forward conversion circuit into AC power are provided,
A parallel-type inverter device capable of driving the current-type inverter circuit in parallel when supplying AC power to a load, wherein the plurality of alternately conductive switching elements are simultaneously conductive in the reverse conversion circuit. Overlap angle correction means for correcting an overlap angle representing a commutation period, which is a period in which the current type inverter circuit provided in the plurality of systems, is provided. The overlapping angle is corrected based on a large one.

【0011】このような本発明では、複数系統設けられ
た電流型インバータ回路の出力電流のうち最も大きなも
のに基づいて、重なり角を補正するようにしたので、各
電流型インバータ回路の出力電流が相違していても、同
一の重なり角で転流が制御されるので、出力電流の同期
が損なわれることがない。そのうえ、複数系統の電流型
インバータ回路のうち最も大きい出力電流で重なり角を
補正するので、転流期間が不足することはなく、出力電
流が負荷のインピーダンス変動に対して進むことはあっ
ても、遅れることはなく、大きなサージ電圧が発生する
等の不具合が発生しない。
According to the present invention, the overlapping angle is corrected based on the largest output current of the current type inverter circuits provided in a plurality of systems, so that the output current of each current type inverter circuit is Even if they are different, the commutation is controlled at the same overlapping angle, so that the synchronization of the output current is not lost. In addition, since the overlap angle is corrected with the largest output current among the current inverter circuits of a plurality of systems, the commutation period does not run short, and even if the output current advances with respect to the load impedance fluctuation, There is no delay and no problems such as generation of a large surge voltage occur.

【0012】以上において、前記電流型インバータ回路
は、マスターおよびスレーブの二系統が設けられ、これ
らのうち、マスターとなる電流型インバータ回路の前記
重なり角補正手段には、前記電流型インバータ回路の各
出力電流を比較するとともに、これらの電流のうち大き
な方を選択する比較選択回路と、この比較選択回路が選
択した電流に基づいて前記重なり角を補正する重なり角
補正回路とが設けられ、スレーブとなる電流型インバー
タ回路の前記重なり角補正手段には、前記マスター側の
比較選択回路が選択した電流に基づいて前記重なり角を
補正する重なり角補正回路が設けられていることが望ま
しい。このように、マスターとなる電流型インバータ回
路に設けられた比較選択回路で、最大となる出力電流を
選択し、スレーブとなる電流型インバータ回路へ最大出
力電流値に応じた信号を出力するようにすれば、スレー
ブ側の電流型インバータ回路には、比較選択回路が不要
となり、並列型インバータ装置の構成を簡略化すること
が可能となる。
In the above, the current-type inverter circuit is provided with two systems, a master and a slave. Of these, the overlap angle correction means of the current-type inverter circuit serving as the master includes each of the current-type inverter circuits. A comparison and selection circuit that compares the output currents and selects the larger one of these currents, and an overlap angle correction circuit that corrects the overlap angle based on the current selected by the comparison and selection circuit are provided. Preferably, the overlap angle correction means of the current type inverter circuit includes an overlap angle correction circuit for correcting the overlap angle based on the current selected by the master-side comparison and selection circuit. As described above, the comparison and selection circuit provided in the current type inverter circuit serving as the master selects the maximum output current and outputs a signal corresponding to the maximum output current value to the current type inverter circuit serving as the slave. This eliminates the need for the comparison / selection circuit in the current-side inverter circuit on the slave side, thereby simplifying the configuration of the parallel-type inverter device.

【0013】また、前記逆変換回路には、前記複数のス
イッチング素子を交互に導通させるにあたり、これらの
スイッチング素子の導通周期が、前記負荷の共振周波数
となるように制御する位相制御手段が設けられているこ
とが好ましい。このようにすれば、負荷には、その共振
周波数となる交流電力が供給されるようになるので、当
該負荷の高効率運転が図れるうえ、並列型インバータ装
置は、負荷のインピーダンスが変動しても、当該変動に
応じて重なり角βが適切に補正されるようになるので、
負荷のインピーダンスが変動しても、当該負荷の高効率
運転を安定状態で維持することが可能となる。
In addition, the reverse conversion circuit is provided with phase control means for controlling the conduction cycle of these switching elements to be the resonance frequency of the load when alternately conducting the plurality of switching elements. Is preferred. With this configuration, the load is supplied with AC power having the resonance frequency, so that the load can be operated with high efficiency and the parallel inverter device can operate even when the impedance of the load changes. , The overlapping angle β is appropriately corrected according to the fluctuation,
Even if the impedance of the load fluctuates, it is possible to maintain high-efficiency operation of the load in a stable state.

【0014】[0014]

【発明の実施の形態】以下、本発明の実施の一形態を図
面に基づいて説明する。なお、以下の説明では、既に説
明した素子や回路と同じものには、同一符号を付し、そ
の説明を省略若しくは簡略にする。図1には、本実施形
態に係るインバータ装置10が示されている。このインバ
ータ装置10は、三相交流電源から供給される交流電力
を、誘導加熱装置の駆動に必要な高周波電力に変換する
電流型インバータ装置である。インバータ装置10には、
並列接続された二系統の電流型インバータ回路11,12が
設けられている。インバータ回路11は、メインインバー
タ回路とされ、△−Y結線方式の変圧器1を介して、三
相交流電力に接続されている。インバータ回路12は、ス
レーブインバータ回路となされ、△−△結線方式の変圧
器2を介して、三相交流電力に接続されている。これら
のインバータ回路11,12の各々は、その出力電圧を降圧
するマッチングトランス13を介して負荷に接続されてい
る。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below with reference to the drawings. In the following description, the same elements and circuits as those already described are denoted by the same reference numerals, and description thereof will be omitted or simplified. FIG. 1 shows an inverter device 10 according to the present embodiment. The inverter device 10 is a current-type inverter device that converts AC power supplied from a three-phase AC power supply into high-frequency power required for driving an induction heating device. The inverter device 10 includes:
Two current-type inverter circuits 11, 12 connected in parallel are provided. The inverter circuit 11 is a main inverter circuit, and is connected to three-phase AC power via a △ -Y connection type transformer 1. The inverter circuit 12 is a slave inverter circuit, and is connected to three-phase AC power via a △-△ connection type transformer 2. Each of these inverter circuits 11, 12 is connected to a load via a matching transformer 13 that steps down its output voltage.

【0015】インバータ回路11,12の各々には、三相交
流電力を直流電力に変換する順変換回路14と、この順変
換回路14からの直流電力を交流電力に変換する逆変換回
路15とが設けられている。順変換回路14には、制御電極
であるゲートを備えた能動的な整流素子であるサイリス
タ16と、このサイリスタ16が整流した脈動する直流電力
を平滑する平滑素子であるリアクトル19とが設けられて
いる。ここで、リアクトル19としては、そのインダクタ
ンスが比較的大きなものが採用されている。このような
リアクトル19を順変換回路14に設けることにより、イン
バータ装置10は、出力インピーダンスの大きい電流型イ
ンバータ装置となっている。ここで、インバータ回路1
1,12の各サイリスタ16は、動作時には、その出力電圧
が所定電圧となるように、かつ、双方の制御角が同一と
なるように制御されるものとなっている。
Each of the inverter circuits 11 and 12 includes a forward conversion circuit 14 for converting three-phase AC power into DC power and an inverse conversion circuit 15 for converting DC power from the forward conversion circuit 14 into AC power. Is provided. The forward conversion circuit 14 is provided with a thyristor 16 that is an active rectifying element having a gate that is a control electrode, and a reactor 19 that is a smoothing element that smoothes pulsating DC power rectified by the thyristor 16. I have. Here, the reactor 19 has a relatively large inductance. By providing such a reactor 19 in the forward conversion circuit 14, the inverter device 10 is a current-type inverter device having a large output impedance. Here, inverter circuit 1
During operation, each of the thyristors 1 and 12 is controlled such that its output voltage becomes a predetermined voltage and both control angles become the same.

【0016】逆変換回路15は、前述したように、その両
端の電気的接続を開閉するスイッチング素子であるIG
BT17と、これらのIGBT17を保護するためのダイオ
ード18とでフルブリッジを組んだものであり、このブリ
ッジの四つの辺の各々には、二つのIGBT17と、一つ
のダイオード18とが設けられている(図4参照)。この
うち、ダイオード18は、一方のIGBT17のコレクタに
接続され、これにより、逆変換回路15は、スイッチング
素子部分の耐電圧が向上されている。また、二つのIG
BT17は、一方のエミッタが他方のコレクタに接続され
ている。そして、IGBT17の各ゲートには、後述する
制御回路が送出する制御電圧信号が同時に入力されるよ
うになっている。なお、インバータ回路11,12の各々に
は、上述した順変換回路14および逆変換回路15の他に、
電源側から順次接続されたブレーカ22、メインスイッチ
23およびヒューズ24が設けられている。また、インバー
タ回路11,12の各々に接続されたマッチングトランス13
の後段には、インバータ回路11,12と、負荷との接続を
切り替える切り替え回路25が設けられている。この切り
替え回路25により、インバータ装置10は、インバータ回
路11,12の一方の単独駆動と、インバータ回路11,12の
同時並列駆動との両方が選択的に可能となっている。
As described above, the inversion circuit 15 is an IG that is a switching element that opens and closes electrical connections at both ends.
A BT17 and a diode 18 for protecting these IGBTs 17 form a full bridge, and two IGBTs 17 and one diode 18 are provided on each of four sides of the bridge. (See FIG. 4). The diode 18 is connected to the collector of one of the IGBTs 17, so that the withstand voltage of the switching element portion of the inversion circuit 15 is improved. Also, two IG
The BT17 has one emitter connected to the other collector. A control voltage signal transmitted by a control circuit described later is simultaneously input to each gate of the IGBT 17. Each of the inverter circuits 11 and 12 has, in addition to the above-described forward conversion circuit 14 and inverse conversion circuit 15,
Breaker 22 and main switch connected sequentially from the power supply side
23 and a fuse 24 are provided. A matching transformer 13 connected to each of the inverter circuits 11 and 12
In the subsequent stage, a switching circuit 25 for switching connection between the inverter circuits 11 and 12 and a load is provided. The switching circuit 25 enables the inverter device 10 to selectively perform both independent driving of one of the inverter circuits 11 and 12 and simultaneous and parallel driving of the inverter circuits 11 and 12.

【0017】ここで、インバータ回路11には、その順変
換回路14が出力する直流電圧および直流電流を検出する
ために、直流電圧検出端子26および直流電流検出端子27
が設けられるとともに、当該インバータ回路11,12が出
力する交流電圧および交流電流を検出するために、交流
電圧検出端子28および交流電流検出端子29が設けられて
いる。直流電圧検出端子26は、順変換回路14の出力段に
直接接続され、直流電流検出端子27は、順変換回路14に
設けられた電流検出器30に接続されている。ここで、電
流検出器30は、順変換回路14に設けられたリアクトル19
の電圧降下から順変換回路14の直流電流出力を検出する
ものである。また、交流電圧検出端子28は、逆変換回路
15の出力段に変圧器31を介して接続され、交流電流検出
端子29は、逆変換回路15の出力段に変流器32を介して接
続されている。
The inverter circuit 11 has a DC voltage detection terminal 26 and a DC current detection terminal 27 for detecting the DC voltage and the DC current output from the forward conversion circuit 14.
Are provided, and an AC voltage detection terminal 28 and an AC current detection terminal 29 are provided to detect the AC voltage and the AC current output from the inverter circuits 11 and 12. The DC voltage detection terminal 26 is directly connected to the output stage of the forward conversion circuit 14, and the DC current detection terminal 27 is connected to a current detector 30 provided in the forward conversion circuit 14. Here, the current detector 30 is connected to the reactor 19 provided in the forward conversion circuit 14.
The DC current output of the forward conversion circuit 14 is detected based on the voltage drop of the current. The AC voltage detection terminal 28 is connected to an inverse conversion circuit.
The 15 output stages are connected via a transformer 31, and the AC current detection terminal 29 is connected to the output stage of the inverse conversion circuit 15 via a current transformer 32.

【0018】一方、インバータ回路12には、インバータ
回路11と同様に、その順変換回路14が出力する直流電圧
および直流電流を検出するために、直流電圧検出端子33
および直流電流検出端子34が設けられるとともに、当該
インバータ回路11,12が出力する交流電圧および交流電
流を検出するために、交流電圧検出端子35および交流電
流検出端子36が設けられている。直流電圧検出端子33
は、順変換回路14の出力段に直接接続され、直流電流検
出端子34は、順変換回路14に設けられた電流検出器30に
接続され、交流電圧検出端子35は、逆変換回路15の出力
段に変圧器31を介して接続され、交流電流検出端子36
は、逆変換回路15の出力段に変流器32を介して接続され
ている。
On the other hand, similarly to the inverter circuit 11, the inverter circuit 12 has a DC voltage detection terminal 33 for detecting the DC voltage and DC current output from the forward conversion circuit 14.
In addition, a DC current detection terminal 34 is provided, and an AC voltage detection terminal 35 and an AC current detection terminal 36 are provided to detect the AC voltage and the AC current output from the inverter circuits 11 and 12. DC voltage detection terminal 33
Is directly connected to the output stage of the forward conversion circuit 14, the DC current detection terminal 34 is connected to the current detector 30 provided in the forward conversion circuit 14, and the AC voltage detection terminal 35 is connected to the output of the inverse conversion circuit 15. The stage is connected via a transformer 31 and an AC current detection terminal 36
Is connected to the output stage of the inverse conversion circuit 15 via the current transformer 32.

【0019】図2には、インバータ回路11,12の各々を
制御するための制御回路41, 42が示されている。制御回
路41は、マスターインバータ回路11を制御するものであ
り、制御回路42は、スレーブインバータ回路12を制御す
るものである。制御回路41には、インバータ回路11の順
変換回路14を制御する順変換制御回路43と、同インバー
タ回路11の逆変換回路15を制御する逆変換制御回路44
と、インバータ回路11から送出される各種の信号を受け
るために、直流電圧入力端子45、直流電流入力端子46、
交流電圧入力端子47および交流電流入力端子48と、手動
操作等により送出される並列運転信号を受ける並列運転
信号入力端子49とが設けられている。ここで、直流電圧
入力端子45、直流電流入力端子46、交流電圧入力端子47
および交流電流入力端子48の各々は、インバータ回路11
の直流電圧検出端子26、直流電流検出端子27、交流電圧
検出端子28および交流電流検出端子29とそれぞれ電気的
に接続されている。
FIG. 2 shows control circuits 41 and 42 for controlling the inverter circuits 11 and 12, respectively. The control circuit 41 controls the master inverter circuit 11, and the control circuit 42 controls the slave inverter circuit 12. The control circuit 41 includes a forward conversion control circuit 43 for controlling the forward conversion circuit 14 of the inverter circuit 11 and an inverse conversion control circuit 44 for controlling the inverse conversion circuit 15 of the inverter circuit 11.
In order to receive various signals transmitted from the inverter circuit 11, a DC voltage input terminal 45, a DC current input terminal 46,
An AC voltage input terminal 47 and an AC current input terminal 48, and a parallel operation signal input terminal 49 for receiving a parallel operation signal transmitted by manual operation or the like are provided. Here, DC voltage input terminal 45, DC current input terminal 46, AC voltage input terminal 47
And the AC current input terminal 48 is connected to the inverter circuit 11
, A DC voltage detection terminal 26, a DC current detection terminal 27, an AC voltage detection terminal 28, and an AC current detection terminal 29.

【0020】順変換制御回路43は、順変換回路14の出力
電圧が所定の電圧値となるように制御する機能と、逆変
換回路15を保護するために、順変換回路14から過大な電
流が出力されるのを防ぐ機能とを有するものである。順
変換回路14の出力電圧を制御するために、順変換制御回
路43には、出力電圧を設定するための可変抵抗器51と、
この可変抵抗器51で設定された設定電圧値および順変換
回路14から出力される出力電圧値の差を増幅するアンプ
52と、設定電圧値および出力電圧値の差に基づいて順変
換回路14のサイリスタ16の制御遅れ角を調整するフェイ
ズコントローラ53と、このフェイズコントローラ53の出
力信号を増幅してサイリスタ16を駆動する駆動アンプ54
とが設けられている。以上の他に、順変換制御回路43に
は、押しボタンスイッチ55による起動指令信号を受ける
ことにより、インバータ回路11の起動/停止を行う起動
/停止回路56と、順変換回路14の出力電流が入力される
とともに、その電流値が所定の範囲から逸脱すると遮断
信号を出力するトリップ回路57と、このトリップ回路57
の出力信号でサイリスタ16を遮断状態にするための遮断
駆動アンプ58とが設けられている。
The forward conversion control circuit 43 has a function of controlling the output voltage of the forward conversion circuit 14 to have a predetermined voltage value, and an excessive current from the forward conversion circuit 14 in order to protect the reverse conversion circuit 15. It has a function of preventing output. To control the output voltage of the forward conversion circuit 14, the forward conversion control circuit 43 includes a variable resistor 51 for setting the output voltage,
An amplifier that amplifies the difference between the set voltage value set by the variable resistor 51 and the output voltage value output from the forward conversion circuit 14.
52, a phase controller 53 for adjusting the control delay angle of the thyristor 16 of the forward conversion circuit 14 based on the difference between the set voltage value and the output voltage value, and driving the thyristor 16 by amplifying the output signal of the phase controller 53 Drive amplifier 54
Are provided. In addition to the above, the forward conversion control circuit 43 receives the start command signal from the push button switch 55, and the start / stop circuit 56 for starting / stopping the inverter circuit 11 and the output current of the forward conversion circuit 14 A trip circuit 57 that outputs a cutoff signal when the current value deviates from a predetermined range,
And a cut-off drive amplifier 58 for turning off the thyristor 16 with the output signal of.

【0021】ここで、インバータ回路11の起動時の過渡
状態においては、順変換回路14から出力される出力電流
が所定の範囲よりも小さい期間、あるいは、ラッシュ電
流となって一時的に所定の範囲を超える期間等がある。
これらの期間において、サイリスタ16を遮断状態にする
と、インバータ回路11は、いつまでも定常状態に達しな
いので、起動/停止回路56は、起動時の過渡状態から定
常状態に達するのに必要な時間だけ、トリップ回路57へ
休止信号を送出し、トリップ回路57の動作を一時的に休
止させるように設定されている。また、起動/停止回路
56には、押しボタンスイッチ55による起動指令信号だけ
でなく、並列運転信号入力端子49で受けられた並列運転
信号も入力されるようになっている。起動/停止回路56
は、起動指令信号および並列運転信号の少なくとも一方
が入力されると、順変換制御回路43のフェイズコントロ
ーラ53および逆変換制御回路44に対して、作動許可信号
を送出するようになっている。
Here, in the transient state at the time of starting the inverter circuit 11, the output current output from the forward conversion circuit 14 is smaller than a predetermined range, or the output current temporarily becomes a rush current and falls within a predetermined range. And so on.
In these periods, when the thyristor 16 is turned off, the inverter circuit 11 does not reach the steady state forever, so the start / stop circuit 56 operates only for the time necessary to reach the steady state from the transient state at the time of starting. A pause signal is sent to the trip circuit 57 to temporarily suspend the operation of the trip circuit 57. Also, start / stop circuit
To 56, not only the start command signal from the push button switch 55 but also the parallel operation signal received at the parallel operation signal input terminal 49 is input. Start / stop circuit 56
When at least one of the start command signal and the parallel operation signal is input, an operation permission signal is transmitted to the phase controller 53 and the inverse conversion control circuit 44 of the forward conversion control circuit 43.

【0022】逆変換制御回路44は、逆変換回路15の出力
電圧および出力電流が同位相となるように、逆変換回路
15のIGBT17への制御電圧信号を送出する周期を調節
するものである。この逆変換制御回路44の制御動作によ
り、逆変換回路15の出力周波数が負荷の共振周波数と一
致するようになっている。逆変換制御回路44には、逆変
換回路15の出力電圧および出力電流の位相差を検出する
とともに、この位相差に応じた電圧信号を出力する位相
差検出回路61と、位相差検出回路61から出力される電圧
信号に応じた周波数の信号を発振する電圧制御発振器62
と、電圧制御発振器62から出力される信号の周波数に応
じて、二つの出力ポートから交互に駆動信号を送出する
フリップフロップ63と、このフリップフロップ63の二つ
の出力ポートから出力される駆動信号に、必要となる転
流期間に応じた重なり角βを設定するとともに、この重
なり角βを逆変換回路15の出力電流に応じて補正する重
なり角補正回路64と、この重なり角補正回路64の出力信
号を増幅してIGBT17を駆動する駆動アンプ65,66
と、インバータ回路11,12の両方の出力電流が入力さ
れ、これらの出力電圧を比較するとともに、これらの電
流のうち大きな方を選択する比較選択回路67とが設けら
れている。なお、駆動アンプ65の出力は、逆変換回路15
に設けられたスイッチング素子15A を形成するIGBT
17に送出される一方、駆動アンプ66の出力は、逆変換回
路15に設けられたスイッチング素子15B を形成するIG
BT17に送出されるようになっている(図4参照)。
The reverse conversion control circuit 44 controls the reverse conversion circuit so that the output voltage and the output current of the reverse conversion circuit 15 have the same phase.
This is for adjusting the period of sending the control voltage signal to the 15 IGBTs 17. By the control operation of the reverse conversion control circuit 44, the output frequency of the reverse conversion circuit 15 matches the resonance frequency of the load. The inversion control circuit 44 detects a phase difference between the output voltage and the output current of the inversion circuit 15 and outputs a voltage signal corresponding to the phase difference. A voltage controlled oscillator 62 that oscillates a signal having a frequency corresponding to the output voltage signal
According to the frequency of the signal output from the voltage controlled oscillator 62, a flip-flop 63 that alternately sends a drive signal from two output ports, and a drive signal output from two output ports of the flip-flop 63 An overlap angle β corresponding to a required commutation period, an overlap angle correction circuit 64 for correcting the overlap angle β according to the output current of the inverse conversion circuit 15, and an output of the overlap angle correction circuit 64. Drive amplifiers 65 and 66 for amplifying signals and driving IGBT 17
And an output current of both inverter circuits 11 and 12, and a comparison / selection circuit 67 for comparing these output voltages and selecting a larger one of these currents is provided. Note that the output of the drive amplifier 65 is
IGBT forming the switching element 15A provided in the IGBT
The output of the drive amplifier 66 is output to the IG which forms the switching element 15B provided in the inverse conversion circuit 15.
The data is transmitted to the BT 17 (see FIG. 4).

【0023】ここで、位相差検出回路61、電圧制御発振
器62およびフリップフロップ63は、逆変換回路15のスイ
ッチング素子15A, 15Bを交互に導通させる駆動信号を発
生するとともに、スイッチング素子15A, 15Bの交互駆動
にあたり、これらのスイッチング素子15A, 15Bの導通周
期が、負荷の共振周波数となるように制御する位相制御
手段となっている。重なり角補正回路64には、インバー
タ回路11,12の出力電流うち、比較選択回路67が選択し
た大きな出力電流が入力されるようになっている。これ
により、重なり角補正回路64および比較選択回路67は、
逆変換回路15の転流期間を表す重なり角βを、インバー
タ回路11,12の出力電流のうち最も大きなものに基づい
て補正する重なり角補正手段となっている。
Here, the phase difference detection circuit 61, the voltage controlled oscillator 62, and the flip-flop 63 generate a drive signal for alternately turning on the switching elements 15A, 15B of the inverse conversion circuit 15, and generate the driving signal of the switching elements 15A, 15B. In the alternate driving, a phase control means for controlling the conduction cycle of these switching elements 15A and 15B to become the resonance frequency of the load. A large output current selected by the comparison and selection circuit 67 among the output currents of the inverter circuits 11 and 12 is input to the overlap angle correction circuit 64. Thereby, the overlap angle correction circuit 64 and the comparison selection circuit 67
The overlap angle correction means corrects the overlap angle β representing the commutation period of the inverse conversion circuit 15 based on the largest output current of the inverter circuits 11 and 12.

【0024】制御回路42には、制御回路41と同様に、イ
ンバータ回路12の順変換回路14を制御する順変換制御回
路43と、同インバータ回路11の逆変換回路15を制御する
逆変換制御回路70と、インバータ回路12から送出される
各種の信号を受けるために、直流電圧入力端子71、直流
電流入力端子72、交流電圧入力端子73および交流電流入
力端子74と、手動操作等により送出される並列運転信号
を受ける並列運転信号入力端子75とが設けられている。
ここで、直流電圧入力端子71、直流電流入力端子72、交
流電圧入力端子73および交流電流入力端子74の各々は、
インバータ回路12の直流電圧検出端子33、直流電流検出
端子34、交流電圧検出端子35および交流電流検出端子36
とそれぞれ電気的に接続されている。順変換制御回路43
は、制御回路41に設けられたものと同一構成であるの
で、その説明を省略する。逆変換制御回路70は、制御回
路41に設けられた逆変換制御回路44から比較選択回路67
を省略した以外は、逆変換制御回路44と同一構成となっ
ている。ここで、逆変換制御回路70の重なり角補正回路
64は、マスターインバータ回路11側の比較選択回路67が
選択した電流を受け、この電流に基づいて、スレーブイ
ンバータ回路12に設けられた逆変換回路15の重なり角β
を補正するようになっている。
As with the control circuit 41, the control circuit 42 includes a forward conversion control circuit 43 for controlling the forward conversion circuit 14 of the inverter circuit 12, and an inverse conversion control circuit for controlling the inverse conversion circuit 15 of the inverter circuit 11. 70, a DC voltage input terminal 71, a DC current input terminal 72, an AC voltage input terminal 73, and an AC current input terminal 74 to receive various signals transmitted from the inverter circuit 12, and are transmitted by manual operation or the like. A parallel operation signal input terminal 75 for receiving the parallel operation signal is provided.
Here, each of the DC voltage input terminal 71, the DC current input terminal 72, the AC voltage input terminal 73, and the AC current input terminal 74 is
DC voltage detection terminal 33, DC current detection terminal 34, AC voltage detection terminal 35, and AC current detection terminal 36 of inverter circuit 12
Are electrically connected to each other. Forward conversion control circuit 43
Has the same configuration as that provided in the control circuit 41, and a description thereof will be omitted. The inverse conversion control circuit 70 includes a comparison selection circuit 67 from the inverse conversion control circuit 44 provided in the control circuit 41.
Except for omitting, the configuration is the same as that of the inverse conversion control circuit 44. Here, the overlap angle correction circuit of the inverse conversion control circuit 70
64 receives the current selected by the comparison selection circuit 67 on the master inverter circuit 11 side, and based on this current, the overlap angle β of the inverse conversion circuit 15 provided in the slave inverter circuit 12
Is corrected.

【0025】前述のような本実施形態によれば、次のよ
うな効果がある。すなわち、二つの電流型インバータ回
路11,12が並列駆動可能となった並列インバータ装置10
の制御回路41、42に、逆変換回路15の重なり角βを負荷
に応じて補正する重なり角補正手段として、電流型イン
バータ回路11,12の出力電流のうち最も大きなものに基
づいて重なり角βを補正する逆変換制御回路44,70を設
けたので、各電流型インバータ回路11,12の出力電流の
大きさが相違していても、同一の重なり角βで転流が制
御され、出力電流の同期が損なわれない。そのうえ、複
数系統の電流型インバータ回路11,12の出力電流のうち
最大となる出力電流で重なり角βを補正するので、電流
型インバータ回路11,12の両方で転流期間が不足するこ
とはなく、出力電流が負荷のインピーダンス変動に対し
て進むことはあっても、遅れることはなく、大きなサー
ジ電圧が発生する等の不具合の発生を未然に防止でき
る。
According to the above-described embodiment, the following effects can be obtained. That is, a parallel inverter device 10 in which two current-type inverter circuits 11 and 12 can be driven in parallel.
Control circuits 41 and 42 as overlap angle correction means for correcting the overlap angle β of the inverse conversion circuit 15 according to the load, based on the largest one of the output currents of the current type inverter circuits 11 and 12, Is provided, the commutation is controlled at the same overlapping angle β even if the magnitudes of the output currents of the current type inverter circuits 11 and 12 are different. Synchronization is not lost. In addition, since the overlapping angle β is corrected with the maximum output current among the output currents of the current-type inverter circuits 11 and 12 of a plurality of systems, the commutation period does not run short in both the current-type inverter circuits 11 and 12. Although the output current may advance with respect to the load impedance fluctuation, it does not delay, and it is possible to prevent a problem such as a large surge voltage from occurring.

【0026】また、並列型インバータ装置10の一方のマ
スターインバータ回路11の逆変換回路15を制御する逆変
換制御回路44に、マスターおよびスレーブのインバータ
回路11,12の各出力電流を比較するとともに、これらの
電流のうち大きな方を選択する比較選択回路67と、この
比較選択回路67が選択した電流に基づいて重なり角βを
補正する重なり角補正回路64とを設け、スレーブインバ
ータ回路12の逆変換回路15を制御する逆変換制御回路70
に、マスター側の逆変換制御回路44に設けた比較選択回
路67が選択した電流に基づいて重なり角βを補正する重
なり角補正回路64を設けたので、スレーブインバータ回
路12には、比較選択回路67が不要となり、並列型インバ
ータ装置10の構成を簡略化することができ、信頼性を向
上させることができる。
The output currents of the master and slave inverter circuits 11 and 12 are compared with an inversion control circuit 44 for controlling the inversion circuit 15 of one master inverter circuit 11 of the parallel inverter device 10. A comparison selection circuit 67 for selecting the larger one of these currents and an overlap angle correction circuit 64 for correcting the overlap angle β based on the current selected by the comparison selection circuit 67 are provided. Inverse conversion control circuit 70 for controlling circuit 15
Since the overlap angle correction circuit 64 for correcting the overlap angle β based on the current selected by the comparison and selection circuit 67 provided in the master-side inverse conversion control circuit 44 is provided, the slave inverter circuit 12 includes a comparison and selection circuit. Since the configuration of the parallel inverter device 10 can be simplified, the reliability can be improved.

【0027】さらに、逆変換制御回路43に位相差検出回
路61、電圧制御発振器62およびフリップフロップ63を設
け、逆変換回路15に設けた複数のスイッチング素子15A,
15Bを交互に導通させるにあたり、これらのスイッチン
グ素子15A, 15Bの導通周期が、負荷の共振周波数となる
ように制御するようにしたので、負荷には、その共振周
波数となる交流電力が供給されるようになり、負荷の高
効率運転を実現できるうえ、並列型インバータ装置10
は、負荷のインピーダンスが変動しても、当該変動に応
じて重なり角βが適切に補正されるようになるので、負
荷のインピーダンスが変動しても、当該負荷の高効率運
転を安定状態で維持することができる。
Further, the inverse conversion control circuit 43 is provided with a phase difference detection circuit 61, a voltage controlled oscillator 62 and a flip-flop 63, and a plurality of switching elements 15A,
In alternately conducting the 15B, the conduction cycle of these switching elements 15A and 15B is controlled so as to be the resonance frequency of the load, so that the load is supplied with AC power having the resonance frequency. As a result, high-efficiency operation of the load
Means that the overlap angle β is appropriately corrected according to the fluctuation even if the impedance of the load fluctuates. Therefore, even if the impedance of the load fluctuates, the high-efficiency operation of the load is maintained in a stable state. can do.

【0028】また、インバータ回路11,12の逆変換回路
15に二つのIGBT17を設けることにより、IGBT17
の耐電圧を向上させ、逆変換回路15の出力電圧を高める
ことを可能とするとともに、出力段に降圧用のマッチン
グトランス13を設け、以上により、逆変換回路15の出力
電圧を高めて、マッチングトランス13の出力電流を増大
させるようにしたので、IGBT17の限界となる電流値
よりも著しく大きな電流を出力することができる。
Inverting circuit for inverter circuits 11 and 12
By providing two IGBTs 17 in 15, the IGBT 17
And the output voltage of the inverse conversion circuit 15 can be increased, and a matching transformer 13 for step-down is provided in the output stage. Since the output current of the transformer 13 is increased, it is possible to output a current that is significantly larger than the limit current value of the IGBT 17.

【0029】以上、本発明について好適な実施形態を挙
げて説明したが、本発明は、この実施形態に限られるも
のでなく、本発明の要旨を逸脱しない範囲において種々
の改良並びに設計の変更が可能である。すなわち、順変
換回路としては、サイリスタで整流を行うものに限ら
ず、チョッパーで整流を行うチョッパー式の順変換回路
でもよい。また、逆変換回路のスイッチイング素子とし
ては、IGBTに限らず、一般的なバイポーラ式パワー
トランジスタや、MOSFETでもよいが、高周波の電
流出力を得る場合には、高速スイッチング動作が可能
で、電流容量の大きいIGBTを採用することが望まし
い。さらに、並列インバータ装置に設けられるインバー
タ回路の数は、二系統に限らず、三系統以上でもよい。
Although the present invention has been described with reference to the preferred embodiment, the present invention is not limited to this embodiment, and various improvements and design changes may be made without departing from the gist of the present invention. It is possible. That is, the forward conversion circuit is not limited to a rectifier that performs rectification using a thyristor, and may be a chopper-type forward conversion circuit that performs rectification using a chopper. The switching element of the inversion circuit is not limited to the IGBT, but may be a general bipolar power transistor or MOSFET. However, when a high-frequency current output is obtained, a high-speed switching operation is possible, and It is desirable to use an IGBT having a large value. Further, the number of inverter circuits provided in the parallel inverter device is not limited to two, and may be three or more.

【0030】[0030]

【発明の効果】前述のように、本発明によれば、複数系
統のインバータ回路が設けられていても、各出力電流を
同期させながら、重なり角βを適切に補正できる。
As described above, according to the present invention, even when a plurality of inverter circuits are provided, the overlap angle β can be appropriately corrected while synchronizing the respective output currents.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の一形態に係る並列型インバータ
装置を示す単結線図である。
FIG. 1 is a single connection diagram illustrating a parallel inverter device according to an embodiment of the present invention.

【図2】前記実施形態の制御回路を示すブロック図であ
る。
FIG. 2 is a block diagram showing a control circuit of the embodiment.

【図3】従来例を示す単結線図である。FIG. 3 is a single connection diagram showing a conventional example.

【図4】従来例の逆変換回路を示す回路図である。FIG. 4 is a circuit diagram showing a conventional inverse conversion circuit.

【符号の説明】[Explanation of symbols]

10 並列型インバータ装置 11 電流型インバータ回路であるマスターインバータ回
路 12 電流型インバータ回路であるスレーブインバータ回
路 14 順変換回路 15 逆変換回路 15A, 15B スイッチング素子 17 スイッチング素子としてのIGBT 61 位相制御手段を構成する位相差検出回路 62 位相制御手段を構成する電圧制御発振器 63 位相制御手段を構成するフリップフロップ 64 重なり角補正手段を構成する重なり角補正回路 67 重なり角補正手段を構成する比較選択回路
10 Parallel inverter device 11 Master inverter circuit which is a current type inverter circuit 12 Slave inverter circuit which is a current type inverter circuit 14 Forward conversion circuit 15 Reverse conversion circuit 15A, 15B Switching element 17 IGBT 61 as switching element Constructs phase control means Phase difference detection circuit 62 voltage-controlled oscillator that forms phase control means 63 flip-flop that forms phase control means 64 overlap angle correction circuit that forms overlap angle correction means 67 comparison and selection circuit that forms overlap angle correction means

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】交流電源から供給される交流電力を直流電
力に変換する順変換回路と、複数のスイッチング素子が
設けられ、これらのスイッチング素子を交互に導通させ
ることにより、前記順変換回路からの直流電力を交流電
力に変換する逆変換回路とを備えた電流型インバータ回
路が複数系統設けられ、負荷への交流電力の供給にあた
り、前記電流型インバータ回路の並列駆動が可能となっ
た並列型インバータ装置であって、 前記逆変換回路には、前記交互に導通される複数のスイ
ッチング素子が同時に導通する期間である転流期間を表
す重なり角を前記負荷に応じて補正する重なり角補正手
段が設けられ、この重なり角補正手段は、前記複数系統
設けられた電流型インバータ回路の出力電流のうち最も
大きなものに基づいて前記重なり角を補正するものであ
ることを特徴とする並列型インバータ装置。
1. A forward conversion circuit for converting AC power supplied from an AC power supply into DC power, and a plurality of switching elements are provided. A parallel inverter in which a plurality of current-type inverter circuits each including a reverse conversion circuit that converts DC power into AC power are provided, and in supplying AC power to a load, the current-type inverter circuits can be driven in parallel. In the apparatus, the inverse conversion circuit is provided with overlap angle correction means for correcting an overlap angle representing a commutation period, which is a period during which the plurality of alternately conductive switching elements are simultaneously conductive, according to the load. The overlap angle correcting means calculates the overlap angle based on the largest output current of the current type inverter circuits provided in the plurality of systems. A parallel-type inverter device for correcting.
【請求項2】請求項1に記載の並列型インバータ装置に
おいて、前記電流型インバータ回路は、マスターおよび
スレーブの二系統が設けられ、これらのうち、マスター
となる電流型インバータ回路の前記重なり角補正手段に
は、前記電流型インバータ回路の各出力電流を比較する
とともに、これらの電流のうち大きな方を選択する比較
選択回路と、この比較選択回路が選択した電流に基づい
て前記重なり角を補正する重なり角補正回路とが設けら
れ、スレーブとなる電流型インバータ回路の前記重なり
角補正手段には、前記マスター側の比較選択回路が選択
した電流に基づいて前記重なり角を補正する重なり角補
正回路が設けられていることを特徴とする並列型インバ
ータ装置。
2. The parallel type inverter device according to claim 1, wherein said current type inverter circuit is provided with two systems of a master type and a slave type. The means includes comparing each output current of the current-type inverter circuit, selecting a larger one of the currents, and correcting the overlap angle based on the current selected by the comparison / selection circuit. An overlap angle correction circuit is provided, and the overlap angle correction means of the current type inverter circuit serving as a slave includes an overlap angle correction circuit for correcting the overlap angle based on the current selected by the comparison selection circuit on the master side. A parallel-type inverter device, which is provided.
【請求項3】請求項1または請求項2に記載の並列型イ
ンバータ装置において、前記逆変換回路には、前記複数
のスイッチング素子を交互に導通させるにあたり、これ
らのスイッチング素子の導通周期が、前記負荷の共振周
波数となるように制御する位相制御手段が設けられてい
ることを特徴とする並列型インバータ装置。
3. The parallel inverter device according to claim 1, wherein, when the plurality of switching elements are alternately turned on, the conduction cycle of the switching elements is equal to or less than one. A parallel type inverter device provided with phase control means for controlling a resonance frequency of a load.
JP10640798A 1998-04-16 1998-04-16 Parallel inverter device Expired - Fee Related JP3602333B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10640798A JP3602333B2 (en) 1998-04-16 1998-04-16 Parallel inverter device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10640798A JP3602333B2 (en) 1998-04-16 1998-04-16 Parallel inverter device

Publications (2)

Publication Number Publication Date
JPH11299251A true JPH11299251A (en) 1999-10-29
JP3602333B2 JP3602333B2 (en) 2004-12-15

Family

ID=14432835

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10640798A Expired - Fee Related JP3602333B2 (en) 1998-04-16 1998-04-16 Parallel inverter device

Country Status (1)

Country Link
JP (1) JP3602333B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006094685A (en) * 2004-09-27 2006-04-06 Toshiba Mitsubishi-Electric Industrial System Corp Control device for frequency converter
JP2018044947A (en) * 2016-09-14 2018-03-22 台達電子工業股▲ふん▼有限公司Delta Electronics,Inc. Current detector and method of operation of the detector
CN118137870A (en) * 2024-05-08 2024-06-04 广东高斯宝电气技术有限公司 A parallel current sharing control method based on unidirectional inverter

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006094685A (en) * 2004-09-27 2006-04-06 Toshiba Mitsubishi-Electric Industrial System Corp Control device for frequency converter
JP2018044947A (en) * 2016-09-14 2018-03-22 台達電子工業股▲ふん▼有限公司Delta Electronics,Inc. Current detector and method of operation of the detector
US10197604B2 (en) 2016-09-14 2019-02-05 Delta Electronics, Inc. Current detecting apparatus
CN118137870A (en) * 2024-05-08 2024-06-04 广东高斯宝电气技术有限公司 A parallel current sharing control method based on unidirectional inverter

Also Published As

Publication number Publication date
JP3602333B2 (en) 2004-12-15

Similar Documents

Publication Publication Date Title
US11075540B2 (en) Uninterruptible power supply device
US10348211B2 (en) Power conversion device and power conversion system
US6459606B1 (en) Control system and method for four-quadrant switches in three-phase PWM AC voltage regulators
CN102570892B (en) Pulse width modulation control method and the system that alleviates back wave effect in over-modulation region
JP3578930B2 (en) Generators and generator equipment
US4763237A (en) DC/AC/DC Power conversion system including parallel transformers
JP7356102B2 (en) Wireless power supply device
CN101686005A (en) Device for power factor correction in three phase power supply and control method thereof
US20240429833A1 (en) Arrangement for Current Sharing of Parallel-Connected Converters
JPH01318560A (en) High-frequency power source
US20040105280A1 (en) Method and apparatus for controlling a DC-DC converter
JP2002233150A (en) Resonant DC-DC converter
JP3602333B2 (en) Parallel inverter device
US11539348B1 (en) Open loop reactance matching circuitry
CN112470387B (en) DC Converter and Its Operation
EP2011225B1 (en) Motor control
WO2007108096A1 (en) Heating power supply
JP2000341965A (en) Power conversion device
JP2711497B2 (en) Cycle control method
US12494708B2 (en) Circuitry and method for transitioning between modes of operation during an electrical fault
US20240429808A1 (en) Arrangement for Current Sharing of Parallel-Connected Converters
JP2002272097A (en) Switching power supply unit
JP2003134694A (en) Uninterruptible power supply system
JP2001211646A (en) AC voltage regulator
JP2947011B2 (en) High frequency power equipment

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040601

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040730

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040824

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040922

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081001

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091001

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101001

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101001

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111001

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121001

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121001

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131001

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees