JPH11306014A

JPH11306014A - 命令アーキテクチャ

Info

Publication number: JPH11306014A
Application number: JP10111853A
Authority: JP
Inventors: Kiyoshi Takahashi; 高橋　　清
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1998-04-22
Filing date: 1998-04-22
Publication date: 1999-11-05

Abstract

(57)【要約】【課題】命令長１６ビットのＲＩＳＣ（縮小命令セッ
トコンピュータ）において、命令の種類の制限を緩和で
きる命令アーキテクチャを提供する。【解決手段】イミディエイト形式１は、４ビットの命
令コードＯＰと４ビットの宛先レジスタ番号ＲＤを有し
ている。一方、イミディエイト形式１Ａは、４ビットの
命令コードＯＰ、２ビットの命令レジスタ番号ＩＲＤ、
及び２ビットのバイトイネーブル番号ＢＥを有してい
る。命令レジスタ番号ＩＲＤで指定される４個の命令レ
ジスタには、それぞれ４バイト（４個）の拡張命令コー
ドが定義されており、バイトイネーブル番号ＢＥでその
内の１つの拡張命令コードが指定される。これにより、
４ビットの命令コードＯＰに限定されず、多数の拡張命
令を定義することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、コンピュータの機
械命令語の形式を定義する命令アーキテクチャ、特に命
令の長さが固定長の縮小命令セットコンピュータ（Redu
ced InstructionSet Computer，以下、「ＲＩＳＣ」と
いう）における命令アーキテクチャに関するものであ
る。

【０００２】

【従来の技術】コンピュータは、複合命令セットコンピ
ュータ（Complex Instruction Set Computer、以下、
「ＣＩＳＣ」という）と、ＲＩＳＣとに分類することが
できる。ＣＩＳＣは、命令の長さが可変長（１命令が、
１ワードの命令もあれば、複数ワードの命令もある）
で、十進数演算命令等の高機能命令をもサポートし、命
令数が多い。そのため、複雑な作業を１つの命令で行え
るので、アセンブラ等を使ったプログラミングの効率が
良いのが特徴である。しかし、多種多様の可変長の命令
を解読して実行するために、ハードウエアの規模が大き
くなり、かつ演算時間が多くかかるという問題がある。

【０００３】ＣＩＳＣの有する高機能命令の使用頻度が
非常に少ないことに着目し、使用頻度の高い基本的な命
令のみをサポートすることにより、構造の単純化と処理
速度の向上を図ったものが、ＲＩＳＣである。ＲＩＳＣ
は、命令の長さが固定長（例えば、１命令１６ビット）
で、単純な命令セットのみをサポートし、命令数が少な
いという特徴がある。このため、複雑な処理を行うため
には、基本的な命令を多数組み合わせて処理しなければ
ならず、アセンブラ・レベルでのプログラミングが複雑
になるという問題がある。しかし、ＲＩＳＣ用のコンパ
イラ等の高級プログラミング言語が開発されており、こ
れらの効率化により、全体的に見るとＲＩＳＣのほうが
処理効率が良いとされている。

【０００４】図２は、従来のＲＩＳＣの命令アーキテク
チャの一例を示す構成図である。これは、命令長１６ビ
ットのＲＩＳＣの命令アーキテクチャであり、イミディ
エイト形式１、ジャンプ形式２、及びレジスタ形式３の
命令形式を備えている。各命令形式は、それぞれ４ビッ
トの命令コードＯＰを有している。イミディエイト形式
１の命令は、命令コードＯＰの他、４ビットの宛先レジ
スタ番号ＲＤと、８ビットのイミディエイト値ＩＭとで
構成され、この命令語の中に配置されるイミディエイト
値ＩＭと、宛先レジスタＲＤとの演算処理を行う命令で
ある。ジャンプ形式２の命令は、命令コードＯＰ、及び
１２ビットの分岐アドレスＴＡＲＧＥＴで構成され、分
岐命令を実行する命令である。

【０００５】また、レジスタ形式３の命令は、命令コー
ドＯＰ、４ビットのソースレジスタ番号ＲＳ、４ビット
の宛先レジスタ番号ＲＤ、及び４ビットの予約領域ＲＳ
Ｖで構成され、ソースレジスタＲＳと宛先レジスタＲＤ
との演算処理を行う命令である。ＲＩＳＣは、これらの
命令形式で使用されるレジスタとして、データ処理やア
ドレス計算等の一般的な演算処理に使用する１６個の汎
用レジスタＲ０，Ｒ１，…，Ｒ１５、現在実行中の命令
のｎ（但し、ｎは一般的には２）命令先の命令のアドレ
スを示すプログラムカウンタＰＣ、サブルーチンからの
戻り先のアドレスを格納するプロシージャレジスタＰ
Ｒ、及び処理の状態を検出するためのステータスレジス
タＳＲを備えている。このようなＲＩＳＣでは、４ビッ
トの命令コードＯＰで設定される１６種類の命令に基づ
いて、一連の演算処理や制御処理を行うようにプログラ
ミングに工夫を凝らすことにより、簡素化されたハード
ウエアで高速処理を行うようになっている。

【０００６】

【発明が解決しようとする課題】しかしながら、従来の
命令長１６ビットのＲＩＳＣの命令アーキテクチャで
は、次のような課題があった。即ち、命令コードＯＰと
して４ビットしか割り当てることができず、使用可能な
命令の種類が１６種類に限定される。このため、計算や
制御の内容が制限され、汎用的なＲＩＳＣを実現するこ
とが困難となっている。一方、命令コードＯＰに５ビッ
トを割り当てて命令の種類を３２種類にすると、宛先レ
ジスタ番号ＲＤ、或いはイミディエイト値ＩＭに割り当
てるビット数が減少して、計算や制御の内容が制限さ
れ、汎用的なＲＩＳＣを実現することが困難となる。本
発明は、前記従来技術が持っていた課題を解決し、命令
長１６ビットのＲＩＳＣにおいても、命令の種類の制限
を緩和することができる命令アーキテクチャを提供する
ものである。

【０００７】

【課題を解決するための手段】前記課題を解決するた
め、本発明の内の第１の発明は、すべての機械命令語が
同一のビット長を有するＲＩＳＣに適用される命令アー
キテクチャにおいて、複数の基本命令の内から特定の基
本命令を指定するためのＫビット（但し、Ｋは複数）の
命令コード、複数のレジスタの内から特定のレジスタを
指定するためのＬビット（但し、Ｌは複数）の宛先レジ
スタ番号、及び処理用のデータを設定するためのＭビッ
ト（但し、Ｍは複数）のデータ領域を有する第１の命令
形式と、前記複数の基本命令の内から特定の基本命令を
指定するためのＫビットの命令コード、複数の拡張命令
の内から特定の拡張命令を指定するためのＬビットの拡
張命令指定領域、及び処理用のデータを設定するための
Ｍビットのデータ領域を有する第２の命令形式とを、備
えている。

【０００８】第２の発明は、第１の発明のＬビットの拡
張命令指定領域を、前記複数の拡張命令が格納された複
数の命令レジスタの中から特定の命令レジスタを選択す
るためのＮビット（但し、２≦Ｎ≦Ｌ−２）の命令レジ
スタ選択領域と、前記命令レジスタ番号で選択された命
令レジスタ中の前記特定の拡張命令の位置を指定するた
めのＬ−Ｎビットの位置指定領域とで構成している。第
３の発明は、第１の発明のＬビットの拡張命令指定領域
を、前記複数の拡張命令が格納された複数の命令レジス
タの中から特定の命令レジスタを選択するためのＮビッ
ト（但し、２≦Ｎ≦Ｌ−２）の命令レジスタ選択領域
と、前記命令レジスタ番号で選択された命令レジスタの
内容をシフトさせて前記特定の拡張命令を指定するため
のＬ−Ｎビットのシフト指定領域とで構成している。

【０００９】第４の発明は、第１の発明のＬビットの拡
張命令指定領域を、前記複数の拡張命令が格納された複
数の拡張命令レジスタの中から特定の拡張命令レジスタ
を指定するための領域で構成している。第５の発明は、
第１〜第４の発明の機械命令語のビット長を１６とし、
Ｋ、Ｌ、Ｍの値を、それぞれ４、４、８としている。

【００１０】第１及び第５の発明によれば、以上のよう
に命令アーキテクチャを構成したので、次のような作用
が行われる。ＲＩＳＣにおいて第１の命令形式の機械語
命令が実行されると、Ｌビットの宛先レジスタ番号で指
定される特定のレジスタと、データ領域に設定されたＭ
ビットの処理用のデータとが用いられて、Ｋビットの命
令コードで指定される特定の基本命令が実行される。ま
た、第２の命令形式の機械語命令が実行されると、Ｋビ
ットの命令コードとＬビットの拡張命令指定領域とによ
って指定された特定の拡張命令に基づいて、データ領域
に設定されたＭビットの処理用のデータが処理される。

【００１１】第２の発明によれば、第１の発明中の第２
の命令形式の機械語命令は、Ｐビットの命令レジスタ選
択領域の内容で選択された特定の命令レジスタの中で、
Ｌ−Ｐビットの位置指定領域の内容で指定された位置に
ある拡張命令が指定される。第３の発明によれば、第１
の発明中の第２の命令形式の機械語命令は、Ｐビットの
命令レジスタ選択領域の内容で選択された特定の命令レ
ジスタが、Ｌ−Ｐビットのシフト指定領域の内容に基づ
いてシフトされて拡張命令が指定される。第４の命令に
よれば、第１の発明中の第２の命令形式の機械語命令
は、Ｋビットの命令コードとＬビットの拡張命令指定領
域内の拡張命令とによって指定される。

【００１２】

【発明の実施の形態】第１の実施形態図１は、本発明の第１の実施形態を示す命令アーキテク
チャの構成図であり、図２の従来のＲＩＳＣの命令アー
キテクチャにおける要素と共通の要素には共通の符号が
付されている。この命令アーキテクチャは、命令長１６
ビットのＲＩＳＣの命令形式であり、第１の命令形式
（例えば、イミディエイト形式１）、第２の命令形式
（例えば、イミディエイト形式１Ａ）、ジャンプ形式
２、及びレジスタ形式３の命令形式を備えている。各命
令形式は、それぞれＫ（例えば、Ｋ＝４）ビットの命令
コードＯＰを有している。

【００１３】イミディエイト形式１の命令は、命令コー
ドＯＰと、Ｌ（例えば、Ｌ＝４）ビットの宛先レジスタ
番号ＲＤと、Ｍ（例えば、Ｍ＝８）ビットのイミディエ
イト値ＩＭとで構成され、この命令語の中に配置される
データ領域（例えば、イミディエイト値）ＩＭと、宛先
レジスタＲＤとの演算処理を行う命令である。イミディ
エイト形式１Ａの命令は、命令コードＯＰと、Ｎ（例え
ば、Ｎ＝２）ビットの命令レジスタ選択領域（例えば、
命令レジスタ番号）ＩＲＤと、Ｌ−Ｎ（即ち、２）ビッ
トの位置指定領域（例えば、バイトイネーブル番号）Ｂ
Ｅと、Ｍ（即ち、８）ビットのイミディエイト値ＩＭと
で構成され、この命令語の中に配置されるイミディエイ
ト値ＩＭと、命令レジスタ番号ＩＲＤで指定される命令
レジスタＩＲＤ０，ＩＲＤ１，…，ＩＲＤ３との演算処
理を行う命令である。

【００１４】図３は、図１中のイミディエイト形式１Ａ
におけるバイトイネーブル番号ＢＥと命令レジスタＩＲ
Ｄ０〜ＩＲＤ３中の有効バイト領域の関係を示す図であ
る。図３に示すように、各命令レジスタＩＲＤ０〜ＩＲ
Ｄ３は、３２ビット（４バイト）のレジスタであり、そ
して、バイトイネーブル番号ＢＥ０に対して０〜７ビッ
ト目（第１バイト）の内容が割り当てられている。同様
に、バイトイネーブル番号ＢＥ１，ＢＥ２，ＢＥ３に対
して、それぞれ各命令レジスタＩＲＤ０〜ＩＲＤ３の８
〜１５ビット目（第２バイト）、１６〜２３ビット目
（第３バイト）、及び２４〜３１ビット目（第４バイ
ト）の内容が割り当てられている。イミディエイト形式
１Ａでは、命令レジスタ番号ＩＲＤで指定された命令レ
ジスタＩＲＤｉ（但し、ｉ＝０〜３）内のバイトイネー
ブル番号ＢＥｊ（ｊ＝０〜３）で指定された有効バイト
領域の内容が拡張された命令コードとして使用されるよ
うになっている。

【００１５】ジャンプ形式２の命令は、命令コードＯＰ
と、１４ビットの分岐アドレスＴＡＲＧＥＴとで構成さ
れ、分岐命令を実行する命令である。また、レジスタ形
式３の命令は、命令コードＯＰ、４ビットのソースレジ
スタ番号ＲＳ、４ビットの宛先レジスタ番号ＲＤ、及び
４ビットの予約領域ＲＳＶで構成され、ソースレジスタ
ＲＳと宛先レジスタＲＤとの演算処理を行う命令であ
る。このような命令アーキテクチャを有するＲＩＳＣ
は、これらの命令形式で使用されるレジスタとして、デ
ータ処理やアドレス計算に使用する１６個の３２ビット
汎用レジスタＲ０〜Ｒ１５、現在実行中の命令のｎ（但
し、ｎは一般的には２）命令先の命令のアドレスを示す
３２ビットのプログラムカウンタＰＣ、サブルーチンか
らの戻り先のアドレスを格納する３２ビットのプロシー
ジャレジスタＰＲ、処理の状態を検出するための３２ビ
ットのステータスレジスタＳＲ、及び前述したようにそ
れぞれ拡張用の命令が定義された４個の３２ビットの命
令レジスタＩＲＤ０〜ＩＲＤ３を備えている。このよう
なＲＩＳＣでは、４ビットの命令コードＯＰで設定され
る１６種類の基本命令と、指定された命令レジスタＩＲ
Ｄｉの拡張命令に基づいて、一連の計算処理や制御処理
が行われる。

【００１６】次に、各命令形式（１）〜（４）の動作を
説明する。（１）イミディエイト形式１イミディエイト形式１は、１６ビットの命令語の中に配
置されるイミディエイト値ＩＭと、宛先レジスタＲＤと
の演算処理を行う命令形式である。代表的な命令とし
て、データ転送命令ＭＯＶＥ、算術演算用の加算命令Ａ
ＤＤ及び減算命令ＳＵＢ等がある。例えば、転送命令Ｍ
ＯＶＥの命令コードＯＰには、この転送命令ＭＯＶＥに
一義的に割り当てられたビットコード（例えば、２進数
“０００１”）が設定される。また、イミディエイト値
ＩＭには転送すべきデータ（例えば、“００１００００
１１”）が、宛先レジスタ番号ＲＤには転送データを格
納する汎用レジスタ（例えば、Ｒ８）の番号“０１０
０”が、それぞれ設定される。

【００１７】この転送命令ＭＯＶＥが実行されると、ま
ず、イミディエイト値ＩＭに設定された８ビットのデー
タ“０１００００１１”の先頭部に“０“が２４ビット
付加され、３２ビット長のデータ“０００００００００
００００００００００００００００１００００１１”に
拡張される。そして、この３２ビット長のデータが汎用
レジスタＲ８に格納される。

【００１８】（２）イミディエイト形式１Ａイミディエイト形式１Ａは、１６ビットの命令語の中に
配置されるイミディエイト値ＩＭに対して、命令レジス
タ番号ＩＲＤとバイトイネーブル番号ＢＥとでで指定さ
れる拡張命令の処理を行う命令形式である。代表的な命
令として、システム制御用の無操作命令ＮＯＰ、システ
ムセンス命令ＳＴＳ、及び停止命令ＢＲＥＡＫ等があ
る。

【００１９】例えば、無操作命令ＮＯＰを設定する場
合、命令コードＯＰとして、システム制御命令に一義的
に割り当てられたビットコード（例えば、“１００
０”）が設定される。命令レジスタ番号ＩＲＤとして、
ＮＯＰ，ＳＴＳ，ＢＲＥＡＫ等の拡張命令コードの内
で、無操作命令ＮＯＰが定義されている命令レジスタ
（例えば、ＩＲＤ０）を指定するために“００”が設定
される。更に、バイトイネーブル番号ＢＥによって、命
令レジスタＩＲＤ０中で無操作命令ＮＯＰが定義されて
いる有効バイト領域（例えば、ＢＥ３＝“１１”）が設
定される。そして、イミディエイト値ＩＭには、無操作
命令ＮＯＰが割り当てられた任意のバイト数のデータが
設定される。このシステム制御命令が実行されると、イ
ミディエイト値ＩＭで指定された無操作命令ＮＯＰの命
令コードが、命令レジスタ番号ＩＲＤ及びバイトイネー
ブル番号ＢＥで選択される命令レジスタＩＲＤ０にセッ
トされる。このセットされた命令レジスタＩＲＤ０がデ
コードされて、無操作命令ＮＯＰへのデコード条件が生
成され、何も処理を行わない命令が実行される。

【００２０】（３）ジャンプ形式２ジャンプ形式２は、所定の条件が満たされている場合
に、１６ビットの命令語の中に配置される分岐アドレス
ＴＡＲＧＥＴに、プログラムの制御を移す命令形式であ
る。代表的な命令として、無条件分岐命令ＪＭＰ、条件
分岐命令ＢＲＡＮＣＨ、及び呼出命令ＣＡＬＬ等があ
る。例えば、無条件分岐命令ＪＭＰを設定する場合、命
令コードＯＰとして、この無条件分岐命令ＪＭＰに一義
的に割り当てられたビットコード（例えば、“０１０
０”）が設定される。また、分岐アドレスＴＡＲＧＥＴ
には、プログラムの飛び先のアドレスを設定する。この
無条件分岐命令ＪＭＰが実行されると、現時点のプログ
ラムカウンタＰＣの値に、分岐アドレスＴＡＲＧＥＴに
設定されている値が加算され、その加算結果がプログラ
ムカウンタＰＣにセットされる。これによって実行アド
レスが変更され、分岐先のアドレスにプログラムの制御
が移される。

【００２１】（４）レジスタ形式３レジスタ形式３は、１６ビットの命令語の中に配置され
るソースレジスタ番号ＲＳと宛先レジスタ番号ＲＤで指
定されるレジスタ間の演算処理を行う命令形式である。
代表的な命令として、データ転送用の転送命令ＭＯＶ
Ｅ、算術演算用の加算命令ＡＤＤ及び減算命令ＳＵＢ、
論理演算用の論理積命令ＡＮＤ及び論理和命令ＯＲ等が
ある。

【００２２】例えば、転送命令ＭＯＶＥは、命令コード
ＯＰとして、この転送命令ＭＯＶＥに一義的に割り当て
られたビットコード（例えば、“１００１”）が設定さ
れる。また、ソースレジスタ番号ＲＳとして、転送する
データが格納されている汎用レジスタ（例えば、Ｒ２）
を指定するために“００１０”が設定される。更に、結
果を格納する宛先レジスタ番号ＲＤとして、汎用レジス
タ（例えば、Ｒ３）を指定するために“００１１”が設
定される。この転送命令ＭＯＶＥが実行されると、汎用
レジスタＲ２に格納されているデータが読み出されて、
汎用レジスタＲ３に格納される。

【００２３】以上のように、この第１の実施形態の命令
アーキテクチャは、イミディエイト形式１Ａの命令によ
って命令レジスタ番号ＩＲＤとバイトイネーブル番号Ｂ
Ｅに基づいて拡張命令を定義するとともに、４個の命令
レジスタＩＲＤ０〜ＩＲＤ３を有するため、次の（ａ）
〜（ｄ）のような利点がある。（ａ）１６ビットの命令語の中に新たな拡張命令コー
ドを定義できるので、容易に命令の拡張が可能になる。（ｂ）命令コードＯＰの構成が統一されているため
に、命令コードＯＰのデコードが単純になり、容易にハ
ードウエア構成を実現することが可能になる。

【００２４】（ｃ）イミディエイト形式１の宛先レジ
スタ番号ＲＤの領域に、イミディエイト形式１Ａの命令
レジスタ番号ＩＲＤ及びバイトイネーブル番号ＢＥを割
り当てている。これにより、命令語の構成を他の命令形
式と同一構成に統一することができる。（ｄ）２ビットの命令レジスタ番号ＩＲＤ、２ビット
のバイトイネーブル番号ＢＥ、及び８ビットのイミディ
エイト値ＩＭの組み合わせにより、命令コードＯＰ部の
デコード条件を変えずに、容易に命令コードを最大４０
９６まで増加させることができる。

【００２５】第２の実施形態図４は、本発明の第２の実施形態を示す命令アーキテク
チャの構成図であり、図１中の要素と共通の要素には共
通の符号が付されている。この実施形態の命令アーキテ
クチャでは、図１の第１の実施形態の命令アーキテクチ
ャにおけるミディエイト形式１Ａに代えて、これと構成
及び機能の異なるイミディエイト形式１Ｂを設けてい
る。

【００２６】イミディエイト形式１Ｂの命令は、４ビッ
トの命令コードＯＰの他、２ビットの命令レジスタ番号
ＩＲＤと、２ビットのシフト指定領域（例えば、バイト
シフト番号）ＢＳと、８ビットのイミディエイト値ＩＭ
とで構成され、この命令語の中に配置されるイミディエ
イト値ＩＭと、命令レジスタＩＲＤとの演算処理を行う
命令である。代表的な命令として、システム制御用の無
操作命令ＮＯＰ、システムセンス命令ＳＴＳ、及び停止
命令ＢＲＥＡＫ等がある。この演算処理では、指定され
た命令レジスタＩＲＤ内のシフト数がバイトシフト番号
ＢＳで指定されるようになっている。その他のイミディ
エイト形式１、ジャンプ形式２、及びレジスタ形式３の
命令は、第１の実施形態と同様である。

【００２７】このような命令アーキテクチャにおけるイ
ミディエイト形式１Ｂの命令は、次のように動作する。
例えば、無操作命令ＮＯＰを設定する場合、命令コード
ＯＰとして、システム制御命令に一義的に割り当てられ
たビットコード（例えば、“１０００”）が設定され
る。命令レジスタ番号ＩＲＤとして、ＮＯＰ，ＳＴＳ，
ＢＲＥＡＫ等の拡張命令コードの内で、無操作命令ＮＯ
Ｐが定義されている命令レジスタ（例えば、ＩＲＤ０）
を指定するために“００”が設定される。更に、バイト
シフト番号ＢＳによって、命令レジスタＩＲＤ０をシフ
トさせるシフトサイズが定義されている有効バイト領域
（例えば、“１１”）が設定される。そして、イミディ
エイト値ＩＭには、無操作命令ＮＯＰが割り当てられた
任意のバイト数のデータが設定される。

【００２８】このシステム制御命令が実行されると、イ
ミディエイト値ＩＭで指定された無操作命令ＮＯＰの命
令コードが、命令レジスタ番号ＩＲＤ及びバイトイネー
ブル番号ＢＥで選択される命令レジスタＩＲＤ０にセッ
トされる。このセットされた命令レジスタＩＲＤ０がデ
コードされて、無操作命令ＮＯＰへのデコード条件が生
成され、何も処理を行わない命令が実行される。以上の
ように、この第２の実施形態の命令アーキテクチャは、
イミディエイト形式１Ｂの命令によって命令レジスタ番
号ＩＲＤとバイトシフト番号ＢＳを定義するとともに、
４個の命令レジスタＩＲＤ０〜ＩＲＤ３を有している。
これにより、前記第１の実施形態における（ａ），
（ｂ）の利点に加えて、次の（ｅ）〜（ｇ）のような利
点がある。

【００２９】（ｅ）イミディエイト形式１の宛先レジ
スタ番号ＲＤの領域に、イミディエイト形式１Ｂの命令
レジスタ番号ＩＲＤ及びバイトシフト番号ＢＳを割り当
てることにより、命令語の構成を他の命令形式と同一構
成に統一することができる。（ｆ）２ビットの命令レジスタ番号ＩＲＤ、２ビット
のバイトシフト番号ＢＳ、及び８ビットのイミディエイ
ト値ＩＭの組み合わせにより、命令コードＯＰ部のデコ
ード条件を変えずに、容易に命令コードを最大４０９６
まで増加させることができる。（ｇ）拡張定義の命令コードをシフトしたデータとし
て定義することによって、命令レジスタＩＲＤと同一長
にすることができる。これにより、第１の実施形態より
も命令レジスタＩＲＤのデコード条件が減少するので、
ハードウエア構成の単純化が可能になる。

【００３０】第３の実施形態図５は、本発明の第３の実施形態を示す命令アーキテク
チャの構成図であり、図１中の要素と共通の要素には共
通の符号が付されている。この実施形態の命令アーキテ
クチャでは、図１の第１の実施形態の命令アーキテクチ
ャにおけるイミディエイト形式１Ａに代えて、これと構
成及び機能の異なるイミディエイト形式１Ｃを設けてい
る。更に、イミディエイト形式１Ｃを実行するために、
４個の３２ビットの命令レジスタＩＲＤ０〜ＩＲＤ３に
代えて、１６個の８ビットの拡張命令レジスタＩＲＢ０
〜ＩＲＢ１５を設けている。

【００３１】イミディエイト形式１Ｃの命令は、４ビッ
トの命令コードＯＰの他、４ビットの拡張命令レジスタ
番号ＩＲＢと、８ビットのイミディエイト値ＩＭとで構
成され、この命令語の中に配置されるイミディエイト値
ＩＭと、拡張命令レジスタＩＲＢｋ（但し、ｋ＝０〜１
５）との演算処理を行う命令である。代表的な命令とし
て、システム制御用の無操作命令ＮＯＰ、システムセン
ス命令ＳＴＳ、及び停止命令ＢＲＥＡＫ等がある。その
他のイミディエイト形式１、ジャンプ形式２、及びレジ
スタ形式３の命令は、第１の実施形態と同様である。

【００３２】このような命令アーキテクチャにおけるイ
ミディエイト形式１Ｃの命令は、次のように動作する。
例えば、無操作命令ＮＯＰを設定する場合、命令コード
ＯＰとして、システム制御命令に一義的に割り当てられ
たビットコード（例えば、“１０００”）が設定され
る。拡張命令レジスタ番号ＩＲＢとして、ＮＯＰ，ＳＴ
Ｓ，ＢＲＥＡＫ等の拡張命令コードの内で、無操作命令
ＮＯＰが定義されている拡張命令レジスタ（例えば、Ｉ
ＲＢ０）を指定するために“００００”が設定される。
また、イミディエイト値ＩＭには、無操作命令ＮＯＰが
割り当てられた任意のバイト数のデータが設定される。
このシステム制御命令が実行されると、イミディエイト
値ＩＭで指定された無操作命令ＮＯＰの命令コードが、
拡張命令レジスタ番号ＩＲＢで選択される拡張命令レジ
スタＩＲＢ０にセットされる。このセットされた拡張命
令レジスタＩＲＢ０がデコードされて、無操作命令ＮＯ
Ｐへのデコード条件が生成され、何も処理を行わない命
令が実行される。

【００３３】以上のように、この第３の実施形態の命令
アーキテクチャは、イミディエイト形式１Ｃの命令によ
って拡張命令レジスタ番号ＩＲＢを定義するとともに、
１６個の拡張命令レジスタＩＲＢ０〜ＩＲＢ１５を有し
ている。これにより、前記第１の実施形態における
（ａ），（ｂ）の利点に加えて、次の（ｈ）〜（ｊ）の
ような利点がある。

【００３４】（ｈ）イミディエイト形式１のディステ
ィネーションレジスタ番号ＲＤの領域に、イミディエイ
ト形式１Ｃの拡張命令レジスタ番号ＩＲＢを割り当てる
ことにができる。これにより、命令コードＯＰの構成を
他の命令形式と同一構成に統一することができる。（ｉ）４ビットの命令レジスタ番号ＩＲＢ、及び８ビ
ットのイミディエイト値ＩＭの組み合わせにより、命令
コードＯＰ部のデコード条件を変えずに、容易に命令コ
ードを最大４０９６まで増加させることができる。（ｊ）拡張定義の命令コードと、拡張命令レジスタＩ
ＲＢｋとを同一長にすることができ、第１及び第２の実
施形態よりも拡張命令レジスタＩＲＢｋのデコード条件
が減少するので、更にハードウエア構成の単純化が可能
になる。なお、本発明は、命令語の長さを１６ビットと
して説明したが、命令コードＯＰの定義とイミディエイ
ト値ＩＭのビット構成が同一で、かつ、イミディエイト
値ＩＭのビット構成のサイズと命令レジスタ番号ＩＲＤ
のビット構成のサイズが同一であれば、３２ビット、６
４ビット、１２６ビット等の命令アーキテクチャに対し
ても同様に適用可能である。

【００３５】

【発明の効果】以上詳細に説明したように、第１の発明
によれば、複数の拡張命令の内から特定の拡張命令を指
定するための拡張命令指定領域を有する第２の命令形式
を備えているので、基本命令に加えて複数の拡張命令を
サポート可能な命令アーキテクチャを構成することがで
きる。第２の発明によれば、第１の発明において、命令
レジスタとその命令レジスタ内の命令位置によって拡張
命令を指定するようにしているので、構成が簡素化でき
る。第３の発明によれば、第１の発明において、命令レ
ジスタとその命令レジスタのシフトによって拡張命令を
指定するようにしているので、第２の発明よりも構成が
簡素化できる。

【００３６】第４の発明によれば、第１の発明におい
て、拡張命令レジスタを用いて拡張命令を指定するよう
にしているので、第３の発明よりも更に構成が簡素化で
きる。第５の発明によれば、機械命令語のビット長を１
６ビットに制限せいているので、小規模なＲＩＳＣに適
した命令アーキテクチャを構成することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態を示す命令アーキテク
チャの構成図である。

【図２】従来のＲＩＳＣの命令アーキテクチャの一例を
示す構成図である。

【図３】図１中のイミディエイト形式１Ａにおけるバイ
トイネーブル番号ＢＥと命令レジスタＩＲＤ０〜ＩＲＤ
３中の有効バイト領域の関係を示す図である。

【図４】本発明の第２の実施形態を示す命令アーキテク
チャの構成図である。

【図５】本発明の第３の実施形態を示す命令アーキテク
チャの構成図である。

【符号の説明】

１，１Ａ，１Ｂ，１Ｃイミディエイト形式２ジャンプ形式３レジスタ形式ＢＥバイトイネーブル番号ＢＳバイトシフト番号ＩＭイミディエイト値ＩＲＢ拡張命令レジスタ番号ＩＲＤ命令レジスタ番号ＯＰ命令コードＲＤ宛先レジスタ番号

Claims

【特許請求の範囲】

【請求項１】すべての機械命令語が同一のビット長を
有する縮小命令セットコンピュータに適用される命令ア
ーキテクチャであって、複数の基本命令の内から特定の基本命令を指定するため
のＫビット（但し、Ｋは複数）の命令コード、複数のレ
ジスタの内から特定のレジスタを指定するためのＬビッ
ト（但し、Ｌは複数）の宛先レジスタ番号、及び処理用
のデータを設定するためのＭビット（但し、Ｍは複数）
のデータ領域を有する第１の命令形式と、前記複数の基本命令の内から特定の基本命令を指定する
ためのＫビットの命令コード、複数の拡張命令の内から
特定の拡張命令を指定するためのＬビットの拡張命令指
定領域、及び処理用のデータを設定するためのＭビット
のデータ領域を有する第２の命令形式とを、備えたことを特徴とする命令アーキテクチャ。
【請求項２】前記Ｌビットの拡張命令指定領域は、前記複数の拡張命令が格納された複数の命令レジスタの
中から特定の命令レジスタを選択するためのＮビット
（但し、２≦Ｎ≦Ｌ−２）の命令レジスタ選択領域と、前記命令レジスタ番号で選択された命令レジスタ中の前
記特定の拡張命令の位置を指定するためのＬ−Ｎビット
の位置指定領域とで、構成したことを特徴とする請求項１記載の命令アーキテ
クチャ。
【請求項３】前記Ｌビットの拡張命令指定領域は、前記複数の拡張命令が格納された複数の命令レジスタの
中から特定の命令レジスタを選択するためのＮビット
（但し、２≦Ｎ≦Ｌ−２）の命令レジスタ選択領域と、前記命令レジスタ番号で選択された命令レジスタの内容
をシフトさせて前記特定の拡張命令を指定するためのＬ
−Ｎビットのシフト指定領域とで、構成したことを特徴とする請求項１記載の命令アーキテ
クチャ。
【請求項４】前記Ｌビットの拡張命令指定領域は、前
記複数の拡張命令が格納された複数の拡張命令レジスタ
の中から特定の拡張命令レジスタを指定するための領域
であることを特徴とする請求項１記載の命令アーキテク
チャ。
【請求項５】前記機械命令語のビット長を１６とし、
前記Ｋ、Ｌ、Ｍの値を、それぞれ４、４、８としたこと
を特徴とする請求項１、２、３、または４記載の命令ア
ーキテクチャ。