JPH11306036A - タイマ自動制御装置および記録媒体 - Google Patents
タイマ自動制御装置および記録媒体Info
- Publication number
- JPH11306036A JPH11306036A JP10792198A JP10792198A JPH11306036A JP H11306036 A JPH11306036 A JP H11306036A JP 10792198 A JP10792198 A JP 10792198A JP 10792198 A JP10792198 A JP 10792198A JP H11306036 A JPH11306036 A JP H11306036A
- Authority
- JP
- Japan
- Prior art keywords
- timer
- virtual
- acceleration
- waiting time
- virtual machine
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】 （修正有）
【課題】 ソフトウェアを仮想計算機上でテストする際
にタイマを自動的に最適な加減速制御を行い、自動的に
待ち合わせ時間を最適に加減速して容易にテストを可能
にする。 【解決手段】 ソフトウェアを仮想計算機上で当該仮想
計算機の速度に対応した仮想タイマに従い処理を実行す
る手段と、仮想計算機上で所定の処理を実行開始するま
での待ち合わせ時間Ｔを検出して当該待ち合わせ時間Ｔ
を所定の閾値と比較判別する手段と、待ち合わせ時間Ｔ
が閾値よりも大きいときに仮想タイマの加速度を１にし
て実機上のタイマと同一に設定し、一方、閾値よりも小
さいときに仮想タイマの加速度を当該仮想計算機の速度
に対応する所定の値にして仮想タイマに設定する手段
と、待ち合わせ時間が到来したときに割り込みを発生さ
せて所定の処理を開始させる手段とを備える。
にタイマを自動的に最適な加減速制御を行い、自動的に
待ち合わせ時間を最適に加減速して容易にテストを可能
にする。 【解決手段】 ソフトウェアを仮想計算機上で当該仮想
計算機の速度に対応した仮想タイマに従い処理を実行す
る手段と、仮想計算機上で所定の処理を実行開始するま
での待ち合わせ時間Ｔを検出して当該待ち合わせ時間Ｔ
を所定の閾値と比較判別する手段と、待ち合わせ時間Ｔ
が閾値よりも大きいときに仮想タイマの加速度を１にし
て実機上のタイマと同一に設定し、一方、閾値よりも小
さいときに仮想タイマの加速度を当該仮想計算機の速度
に対応する所定の値にして仮想タイマに設定する手段
と、待ち合わせ時間が到来したときに割り込みを発生さ
せて所定の処理を開始させる手段とを備える。
Description
【０００１】
【発明の属する技術分野】本発明は、仮想計算機上でソ
フトウェアがタイマをもとに処理を実行するタイマ自動
制御装置および記録媒体に関するものである。
フトウェアがタイマをもとに処理を実行するタイマ自動
制御装置および記録媒体に関するものである。
【０００２】
【従来の技術】従来、ソフトウェアには、ある一定の時
間が経過したことを契機に、スケジュールされて動作す
る機能が多くある。これらの機能を仮想計算機上でその
動作を確認する際に、実際の計算機の実行速度と当該仮
想計算機のシミュレーション速度とが異なる場合、仮想
計算機上で実機上で実行したと同様の動作環境でソフト
ウェアを実行するようにしていた。
間が経過したことを契機に、スケジュールされて動作す
る機能が多くある。これらの機能を仮想計算機上でその
動作を確認する際に、実際の計算機の実行速度と当該仮
想計算機のシミュレーション速度とが異なる場合、仮想
計算機上で実機上で実行したと同様の動作環境でソフト
ウェアを実行するようにしていた。
【０００３】
【発明が解決しようとする課題】しかしながら、仮想計
算機のシミュレーション速度が実際の計算機（実機）よ
りも遅い環境においては、ソフトウェアが経過時間に基
づいた待合せ処理を行った場合、例えば図６の（ｅ）に
示すように、非常に長い待ち合わせ時間ＷＡＩＴが生じ
てしまうため、待ち合わせ時間のチェックや試験効率の
点で大きな問題が発生した。以下図６について簡単に説
明する。
算機のシミュレーション速度が実際の計算機（実機）よ
りも遅い環境においては、ソフトウェアが経過時間に基
づいた待合せ処理を行った場合、例えば図６の（ｅ）に
示すように、非常に長い待ち合わせ時間ＷＡＩＴが生じ
てしまうため、待ち合わせ時間のチェックや試験効率の
点で大きな問題が発生した。以下図６について簡単に説
明する。
【０００４】図６は、従来技術の説明図を示す。図６の
（ａ）は、実機上のソフトウェア動作を示す。ここで
は、Ａ、Ｂ、Ｃ、Ｄという処理が順次実行され、実行開
始から時間Ｔ経過後に処理Ｅを実行する様子を示す。
（ａ）は、実機上のソフトウェア動作を示す。ここで
は、Ａ、Ｂ、Ｃ、Ｄという処理が順次実行され、実行開
始から時間Ｔ経過後に処理Ｅを実行する様子を示す。
【０００５】図６の（ｂ）は、仮想計算機上のソフトウ
ェア動作を示す。ここでは、仮想計算機が実機よりも速
度が１／４であるので４倍の時間で実行しているが、処
理Ｂ、Ｃ、Ｄが実行されないうちに、時間Ｔ’経過して
処理Ｅが実行開始されてしまい、所定のテストを実行で
きないという問題がある。
ェア動作を示す。ここでは、仮想計算機が実機よりも速
度が１／４であるので４倍の時間で実行しているが、処
理Ｂ、Ｃ、Ｄが実行されないうちに、時間Ｔ’経過して
処理Ｅが実行開始されてしまい、所定のテストを実行で
きないという問題がある。
【０００６】図６の（ｃ）は、仮想計算機上のソフトウ
ェア動作を示す。ここでは、仮想計算機が実機よりも速
度が１／４であるので４倍の時間で実行すると共に待合
せ時間Ｔ’も同様に遅くした場合であって、処理Ａ、
Ｂ、Ｃ、Ｄが実行された後に時間Ｔ’経過して処理Ｅが
実行開始されるが、当該時間Ｔ’が非常に長く、ここで
は４倍に長くなっており、実機上に比して４倍の長い待
ち時間Ｔ’の間、待つ必要が生じてしまい、テスト効率
が悪くなってしまうという問題があった。
ェア動作を示す。ここでは、仮想計算機が実機よりも速
度が１／４であるので４倍の時間で実行すると共に待合
せ時間Ｔ’も同様に遅くした場合であって、処理Ａ、
Ｂ、Ｃ、Ｄが実行された後に時間Ｔ’経過して処理Ｅが
実行開始されるが、当該時間Ｔ’が非常に長く、ここで
は４倍に長くなっており、実機上に比して４倍の長い待
ち時間Ｔ’の間、待つ必要が生じてしまい、テスト効率
が悪くなってしまうという問題があった。
【０００７】例えば、ある一定時間だけメッセージを表
示して、その間にキー入力が無ければ自動的に処理を進
めるという処理を行っている場合、図６の（ｃ）の場合
には、実機上の時間の４倍の待ち時間となってしまい、
非常に長い待ち時間となってしまう問題がある。また、
図６の（ｂ）の場合には、前処理が実行されないうち
に、メッセージが表示されてしまうという不都合が生じ
るという問題がある。
示して、その間にキー入力が無ければ自動的に処理を進
めるという処理を行っている場合、図６の（ｃ）の場合
には、実機上の時間の４倍の待ち時間となってしまい、
非常に長い待ち時間となってしまう問題がある。また、
図６の（ｂ）の場合には、前処理が実行されないうち
に、メッセージが表示されてしまうという不都合が生じ
るという問題がある。
【０００８】図６の（ｄ）は、実機上のソフトウェアの
動作を示す。ここでは、ＴｓからＴｅまでがＷＡＩＴ時
間であって、この間何も処理しないで待ち合わせる。図
６の（ｅ）は、仮想計算機上のソフトウェアの動作を示
す。この場合には、仮想タイマ加速度＝１／４であっ
て、仮想タイマが４倍に遅くなっているので、ＷＡＩＴ
時間も図６の（ｄ）に比して４倍に長くなっている。
動作を示す。ここでは、ＴｓからＴｅまでがＷＡＩＴ時
間であって、この間何も処理しないで待ち合わせる。図
６の（ｅ）は、仮想計算機上のソフトウェアの動作を示
す。この場合には、仮想タイマ加速度＝１／４であっ
て、仮想タイマが４倍に遅くなっているので、ＷＡＩＴ
時間も図６の（ｄ）に比して４倍に長くなっている。
【０００９】本発明は、これらの問題を解決するため、
ソフトウェアを仮想計算機上でテストする際にタイマを
自動的に最適な加減速制御を行い、ソフトウェアに対す
る修正やオペレータによる介入操作無しに、自動的に待
ち合わせ時間を最適に加減速して容易にソフトウェアの
テストなどを実施可能にすることを目的としている。
ソフトウェアを仮想計算機上でテストする際にタイマを
自動的に最適な加減速制御を行い、ソフトウェアに対す
る修正やオペレータによる介入操作無しに、自動的に待
ち合わせ時間を最適に加減速して容易にソフトウェアの
テストなどを実施可能にすることを目的としている。
【００１０】
【課題を解決するための手段】図１を参照して課題を解
決するための手段を説明する。図１において、ソフトウ
ェア１は、仮想計算機上でシミュレーションする対象の
ソフトウェアであって、ここでは、経過時間Ｔ後にタイ
マ割り込みを発生するように依頼するものである。
決するための手段を説明する。図１において、ソフトウ
ェア１は、仮想計算機上でシミュレーションする対象の
ソフトウェアであって、ここでは、経過時間Ｔ後にタイ
マ割り込みを発生するように依頼するものである。
【００１１】タイマ加速度計算装置３は、経過時間をも
とに最適なタイマ加速度を計算するものである。仮想タ
イマ制御装置４は、タイマ加速度をもとに経過時間を補
正した補正値（補正後の経過時間、仮想タイマの値）を
生成するものである。
とに最適なタイマ加速度を計算するものである。仮想タ
イマ制御装置４は、タイマ加速度をもとに経過時間を補
正した補正値（補正後の経過時間、仮想タイマの値）を
生成するものである。
【００１２】次に、動作を説明する。仮想計算機上でソ
フトウェア１のシミュレーションなどを行う際に、タイ
マ加速度計算装置３が所定の処理を実行開始するまでの
待ち合わせ時間Ｔを検出して当該待ち合わせ時間Ｔが所
定の閾値と比較して大きいか判別し、待ち合わせ時間Ｔ
が閾値よりも大きいと判明したときに仮想タイマの加速
度を１にし、一方、待ち合わせ時間Ｔが閾値よりも小さ
いと判明したときに仮想タイマの加速度を仮想計算機の
速度に対応する所定の値にし、仮想タイマ制御装置４が
タイマ加速度をもとに仮想タイマの値を生成し、タイマ
割り込み制御装置２が仮想タイマの値（補正後の経過時
間）が所定値を越えたときにタイマ割り込みを発生さ
せ、ソフトウェアに通知するようにしている。
フトウェア１のシミュレーションなどを行う際に、タイ
マ加速度計算装置３が所定の処理を実行開始するまでの
待ち合わせ時間Ｔを検出して当該待ち合わせ時間Ｔが所
定の閾値と比較して大きいか判別し、待ち合わせ時間Ｔ
が閾値よりも大きいと判明したときに仮想タイマの加速
度を１にし、一方、待ち合わせ時間Ｔが閾値よりも小さ
いと判明したときに仮想タイマの加速度を仮想計算機の
速度に対応する所定の値にし、仮想タイマ制御装置４が
タイマ加速度をもとに仮想タイマの値を生成し、タイマ
割り込み制御装置２が仮想タイマの値（補正後の経過時
間）が所定値を越えたときにタイマ割り込みを発生さ
せ、ソフトウェアに通知するようにしている。
【００１３】この際、複数の仮想計算機毎に仮想タイマ
を設け、これら仮想計算機上での上記待ち合わせ時間Ｔ
の最小値が閾値よりも小さいと判明したときに各仮想タ
イマの加速度を１にして実機上のタイマと同一に仮想タ
イマにそれぞれ設定し、これらそれぞれ設定された仮想
タイマの値（補正後の経過時間）が所定値を越えたとき
にタイマ割り込みを発生させてそれぞれのソフトウェア
に通知するようにしている。
を設け、これら仮想計算機上での上記待ち合わせ時間Ｔ
の最小値が閾値よりも小さいと判明したときに各仮想タ
イマの加速度を１にして実機上のタイマと同一に仮想タ
イマにそれぞれ設定し、これらそれぞれ設定された仮想
タイマの値（補正後の経過時間）が所定値を越えたとき
にタイマ割り込みを発生させてそれぞれのソフトウェア
に通知するようにしている。
【００１４】従って、ソフトウェア１を仮想計算機上で
テストなどする際に仮想タイマを自動的に最適な加減速
制御を行うことにより、ソフトウェア１に対する修正や
オペレータによる介入操作無しに、自動的に待ち合わせ
時間Ｔを最適に加減速して容易にソフトウェアのテスト
などを実施することが可能となる。
テストなどする際に仮想タイマを自動的に最適な加減速
制御を行うことにより、ソフトウェア１に対する修正や
オペレータによる介入操作無しに、自動的に待ち合わせ
時間Ｔを最適に加減速して容易にソフトウェアのテスト
などを実施することが可能となる。
【００１５】
【発明の実施の形態】次に、図１から図５を用いて本発
明の実施の形態および動作を順次詳細に説明する。
明の実施の形態および動作を順次詳細に説明する。
【００１６】図１は、本発明のシステム構成図を示す。
図１において、ソフトウェア１は、仮想計算機上でシミ
ュレーションする対象のソフトウェアであって、経過時
間Ｔ後にタイマ割り込みを発生するように依頼するもの
である。
図１において、ソフトウェア１は、仮想計算機上でシミ
ュレーションする対象のソフトウェアであって、経過時
間Ｔ後にタイマ割り込みを発生するように依頼するもの
である。
【００１７】タイマ割り込み制御装置２は、仮想タイマ
制御装置４から通知されたタイマ加速度で補正された後
の経過時間が、ソフトウェア１から依頼された経過時間
になったときにタイマ割り込みでソフトウェア１に通知
したりなどするものである。
制御装置４から通知されたタイマ加速度で補正された後
の経過時間が、ソフトウェア１から依頼された経過時間
になったときにタイマ割り込みでソフトウェア１に通知
したりなどするものである。
【００１８】タイマ加速度計算装置３は、通知された経
過時間（待ち合わせ時間）に対して関数Ｆを適用して最
適なタイマ加速度を計算するものであって、例えば経過
時間（待ち合わせ時間）が所定の閾値を越えたときに加
速度１としたり、それ以外のときに仮想計算機の実機と
の性能比に対応する加速度を算出したりなどするもので
ある。例えば実機に比して仮想計算機の性能が１／１０
０であれば加速度１／１００と算出する。
過時間（待ち合わせ時間）に対して関数Ｆを適用して最
適なタイマ加速度を計算するものであって、例えば経過
時間（待ち合わせ時間）が所定の閾値を越えたときに加
速度１としたり、それ以外のときに仮想計算機の実機と
の性能比に対応する加速度を算出したりなどするもので
ある。例えば実機に比して仮想計算機の性能が１／１０
０であれば加速度１／１００と算出する。
【００１９】仮想タイマ制御装置４は、タイマ加速度を
もとに経過時間を補正した補正値（補正後の経過時間、
仮想タイマの値）を生成するものであって、たとば加速
度１／１００の場合には、補正後の経過時間はＴ・１０
０となる。
もとに経過時間を補正した補正値（補正後の経過時間、
仮想タイマの値）を生成するものであって、たとば加速
度１／１００の場合には、補正後の経過時間はＴ・１０
０となる。
【００２０】タイマ加速度表示装置５は、タイマ加速度
を表示するものである。次に、図２のフローチャートに
示す手順に従い、図１の構成の動作を詳細に説明する。
を表示するものである。次に、図２のフローチャートに
示す手順に従い、図１の構成の動作を詳細に説明する。
【００２１】図２は、本発明の動作説明フローチャート
を示す。図２において、Ｓ１は、タイマ割り込みを発生
させるまでの経過時間を指定する。これは、図１のソフ
トウェア１がタイマ割り込み制御装置２に対し、タイマ
割り込みを発生させるまでの経過時間Ｔを指定して依頼
する。
を示す。図２において、Ｓ１は、タイマ割り込みを発生
させるまでの経過時間を指定する。これは、図１のソフ
トウェア１がタイマ割り込み制御装置２に対し、タイマ
割り込みを発生させるまでの経過時間Ｔを指定して依頼
する。
【００２２】Ｓ２は、経過時間＞閾値か判別する。ＹＥ
Ｓの場合には、Ｓ１で指定された経過時間Ｔが所定の閾
値よりも大きくて、例えば利用者に入力するなどの余裕
を与えると判明したので、Ｓ９でタイマ加速度を１に設
定すると共に加速度を表示し、Ｓ４に進む。一方、Ｓ２
のＮＯの場合には、Ｓ３でタイマ加速度を実機に対する
仮想計算機の性能比に対応する１／４に設定し（減速指
示）、Ｓ４に進む。尚、複数ＣＰＵ（仮想計算機）の場
合には、それぞれの仮想計算機の経過時間のうちの最小
値が閾値よりも大きいか判別し、大きいときに加速度１
を設定する。それ以外は仮想計算機の実機との性能比の
加速度を設定する。
Ｓの場合には、Ｓ１で指定された経過時間Ｔが所定の閾
値よりも大きくて、例えば利用者に入力するなどの余裕
を与えると判明したので、Ｓ９でタイマ加速度を１に設
定すると共に加速度を表示し、Ｓ４に進む。一方、Ｓ２
のＮＯの場合には、Ｓ３でタイマ加速度を実機に対する
仮想計算機の性能比に対応する１／４に設定し（減速指
示）、Ｓ４に進む。尚、複数ＣＰＵ（仮想計算機）の場
合には、それぞれの仮想計算機の経過時間のうちの最小
値が閾値よりも大きいか判別し、大きいときに加速度１
を設定する。それ以外は仮想計算機の実機との性能比の
加速度を設定する。
【００２３】Ｓ４は、タイマ加速度を仮想タイマ制御装
置へ設定する。これは、Ｓ１ないしＳ４、およびＳ９で
タイマ加速度計算装置３がタイマ加速度を設定して仮想
タイマ制御装置４に通知する。
置へ設定する。これは、Ｓ１ないしＳ４、およびＳ９で
タイマ加速度計算装置３がタイマ加速度を設定して仮想
タイマ制御装置４に通知する。
【００２４】Ｓ５は、タイマ加速度を加速度表示装置で
表示する。Ｓ６は、補正値＝経過時間／タイマ加速度で
補正値を計算する。これは、例えば経過時間Ｔ／（１／
４）＝経過時間Ｔ×４を補正値として計算する。これに
より、実機上の経過時間Ｔが、実機に対する仮想計算機
の性能比に対応する加速度で計算して補正後の経過時間
を計算する。例えば加速度が１／４のときは、補正値＝
４Ｔと計算する。
表示する。Ｓ６は、補正値＝経過時間／タイマ加速度で
補正値を計算する。これは、例えば経過時間Ｔ／（１／
４）＝経過時間Ｔ×４を補正値として計算する。これに
より、実機上の経過時間Ｔが、実機に対する仮想計算機
の性能比に対応する加速度で計算して補正後の経過時間
を計算する。例えば加速度が１／４のときは、補正値＝
４Ｔと計算する。
【００２５】Ｓ７は、補正値をタイマ割り込み制御装置
へ通知する。Ｓ８は、補正された経過時間を経過後にタ
イマ割り込みを発生し、依頼元のソフトウェア１に通知
する。
へ通知する。Ｓ８は、補正された経過時間を経過後にタ
イマ割り込みを発生し、依頼元のソフトウェア１に通知
する。
【００２６】以上によって、仮想計算機上で動作するソ
フトウェア１が経過時間Ｔをタイマ割り込み制御装置２
に通知して依頼し、タイマ加速度計算装置３が経過時間
Ｔが例えば所定の閾値を越えたときに加速度１、それ以
外のときに実機に対する仮想計算機の性能比（例えば１
／４）を加速度と設定し、仮想タイマ制御装置４が設定
された加速度をもとに補正後の経過時間を算出し、タイ
マ割り込み制御装置２が補正後の経過時間が依頼を受け
た経過時間を越えたときにタイマ割り込みで依頼元のソ
フトウェア１に通知することが可能となる。これによ
り、経過時間Ｔが所定閾値を越えたときは実機上の経過
時間と同一の時間（例えば待ち合わせ時間）を経過した
ときに割り込みで通知し、一方、経過時間Ｔが閾値より
も小さいときには実機と仮想計算機の性能比の加速度で
経過時間を補正し、補正後の経過時間が依頼を受けた経
過時間を越えたときに割り込みで通知する。以下具体例
について順次詳細に説明する。
フトウェア１が経過時間Ｔをタイマ割り込み制御装置２
に通知して依頼し、タイマ加速度計算装置３が経過時間
Ｔが例えば所定の閾値を越えたときに加速度１、それ以
外のときに実機に対する仮想計算機の性能比（例えば１
／４）を加速度と設定し、仮想タイマ制御装置４が設定
された加速度をもとに補正後の経過時間を算出し、タイ
マ割り込み制御装置２が補正後の経過時間が依頼を受け
た経過時間を越えたときにタイマ割り込みで依頼元のソ
フトウェア１に通知することが可能となる。これによ
り、経過時間Ｔが所定閾値を越えたときは実機上の経過
時間と同一の時間（例えば待ち合わせ時間）を経過した
ときに割り込みで通知し、一方、経過時間Ｔが閾値より
も小さいときには実機と仮想計算機の性能比の加速度で
経過時間を補正し、補正後の経過時間が依頼を受けた経
過時間を越えたときに割り込みで通知する。以下具体例
について順次詳細に説明する。
【００２７】図３は、本発明の動作説明図を示す。図３
の（ａ）は、実機上の時間を示す。ここでは図示のよう
に、Ｔｅ−Ｔｓ時間（＝ＷＡＩＴ時間）後にタイマ割り
込みを設定する。
の（ａ）は、実機上の時間を示す。ここでは図示のよう
に、Ｔｅ−Ｔｓ時間（＝ＷＡＩＴ時間）後にタイマ割り
込みを設定する。
【００２８】図３の（ｂ）は、仮想計算機上のソフトウ
ェアの動作（本発明を適用しない場合）を示す。この場
合には、図３の（ａ）の実機上の時間がタイマ加速度Ｉ
／４に対応して全てが４倍に長くなっている。
ェアの動作（本発明を適用しない場合）を示す。この場
合には、図３の（ａ）の実機上の時間がタイマ加速度Ｉ
／４に対応して全てが４倍に長くなっている。
【００２９】図３の（ｃ）は、仮想計算機上のソフトウ
ェアの動作（本発明を適用した場合）を示す。この場合
には、 ・ＡからＴｓまでは、タイマ加速度１／４で減速し、時
間が４倍に長くなっている。
ェアの動作（本発明を適用した場合）を示す。この場合
には、 ・ＡからＴｓまでは、タイマ加速度１／４で減速し、時
間が４倍に長くなっている。
【００３０】・ＴｓからＴｅまでのＷＡＩＴ時間は、
（Ｔｅ−Ｔｓ）が閾値よりも大きかったのでタイマ加速
度を１に変更（既述した図２のＳ２のＹＥＳ、Ｓ９）
し、実機上と同一にする。
（Ｔｅ−Ｔｓ）が閾値よりも大きかったのでタイマ加速
度を１に変更（既述した図２のＳ２のＹＥＳ、Ｓ９）
し、実機上と同一にする。
【００３１】以上のように、本発明の図３の（ｃ）によ
れば、待ち合わせ時間（Ｔｅ−Ｔｓ＝ＷＡＩＴ）が閾値
以上のときに加速度を１に設定して実機と同一の時間と
し、それ以外は実機と仮想計算機の性能比の加速度を設
定して補正した時間を計算して設定する。これにより、
タイマ加速度を常に最適に自動的に変更することが可能
となる。
れば、待ち合わせ時間（Ｔｅ−Ｔｓ＝ＷＡＩＴ）が閾値
以上のときに加速度を１に設定して実機と同一の時間と
し、それ以外は実機と仮想計算機の性能比の加速度を設
定して補正した時間を計算して設定する。これにより、
タイマ加速度を常に最適に自動的に変更することが可能
となる。
【００３２】図４は、本発明の他のシステム構成図を示
す。これは、ＣＰＵ毎にタイマ割り込み制御装置（１）
ないし（ｎ）を設けたときの構成図である。他は同じな
ので説明を省略する。
す。これは、ＣＰＵ毎にタイマ割り込み制御装置（１）
ないし（ｎ）を設けたときの構成図である。他は同じな
ので説明を省略する。
【００３３】図４において、例えばＣＰＵ（１）のタイ
マ割り込み制御装置（１）は、当該ＣＰＵ（１）を使用
する仮想計算機上で動作するソフトウェア１から経過時
間Ｔを指定したタイマ割り込みの依頼に対応して、図１
ないし図３で説明したように、経過時間Ｔをもとに加速
度を設定（経過時間Ｔが閾値以上のときは加速度１、そ
れ以外のときは仮想計算機の加速度に設定）し、設定さ
れた加速度をもとに補正後の経過時間を算出し、依頼を
受けた経過時間Ｔを越えたときにタイマ割り込みで該当
するＣＰＵ（１）に通知する。以下図５を用いて具体例
について詳細に説明する。
マ割り込み制御装置（１）は、当該ＣＰＵ（１）を使用
する仮想計算機上で動作するソフトウェア１から経過時
間Ｔを指定したタイマ割り込みの依頼に対応して、図１
ないし図３で説明したように、経過時間Ｔをもとに加速
度を設定（経過時間Ｔが閾値以上のときは加速度１、そ
れ以外のときは仮想計算機の加速度に設定）し、設定さ
れた加速度をもとに補正後の経過時間を算出し、依頼を
受けた経過時間Ｔを越えたときにタイマ割り込みで該当
するＣＰＵ（１）に通知する。以下図５を用いて具体例
について詳細に説明する。
【００３４】図５は、本発明の他の動作説明図を示す。
これは、ＣＰＵ０、ＣＰＵ１の２台のＣＰＵの場合を示
す。図５の（ａ）は、実機上のソフトウェアの動作を示
す。
これは、ＣＰＵ０、ＣＰＵ１の２台のＣＰＵの場合を示
す。図５の（ａ）は、実機上のソフトウェアの動作を示
す。
【００３５】・ＣＰＵ０は、Ｔ０ｅ−Ｔ０ｓ時間後にＣ
ＰＵ０にタイマ割り込みを図示のように設定する。 ・ＣＰＵ１は、Ｔ１ｅ−Ｔ１ｓ時間後にＣＰＵ１にタイ
マ割り込みを図示のように設定する。
ＰＵ０にタイマ割り込みを図示のように設定する。 ・ＣＰＵ１は、Ｔ１ｅ−Ｔ１ｓ時間後にＣＰＵ１にタイ
マ割り込みを図示のように設定する。
【００３６】図５の（ｂ）は、仮想計算機上のソフトウ
ェアの動作（本発明を適用しない場合）を示す。 ・ＣＰＵ０は、加速度１／４であるので、図５の（ａ）
のＣＰＵ０の実機に比して４倍の時間と全体がなってい
る。
ェアの動作（本発明を適用しない場合）を示す。 ・ＣＰＵ０は、加速度１／４であるので、図５の（ａ）
のＣＰＵ０の実機に比して４倍の時間と全体がなってい
る。
【００３７】・ＣＰＵ１は、加速度１／４であるので、
図５の（ａ）のＣＰＵ１の実機に比して４倍の時間と全
体がなっている。図５の（ｃ）は、仮想計算機上のソフ
トウェアの動作（本発明を適用した場合）を示す。
図５の（ａ）のＣＰＵ１の実機に比して４倍の時間と全
体がなっている。図５の（ｃ）は、仮想計算機上のソフ
トウェアの動作（本発明を適用した場合）を示す。
【００３８】・ＣＰＵ０は、加速度１／４である。 ・ＣＰＵ１は、加速度１／４である。 ここで、Ｔ０ｓ〜Ｔ１ｓまでは、ＣＰＵ１がＷＡＩＴ処
理を実施していないため、待ち合わせ時間の最小値が閾
値を越えておらず、加速度は１／４のままである。ま
た、仮想タイマが加速されるのは、両ＣＰＵ０、１がと
もにＷＡＩＴ処理を実施かつ最小値が閾値を越えたＴ１
ｓ〜Ｔ０ｅまでの区間（時間）である。
理を実施していないため、待ち合わせ時間の最小値が閾
値を越えておらず、加速度は１／４のままである。ま
た、仮想タイマが加速されるのは、両ＣＰＵ０、１がと
もにＷＡＩＴ処理を実施かつ最小値が閾値を越えたＴ１
ｓ〜Ｔ０ｅまでの区間（時間）である。
【００３９】以上によって、ＣＰＵ０とＣＰＵ１の経過
時間の最小値が閾値を越えている場合に、その経過時間
（Ｔ１ｓ−Ｔ０ｅ）は加速度１とし、それ以外は仮想計
算機の加速度にして補正値を算出することにより、加速
度を最適に変更し、長い待ち合わせ時間のみ実機上の待
ち合わせ時間と同一にすることが可能となる。
時間の最小値が閾値を越えている場合に、その経過時間
（Ｔ１ｓ−Ｔ０ｅ）は加速度１とし、それ以外は仮想計
算機の加速度にして補正値を算出することにより、加速
度を最適に変更し、長い待ち合わせ時間のみ実機上の待
ち合わせ時間と同一にすることが可能となる。
【００４０】
【発明の効果】以上説明したように、本発明によれば、
ソフトウェア１を仮想計算機上でテストなどする際に仮
想タイマを自動的に最適に加減速制御する構成を採用し
ているため、ソフトウェア１に対する修正やオペレータ
による介入操作無しに、自動的に待ち合わせ時間Ｔを最
適に加減速して容易にソフトウェアのテストなどを実施
できる。これらにより、 （１） 実機と比較して仮想計算機の速度が遅い環境で
は、 ・頻繁にタイマ割り込みが発生するような通常の状態で
は、性能比にしたがって自動的にタイマが減速され、実
機上と同様の環境でソフトウェアを実行することが可能
となる。
ソフトウェア１を仮想計算機上でテストなどする際に仮
想タイマを自動的に最適に加減速制御する構成を採用し
ているため、ソフトウェア１に対する修正やオペレータ
による介入操作無しに、自動的に待ち合わせ時間Ｔを最
適に加減速して容易にソフトウェアのテストなどを実施
できる。これらにより、 （１） 実機と比較して仮想計算機の速度が遅い環境で
は、 ・頻繁にタイマ割り込みが発生するような通常の状態で
は、性能比にしたがって自動的にタイマが減速され、実
機上と同様の環境でソフトウェアを実行することが可能
となる。
【００４１】・一定時間以上、タイマ割り込みが発生し
ないような待ち合わせ処理を実行中は、自動的にタイマ
が加速され、待ち時間を実機上と同様の時間に短縮する
ことが可能となる。 （２） 実機と比較して仮想計算機の速度が速い環境で
は、 ・頻繁にタイマ割り込みが発生するような通常の状態で
は、性能比にしたがって自動的にタイマが加速され、単
位時間内により多くの処理を実行することが可能とな
る。
ないような待ち合わせ処理を実行中は、自動的にタイマ
が加速され、待ち時間を実機上と同様の時間に短縮する
ことが可能となる。 （２） 実機と比較して仮想計算機の速度が速い環境で
は、 ・頻繁にタイマ割り込みが発生するような通常の状態で
は、性能比にしたがって自動的にタイマが加速され、単
位時間内により多くの処理を実行することが可能とな
る。
【００４２】・一定時間以上、タイマ割り込みが発生し
ないような待ち合わせ処理を実行中は、自動的にタイマ
が減速され、待ち時間を実機上と同様の時間に伸長する
ことが可能となる。
ないような待ち合わせ処理を実行中は、自動的にタイマ
が減速され、待ち時間を実機上と同様の時間に伸長する
ことが可能となる。
【図１】本発明のシステム構成図である。
【図２】本発明の動作説明フローチャートである。
【図３】本発明の動作説明図である。
【図４】本発明の他のシステム構成図である。
【図５】本発明の他の動作説明図である。
【図６】従来技術の説明図である。
１：ソフトウェア ２：タイマ割り込み制御装置 ３：タイマ加速度計算装置 ４：仮想タイマ制御装置 ５：タイマ加速度表示装置
Claims (3)
- 【請求項１】仮想計算機上でソフトウェアがタイマをも
とに処理を実行するタイマ自動制御装置において、 ソフトウェアを仮想計算機上で当該仮想計算機の速度に
対応した仮想タイマに従い処理を実行する手段と、 仮想計算機上で所定の処理を実行開始するまでの待ち合
わせ時間Ｔを検出して当該待ち合わせ時間Ｔが所定の閾
値と比較して大きいか判別する手段と、 上記待ち合わせ時間Ｔが閾値よりも大きいと判明したと
きに上記仮想タイマの加速度を１にして実機上のタイマ
と同一に設定し、一方、上記待ち合わせ時間Ｔが閾値よ
りも小さいと判明したときに上記仮想タイマの加速度を
当該仮想計算機の速度に対応する所定の値にして仮想タ
イマに設定する手段と、 上記仮想タイマをもとに上記待ち合わせ時間が到来した
ときに割り込みを発生させて所定の処理を開始させる手
段とを備えたことを特徴とするタイマ自動制御装置。 - 【請求項２】複数の仮想計算機毎に仮想タイマを設け、
これら仮想計算機上での上記待ち合わせ時間Ｔの最小値
が閾値よりも小さいと判明したときに各仮想タイマの加
速度を１にして実機上のタイマと同一にそれぞれ設定し
たことを特徴とする請求項１記載のタイマ自動制御装
置。 - 【請求項３】ソフトウェアを仮想計算機上で当該仮想計
算機の速度に対応した仮想タイマに従い処理を実行する
手段と、 仮想計算機上で所定の処理を実行開始するまでの待ち合
わせ時間Ｔを検出して当該待ち合わせ時間Ｔが所定の閾
値と比較して大きいか判別する手段と、 上記待ち合わせ時間Ｔが閾値よりも大きいと判明したと
きに上記仮想タイマの加速度を１にして実機上のタイマ
と同一に設定し、一方、上記待ち合わせ時間Ｔが閾値よ
りも小さいと判明したときに上記仮想タイマの加速度を
当該仮想計算機の速度に対応する所定の値にして仮想タ
イマに設定する手段と、 上記仮想タイマをもとに上記待ち合わせ時間が到来した
ときに割り込みを発生させて所定の処理を開始させる手
段として機能させるプログラムを記録したコンピュータ
読取可能な記録媒体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10792198A JP3898332B2 (ja) | 1998-04-17 | 1998-04-17 | タイマ自動制御装置および記録媒体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10792198A JP3898332B2 (ja) | 1998-04-17 | 1998-04-17 | タイマ自動制御装置および記録媒体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11306036A true JPH11306036A (ja) | 1999-11-05 |
| JP3898332B2 JP3898332B2 (ja) | 2007-03-28 |
Family
ID=14471434
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10792198A Expired - Fee Related JP3898332B2 (ja) | 1998-04-17 | 1998-04-17 | タイマ自動制御装置および記録媒体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3898332B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008518367A (ja) * | 2004-10-29 | 2008-05-29 | インテル コーポレイション | 仮想マシン環境におけるタイマ・オフセット機構 |
| JP2013196361A (ja) * | 2012-03-19 | 2013-09-30 | Fujitsu Ltd | 情報処理装置および時間調整方法 |
-
1998
- 1998-04-17 JP JP10792198A patent/JP3898332B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008518367A (ja) * | 2004-10-29 | 2008-05-29 | インテル コーポレイション | 仮想マシン環境におけるタイマ・オフセット機構 |
| JP2013196361A (ja) * | 2012-03-19 | 2013-09-30 | Fujitsu Ltd | 情報処理装置および時間調整方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3898332B2 (ja) | 2007-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970016979A (ko) | 다중 처리 시스템에서 타스크의 큐잉 시스템 및 방법 | |
| JP2009294712A (ja) | 優先度制御装置及び優先度制御方法 | |
| JP2009163658A (ja) | 入出力制御装置およびそのファームウェア更新方法 | |
| US8555285B2 (en) | Executing a general-purpose operating system as a task under the control of a real-time operating system | |
| JPH11306036A (ja) | タイマ自動制御装置および記録媒体 | |
| JP4761229B2 (ja) | 運用管理装置、運用管理方法ならびにプログラム | |
| JP2002099435A (ja) | マルチタスク制御方法および情報処理装置 | |
| JPH10289129A (ja) | デバック用タスクスケジューラ | |
| JPH064318A (ja) | エラー検出方式 | |
| JP2002259143A (ja) | タスク数自動制御装置、タスク数自動制御方法、オンライントランザクション処理システム、プログラム | |
| TWI709308B (zh) | 網路模擬器平台上之時間控管方法及系統 | |
| JP2786985B2 (ja) | 実行中プログラムの監視方式 | |
| JPH05197577A (ja) | 仮想計算機システムにおける仮想計算機実行プライオリティ制御方式 | |
| JPH10260850A (ja) | 仮想計算機システム | |
| JPH01207837A (ja) | システム診断方式 | |
| JP2000029719A (ja) | 割込制御装置 | |
| JPH0683652A (ja) | マイクロコンピュ−タシステム | |
| JP4535663B2 (ja) | ステートマシン制御方式およびステートマシン | |
| JPH08212085A (ja) | 情報処理装置および通信処理装置 | |
| JPH0527990A (ja) | イニシエータ自動スケジユーリング方式 | |
| JP2998299B2 (ja) | プロセッサ制御装置 | |
| JP2581327B2 (ja) | 仮想計算機の入出力割込み処理方式 | |
| JP2006309371A (ja) | 印刷制御装置及びプリンタへ送信したコマンドに対する応答を待つときのタイムアウト時間の可変設定方法 | |
| TWM589404U (zh) | 網路模擬器平台上之時間控管系統 | |
| JPH01175618A (ja) | プログラム処理時間予測装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060316 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060328 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060526 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060815 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061128 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061221 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110105 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110105 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120105 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130105 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130105 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140105 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |