JPH11307322A - チップ型抵抗器の製造方法における抵抗値調整用トリミング溝の検査方法 - Google Patents

チップ型抵抗器の製造方法における抵抗値調整用トリミング溝の検査方法

Info

Publication number
JPH11307322A
JPH11307322A JP10116805A JP11680598A JPH11307322A JP H11307322 A JPH11307322 A JP H11307322A JP 10116805 A JP10116805 A JP 10116805A JP 11680598 A JP11680598 A JP 11680598A JP H11307322 A JPH11307322 A JP H11307322A
Authority
JP
Japan
Prior art keywords
film
material substrate
resistance value
dummy
trimming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10116805A
Other languages
English (en)
Inventor
Masato Doi
眞人 土井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP10116805A priority Critical patent/JPH11307322A/ja
Publication of JPH11307322A publication Critical patent/JPH11307322A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

(57)【要約】 【課題】 チップ型抵抗器1の製造に際して、その絶縁
基板2の上面における抵抗膜3に刻設した抵抗値調整用
のトリミング溝3aの良否を、低コストで、迅速に、確
実に検査する。 【手段】 前記チップ型抵抗器1の製造に際して使用す
る素材基板Aの周囲に一体的に設けた余白部A2に、ダ
ミー抵抗膜7を形成し、このダミー抵抗膜に、これを二
つに分割するトリミング溝7aを、前記各抵抗膜3に対
する抵抗値調整用のトリミング溝3aのレーザ光線によ
る刻設と同時に刻設したのち、このダミー抵抗膜7の抵
抗値を測定し、低地が検出したとき、各抵抗膜3に対す
る抵抗値調整用のトリミング溝3aを正常とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、一つのチップ型絶
縁基板に一つの抵抗膜を形成して成るチップ型抵抗器と
は、或いは、一つのチップ型絶縁基板に複数個の抵抗膜
を形成して成る多連のチップ型抵抗器において、その抵
抗膜に対して刻設する抵抗値調整用のトリミング溝を検
査する方法に関するものである。
【0002】
【従来の技術】一般に、前記したチップ型抵抗器1は、
図1に示すように、チップ型絶縁基板2の上面に一つの
抵抗膜3及びこれを覆うオーバーコート4を形成する一
方、前記絶縁基板2の左右両側面部に、前記抵抗膜3の
両端に対する端子電極5を形成すると言うように構成さ
れている。なお、この両端子電極5は、絶縁基板2の上
面に形成した上面電極5aと、絶縁基板2の両側面2
a,2bに形成した側面電極5bと、絶縁基板5の下面
に形成した下面電極(図示せず)とによって構成されて
いる。
【0003】また、前記した多連のチップ型抵抗器11
は、図2に示すように、チップ型絶縁基板12の上面に
複数個の抵抗膜13及びこれを覆うオーバーコート14
を形成する一方、前記絶縁基板12の左右両側面部に、
前記各抵抗膜13の各々の両端に対する端子電極15を
形成すると言うように構成されている。なお、この各端
子電極15は、絶縁基板12の上面に形成した上面電極
15aと、絶縁基板12の両側面12a,12bに形成
した側面電極15bと、絶縁基板15の下面に形成した
下面電極(図示せず)とによって構成されている。
【0004】そして、前記したチップ型抵抗器1の製造
に際して、従来は、以下に述べるような方法が採用され
ている(例えば、特開昭56−148804号公報等を
参照)。すなわち、先づ、前記絶縁基板2の多数個を横
方向に並べて一体化して棒状素材基板にし、更に、この
棒状素材基板の複数本を並べて一体化して成るセラミッ
ク薄板製の素材基板を用意する。
【0005】次いで、前記素材基板の表面のうち前記各
絶縁基板2の部分に、上面電極5aを形成する一方、前
記素材基板の裏面のうち前記各絶縁基板2の部分に、下
面電極を形成する。次いで、前記素材基板の表面のうち
前記各絶縁基板2の部分に、抵抗膜3を形成し、この各
抵抗膜3に対して、当該抵抗膜3における抵抗値を測定
しながらレーザ光線の照射にてL字状のトリミング溝3
aを刻設することにより、その抵抗値が所定の定格抵抗
値になるようにトリミング調整する。
【0006】そして、前記素材基板の表面のうち前記各
絶縁基板2の部分に、各抵抗膜3を覆うオーバーコート
4を形成する。次いで、前記素材基板を、各棒状素材基
板ごとにブレイクし、この棒状素材基板における左右両
長手側面、つまり、各絶縁基板2における左右両側面2
a,2bに対して、側面電極5bを形成したのち、この
棒状素材基板を、各絶縁基板2ごとにブレイクすること
により、図1に示すチップ型抵抗器1とする。
【0007】また、従来、前記したレーザ光線によるト
リミングに際しては、レーザ光線をレンズにて集光して
前記抵抗膜3に対して適宜時間だけ照射することによ
り、この照射部分における抵抗膜を気化・消失し、次い
で、抵抗膜3とレーザ光線とを相対的に適宜ピッチだけ
移動したのち、この部分にレンズにて集光したレーザ光
線を適宜時間だけ照射して、この照射部分における抵抗
膜を気化・消失することを順次繰り返すと言う方法が採
用されている。
【0008】
【発明が解決しようとする課題】この従来のレーザ光線
の照射によるトリミング方法は、レーザ光線をレンズに
て集光して抵抗膜に対して照射することを適宜ピッチの
間隔で間欠的に行うものであることにより、この方法に
よって刻設したトリミング溝3a内には、レーザ光線の
照射によって気化・消失することができないと言う取り
残しが部分的にできることになる。
【0009】そして、このように、トリミング溝3a内
に取り残しができている部分は、レーザ光線によるトリ
ミング中において抵抗膜3の抵抗値を測定するために印
加する電圧では通電現象が発生しないから、前記した所
定のレーザトリミングは支障はなく行われて、そのまま
の形態で、図1に示すチップ型抵抗器1に製品化され
る。
【0010】このようにして製品化されたチップ型抵抗
器1には、その使用中において、前記レーザ光線による
トリミングに際して抵抗値の測定のために印加する電圧
よりも高い電圧が印加する場合があり、この場合に、前
記トリミング溝3a内に取り残しができている部分で
は、通電現象が発生することになるから、抵抗値が大き
く変化することが多発すると言う問題があった。
【0011】この問題を防止するには、各抵抗膜3に対
して前記したレーザ光線によるトリミングを施した後に
おいて、この各抵抗膜3に刻設されているトリミング溝
3aを、レーザ光線によるトリミングに際して印加する
電圧よりも高い電圧が印加された場合でも抵抗値が変化
しないような形態に形成されているか否か、つまり、前
記トリミング溝3aの良否を検査する必要がある。
【0012】そして、この検査に際し、従来は、これを
肉眼で行うか、或いは、抵抗膜3の表面を、これに光を
照射した状態で、カメラに撮影し、その画像を二値化処
理することによって行うようにしているが、前記トリミ
ング溝3内の底面には、抵抗膜3の一部をレーザ光線の
照射によって気化・消失するときに発生する滓成分が、
抵抗膜3と略同じ色で薄膜状に付着しているから、前者
の肉眼による検査は、きわめて不正確であるばかりか非
能率的であり、また、後者の検査方法でも、前記トリミ
ング溝3aを、処理画像上において明確に識別すること
ができないから、前記トリミング溝3aの良否を検査す
る場合の精度が著しく低くて、製品化されたチップ型抵
抗器の中に、その後の使用時に抵抗値が大きく変化する
ような不良品が多々混入するばかりか、このトリミング
溝3aの良否を検査することに要する時間が長くなり、
製造コストがアップするのであった。
【0013】また、図2に示す多連のチップ型抵抗器1
1の場合にも、前記した方法を適用しているので、同様
の問題があった。本発明は、前記したトリミング溝内に
おける取り残しは、抵抗膜における膜厚さが厚い部分に
おいて特に発生するものである一方、前記素材基板の各
絶縁基板における抵抗膜は、当該抵抗膜のうち前記素材
基板の周囲に近い抵抗膜ほど膜厚さが厚くなるものであ
る点に着目して、このことを利用して、前記各抵抗膜に
おけるトリミング溝の良否、つまり、当該トリミング溝
がレーザ光線によるトリミングに際して印加する電圧よ
りも高い電圧が印加された場合でも抵抗値が変化しない
ような形態に形成されているか否かを、高い精度で、迅
速に行うことができるようにした検査方法を提供するこ
とを技術的課題とする。
【0014】
【課題を解決するための手段】この技術的課題を達成す
るため本発明の検査方法は、「チップ型絶縁基板の複数
個を横に並べて一体化して成る棒状基板の複数本を、平
行に並べて一体化して構成した素材基板の表面に抵抗膜
及び上面電極をスクリーン印刷にて形成する工程と、前
記各絶縁基板における抵抗膜にトリミング溝を刻設して
抵抗値が所定値になるようにレーザ光線によりトリミン
グする工程と、前記素材基板を各棒状素材基板ごとにブ
レイクし、この棒状素材基板に両長手側面に側面電極を
形成したのち、この棒状素材基板を各絶縁基板ごとにブ
レイクする工程とから成るチップ型抵抗器の製造方法に
おいて、前記素材基板の周囲に一体的に設けられる各余
白部のうち少なくとも一つの余白部の表面に、ダミー抵
抗膜を、前記素材基板における各絶縁基板に対して抵抗
膜をスクリーン印刷にて形成するとき同時に形成し、こ
のダミー抵抗膜に、当該ダミー抵抗膜を二つに分断する
トリミング溝を、前記各抵抗膜に対してトリミング溝を
刻設する工程のとき同時に刻設したのち、このダミー抵
抗膜における両端間の抵抗値を測定することを特徴とす
る。」ものである。
【0015】
【発明の作用・効果】前記素材基板の各絶縁基板の各々
に対する抵抗膜及び上面電極の形成には、一般的に、前
記素材基板の上面に各抵抗膜又は上面電極の部分に抜き
窓を穿設したスクリーンを載置したのち、このスクリー
ンの上面に供給した抵抗膜又は上面電極用のペーストを
前記各抜き窓内に塗り込むと言うスクリーン印刷方法が
採用されており、このスクリーン印刷方法によると、こ
れにより形成される膜の膜厚さは、前記素材基板の周囲
において厚くなると言う傾向を呈し、特に、前記素材基
板の周囲における四隅部において最も厚くなるものであ
る。
【0016】そこで、前記したように、素材基板の周囲
に一体的に設けられている各余白部のうち少なくとも一
つの余白部の表面に、ダミー抵抗膜を、前記素材基板に
おける各絶縁基板に対して抵抗膜をスクリーン印刷にて
形成するとき同時に形成することにより、このダミー抵
抗膜における膜厚さは、各絶縁基板における抵抗膜の膜
厚さよりも厚くなる。
【0017】そして、前記厚い膜厚さのダミー抵抗膜
に、当該ダミー抵抗膜を二つに分断するトリミング溝
を、前記各抵抗膜に対してトリミング溝を刻設する工程
のとき同時に刻設したのち、このダミー抵抗膜における
両端間の抵抗値をしかるべき電圧の負荷により測定する
ことにより、前記ダミー抵抗膜における抵抗値が無限大
(オープン)である場合には、当該ダミー抵抗膜は、こ
れに刻設されるトリミング溝にて二つに完全に分断され
ているから、このことより、各絶縁基板の抵抗膜におけ
るトリミング溝のうち大部分のトリミング溝が取り残し
のない略完全な形態になっていると推定することができ
る一方、前記ダミー抵抗膜における抵抗値が無限大(オ
ープン)でない場合には、当該ダミー抵抗膜は、これに
刻設されるトリミング溝にて完全に分断されていないか
ら、このことより、各絶縁基板の抵抗膜におけるトリミ
ング溝のうち一部のトリミング溝に取り残しが存在して
いると推定することができる。
【0018】従って、本発明によると、ダミー抵抗膜に
おける抵抗値を測定することにより、各絶縁基板の抵抗
膜におけるトリミング溝の良否を、高い精度で、迅速に
判別できるから、製品化されたチップ型抵抗器の中に、
その後の使用時に抵抗値が大きく変化するような不良品
が多々混入することを確実に低減できると共に、前記ト
リミング溝の良否を検査することに要するアップを大幅
に低減できるのである。
【0019】しかも、前記ダミー抵抗膜は、素材基板の
周囲に一体的に設けられている余白部に、各抵抗膜をス
クリーン印刷にて形成するとき同時に形成するものであ
るから、このダミー抵抗膜を形成するために要するコス
トアップは殆どなく、且つ、このダミー抵抗膜を、素材
基板に対する余白部と一緒に廃棄処分できるのである。
【0020】特に、前記ダミー抵抗膜を、請求項2に記
載したように、前記素材基板の周囲に一体的に設けられ
る各余白部における四つの隅部に形成することにより、
この各ダミー抵抗膜にとける膜厚さが最も厚くなるか
ら、各絶縁基板の抵抗膜におけるトリミング溝の良否を
検査することの精度を更に向上できるのである。
【0021】
【発明の実施の形態】以下、本発明の実施の形態を、図
3〜図6の図面について説明する。この図3〜図6は、
図1に示すチップ型抵抗器1を製造する場合の実施の形
態である。この図において、符号Aは、セラミック製の
素材基板を示し、この素材基板Aは、前記図1に示すチ
ップ型抵抗器1を構成する絶縁基板2の複数個を横方向
に並べて一体化して棒状素材基板A1にし、この棒状素
材基板A1の複数本を並べて一体化し、更に、その周囲
に、余白部A2を一体的に設けたものに構成されてい
る。
【0022】なお、この素材基板Aの表面には、当該素
材基板Aを各棒状素材基板A1ごとにブレイクするため
の複数本の縦ブレイク溝A3と、前記棒状素材基板A1
を各絶縁基板2ごとにブレイクするための複数本の横ブ
レイク溝A4とが刻設されている。そして、前記素材基
板Aの裏面のうち各絶縁基板2の部分に、下面電極を形
成し、次いで、前記素材基板の表面のうち各絶縁基板2
の部分に、図4に示すように、上面電極5aをスクリー
ン印刷にて形成したのち、図5に示すように、抵抗膜3
をスクリーン印刷にて形成する。なお、抵抗膜3の方を
先に、上面電極5aの方を後で形成するようにしても良
い。
【0023】この上面電極5a及び抵抗膜3の各々をス
クリーン印刷にて形成するに際しては、前記素材基板A
の四隅部における余白部A2に、一対のダミー電極6
と、その間を接続するダミー抵抗膜7とを同時に形成す
る。次いで、前記素材基板Aの各絶縁基板2における両
上面電極5aに通電用のプローブを接触して、抵抗膜3
における抵抗値を測定しながら、図6に示すように、抵
抗膜3に対してレーザ光線の照射によるトリミング溝3
aを刻設することにより、抵抗値3にとける抵抗値が所
定の定格抵抗値になるようにトリミング調節する。
【0024】この各抵抗膜3に対するトリミング調節に
際しては、前記素材基板Aの四隅部における各ダミー抵
抗膜7に、当該ダミー抵抗膜7を二つに分断するトリミ
ング溝7aを、レーザ光線の照射によって刻設する。そ
して、前記各ダミー抵抗膜7に対する両電極6に通電用
のプローブを接触して、各ダミー抵抗膜7の両端間の抵
抗値を測定する。
【0025】これにより、前記各ダミー抵抗膜7におけ
る抵抗値が無限大(オープン)である場合には、当該ダ
ミー抵抗膜は、その膜厚さが厚いにもかかわらずこれに
刻設されるトリミング溝7aにて二つに完全に分断され
ているから、このことより、各絶縁基板2の抵抗膜3に
おけるトリミング溝3aのうち大部分のトリミング溝3
aが取り残しのない略完全な形態になっていると推定す
ることができ、また、前記各ダミー抵抗膜7における抵
抗値が無限大(オープン)でない場合には、当該ダミー
抵抗膜7は、これに刻設されるトリミング溝7aにて完
全に分断されていないから、このことより、各絶縁基板
2の抵抗膜3におけるトリミング溝3aのうち一部のト
リミング溝3aに取り残しが存在していると推定するこ
とができると言うように、各ダミー抵抗膜7における抵
抗値を測定することにより、各絶縁基板2の抵抗膜3に
おけるトリミング溝3aの良否を判別できるのである。
【0026】なお、各ダミー抵抗膜7における抵抗値が
認められた場合には、前記したレーザ光線によるトリミ
ングを再度繰り返して行うのである。このようにして、
各絶縁基板の抵抗膜3におけるトリミング溝3aの検査
を完了すると、以下は、従来の同様に、素材基板Aの表
面のうち各絶縁基板2の部分に、抵抗膜3を覆うオーバ
ーコート4を形成し、次いで、素材基板Aを、その周囲
における各余白部A2を除去したのち、各棒状素材基板
A1ごとにブレイクし、この各棒状素材基板A1におけ
る左右両長手側面に側面電極5bを形成したのち、この
各棒状素材基板A1を、各絶縁基板2ごとにブイレクす
ることにより、図1に示すような構成のチップ型抵抗器
1とするのである。
【0027】なお、前記実施の形態は、図1に示すチッ
プ型抵抗器1の製造に適用した場あであったが、本発明
は、これに限らず、図2に示す多連のチップ型抵抗器1
1も、同様に方法にて製造されるものであることから、
この多連のチップ型抵抗器11に対しても適用できるこ
とは言うまでもない。
【図面の簡単な説明】
【図1】チップ型抵抗器を示す斜視図である。
【図2】多連のチップ型抵抗器を示す斜視図である。
【図3】素材基板の斜視図である。
【図4】前記素材基板に上面電極を形成した状態を示す
斜視図である。
【図5】前記素材基板に抵抗膜とダミー抵抗膜とを形成
した状態を示す斜視図である。
【図6】前記素材基板における抵抗膜及びダミー抵抗膜
に対してトリミング溝を刻設した状態を示す斜視図であ
る。
【符号の説明】
1 チップ型抵抗器 11 多連のチップ型抵抗器 2,12 絶縁基板 3,13 抵抗膜 3a,13a トリミング溝 4,14 オーバーコート 5,15 端子電極 5a,15a 上面電極 5b,15b 側面電極 6 ダミー電極 7 ダミー抵抗膜 7a トリミング溝 A 素材基板 A1 棒状素材基板 A2 余白部 A3,A4 ブレイク溝

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】チップ型絶縁基板の複数個を横に並べて一
    体化して成る棒状基板の複数本を、平行に並べて一体化
    して構成した素材基板の表面に抵抗膜及び上面電極をス
    クリーン印刷にて形成する工程と、前記各絶縁基板にお
    ける抵抗膜にトリミング溝を刻設して抵抗値が所定値に
    なるようにレーザ光線によりトリミングする工程と、前
    記素材基板を各棒状素材基板ごとにブレイクし、この棒
    状素材基板に両長手側面に側面電極を形成したのち、こ
    の棒状素材基板を各絶縁基板ごとにブレイクする工程と
    から成るチップ型抵抗器の製造方法において、 前記素材基板の周囲に一体的に設けられる各余白部のう
    ち少なくとも一つの余白部の表面に、ダミー抵抗膜を、
    前記素材基板における各絶縁基板に対して抵抗膜をスク
    リーン印刷にて形成するとき同時に形成し、このダミー
    抵抗膜に、当該ダミー抵抗膜を二つに分断するトリミン
    グ溝を、前記各抵抗膜に対してトリミング溝を刻設する
    工程のとき同時に刻設したのち、このダミー抵抗膜にお
    ける両端間の抵抗値を測定することを特徴とするチップ
    型抵抗器の製造方法における抵抗値調整用トリミング溝
    の検査方法。
  2. 【請求項2】前記請求項1において、前記ダミー抵抗膜
    を、前記素材基板の周囲に一体的に設けられる各余白部
    における四つの隅部に形成することを特徴とするチップ
    型抵抗器の製造方法における抵抗値調整用トリミング溝
    の検査方法。
JP10116805A 1998-04-27 1998-04-27 チップ型抵抗器の製造方法における抵抗値調整用トリミング溝の検査方法 Pending JPH11307322A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10116805A JPH11307322A (ja) 1998-04-27 1998-04-27 チップ型抵抗器の製造方法における抵抗値調整用トリミング溝の検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10116805A JPH11307322A (ja) 1998-04-27 1998-04-27 チップ型抵抗器の製造方法における抵抗値調整用トリミング溝の検査方法

Publications (1)

Publication Number Publication Date
JPH11307322A true JPH11307322A (ja) 1999-11-05

Family

ID=14696107

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10116805A Pending JPH11307322A (ja) 1998-04-27 1998-04-27 チップ型抵抗器の製造方法における抵抗値調整用トリミング溝の検査方法

Country Status (1)

Country Link
JP (1) JPH11307322A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021161866A (ja) * 2020-03-31 2021-10-11 株式会社ビーエステクノ 融雪制御システム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021161866A (ja) * 2020-03-31 2021-10-11 株式会社ビーエステクノ 融雪制御システム

Similar Documents

Publication Publication Date Title
JP3637124B2 (ja) チップ型抵抗器の構造及びその製造方法
JPH08306503A (ja) チップ状電子部品
JPH10289803A (ja) 抵抗器およびその製造方法
US4910492A (en) Electric laminar resistor and method of making same
JP2001076912A (ja) チップ抵抗器におけるレーザトリミング方法
JPH11307322A (ja) チップ型抵抗器の製造方法における抵抗値調整用トリミング溝の検査方法
JPH0630292B2 (ja) 複合部品の製造方法
JPS62122102A (ja) 感熱記録ヘツド及びその製造方法
JP3748703B2 (ja) チップ型抵抗器におけるトリミング溝の検査方法
US6535106B2 (en) Chip resistor
JP2009194129A (ja) 薄膜チップ抵抗器の製造方法
JP3825183B2 (ja) チップ抵抗器におけるレーザトリミング方法
JP2000030902A (ja) チップ型抵抗器とその製造方法
JPH01152701A (ja) チップ型電子部品
JPH07193342A (ja) 電子部品の実装回路基板
JP2001076901A (ja) チップ抵抗器の構造及び製造方法
JPH0616763Y2 (ja) サーマルヘッド
JPH10189308A (ja) 厚膜サーミスタの抵抗値調整方法及び厚膜サーミスタ
JPH04170085A (ja) リフロー半田付け方法及び電子部品
JPS6312366B2 (ja)
JPH04355901A (ja) チップ抵抗器
JPH11111513A (ja) チップ抵抗器の製造方法
JPS63207105A (ja) 厚膜抵抗体の抵抗値調整方法
JPH04239101A (ja) チップ型抵抗器およびその製造方法
JPH11340018A (ja) 膜状抵抗体を有する電子部品