JPH11307470A - Ｓｏｉ基板の製造方法 - Google Patents
Ｓｏｉ基板の製造方法Info
- Publication number
- JPH11307470A JPH11307470A JP11159598A JP11159598A JPH11307470A JP H11307470 A JPH11307470 A JP H11307470A JP 11159598 A JP11159598 A JP 11159598A JP 11159598 A JP11159598 A JP 11159598A JP H11307470 A JPH11307470 A JP H11307470A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- silicon substrate
- crystal silicon
- type
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 262
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 72
- 229920005591 polysilicon Polymers 0.000 claims abstract description 49
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 33
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 33
- 239000010703 silicon Substances 0.000 claims abstract description 33
- -1 Hydrogen ions Chemical class 0.000 claims abstract description 15
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 claims abstract description 15
- 239000001257 hydrogen Substances 0.000 claims abstract description 14
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 14
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 95
- 238000000034 method Methods 0.000 claims description 24
- 238000010438 heat treatment Methods 0.000 claims description 17
- 238000005468 ion implantation Methods 0.000 claims description 14
- 238000005498 polishing Methods 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 abstract description 52
- 229910001385 heavy metal Inorganic materials 0.000 abstract description 21
- 239000012535 impurity Substances 0.000 abstract description 21
- 238000005247 gettering Methods 0.000 abstract description 9
- 239000000243 solution Substances 0.000 abstract description 4
- 238000011109 contamination Methods 0.000 abstract description 2
- 238000002347 injection Methods 0.000 abstract 3
- 239000007924 injection Substances 0.000 abstract 3
- 239000010408 film Substances 0.000 description 61
- 239000013078 crystal Substances 0.000 description 47
- 238000000926 separation method Methods 0.000 description 12
- 239000012299 nitrogen atmosphere Substances 0.000 description 9
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 6
- 239000010409 thin film Substances 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 5
- 238000004140 cleaning Methods 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- ZDVYABSQRRRIOJ-UHFFFAOYSA-N boron;iron Chemical compound [Fe]#B ZDVYABSQRRRIOJ-UHFFFAOYSA-N 0.000 description 1
- 238000010835 comparative analysis Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000012086 standard solution Substances 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】
【課題】 水素イオン注入技術を用いて作製される半導
体層が酸化膜を介して半導体基板上に重ね合わされてい
るＳＯＩ基板において、大きなゲッタリング能力を有し
半導体層を重金属不純物で汚染させない。 【解決手段】 ｐ型の単結晶シリコン基板１１の表面に
酸化膜１２を形成する。単結晶基板１１の表面から水素
イオンを注入して単結晶基板１１内部に水素イオン注入
領域１１ａを形成する。支持基板となるｐ型の多結晶シ
リコン基板１３の片面にｐ型のポリシリコン層１４を形
成し研磨する。酸化膜１２にこのポリシリコン層１４が
密着するように単結晶基板１１に多結晶基板１３を重ね
合わせて密着させる。単結晶基板１１を多結晶基板１３
に密着させたまま熱処理して単結晶基板１１を注入領域
１１ａで多結晶基板１３から分離して多結晶基板１３の
表面にシリコン層１１ｂを形成する。この多結晶基板１
３を更に熱処理する。
体層が酸化膜を介して半導体基板上に重ね合わされてい
るＳＯＩ基板において、大きなゲッタリング能力を有し
半導体層を重金属不純物で汚染させない。 【解決手段】 ｐ型の単結晶シリコン基板１１の表面に
酸化膜１２を形成する。単結晶基板１１の表面から水素
イオンを注入して単結晶基板１１内部に水素イオン注入
領域１１ａを形成する。支持基板となるｐ型の多結晶シ
リコン基板１３の片面にｐ型のポリシリコン層１４を形
成し研磨する。酸化膜１２にこのポリシリコン層１４が
密着するように単結晶基板１１に多結晶基板１３を重ね
合わせて密着させる。単結晶基板１１を多結晶基板１３
に密着させたまま熱処理して単結晶基板１１を注入領域
１１ａで多結晶基板１３から分離して多結晶基板１３の
表面にシリコン層１１ｂを形成する。この多結晶基板１
３を更に熱処理する。
Description
【０００１】
【発明の属する技術分野】本発明は、水素イオン注入技
術を用いて作製される絶縁膜上に半導体層を設けたＳＯ
Ｉ（Silicon On Insulator）基板の製造方法に関するも
のである。
術を用いて作製される絶縁膜上に半導体層を設けたＳＯ
Ｉ（Silicon On Insulator）基板の製造方法に関するも
のである。
【０００２】
【従来の技術】この種のＳＯＩ基板は将来の超高集積回
路（ＵＬＳＩ）基板として注目されてきている。このＳ
ＯＩ基板の製造方法には、シリコン基板同士を絶縁膜
を介して貼り合わせる方法、絶縁性基板又は絶縁性薄
膜を表面に有する基板の上にシリコン薄膜を堆積させる
方法、シリコン基板の内部に高濃度の酸素イオンを注
入した後、高温でアニール処理してこのシリコン基板表
面から所定の深さの領域に埋込みシリコン酸化層を形成
し、その表面側のＳｉ層を活性領域とするＳＩＭＯＸ法
などがある。また最近、半導体基板に水素イオン等の注
入を行った後に、この半導体基板をイオン注入面を重ね
合せ面として支持基板に重ね合せ、この積層体を５００
℃を越える温度に昇温して上記半導体基板を上記水素イ
オン等を注入した領域で支持基板から分離し、支持基板
の表面に半導体の薄膜を有する薄い半導体材料フィルム
の製造方法が提案されている（特開平５−２１１１２
８）。この方法では、イオンを半導体基板の内部に表面
から均一に注入できれば、均一な厚さの薄い半導体層を
有する半導体基板が得られる。また支持基板の表面に予
め酸化膜を設けておけば、この方法により支持基板とこ
の基板上に形成されて埋込み酸化膜として作用する酸化
膜とこの酸化膜上に形成された半導体層とを有するＳＯ
Ｉ基板を製造することができる。
路（ＵＬＳＩ）基板として注目されてきている。このＳ
ＯＩ基板の製造方法には、シリコン基板同士を絶縁膜
を介して貼り合わせる方法、絶縁性基板又は絶縁性薄
膜を表面に有する基板の上にシリコン薄膜を堆積させる
方法、シリコン基板の内部に高濃度の酸素イオンを注
入した後、高温でアニール処理してこのシリコン基板表
面から所定の深さの領域に埋込みシリコン酸化層を形成
し、その表面側のＳｉ層を活性領域とするＳＩＭＯＸ法
などがある。また最近、半導体基板に水素イオン等の注
入を行った後に、この半導体基板をイオン注入面を重ね
合せ面として支持基板に重ね合せ、この積層体を５００
℃を越える温度に昇温して上記半導体基板を上記水素イ
オン等を注入した領域で支持基板から分離し、支持基板
の表面に半導体の薄膜を有する薄い半導体材料フィルム
の製造方法が提案されている（特開平５−２１１１２
８）。この方法では、イオンを半導体基板の内部に表面
から均一に注入できれば、均一な厚さの薄い半導体層を
有する半導体基板が得られる。また支持基板の表面に予
め酸化膜を設けておけば、この方法により支持基板とこ
の基板上に形成されて埋込み酸化膜として作用する酸化
膜とこの酸化膜上に形成された半導体層とを有するＳＯ
Ｉ基板を製造することができる。
【０００３】
【発明が解決しようとする課題】しかし、上記酸化膜上
に形成された上記半導体層がデバイスプロセス中に重金
属不純物により汚染された場合には、埋込み酸化膜がゲ
ッタリング能力を有するゲッタリング層となって重金属
不純物を捕捉した後で、熱処理の進行に伴って結晶化し
た酸化層が一旦捕捉した重金属不純物を上記半導体層中
に放出し再分布を生じ易く、これに起因して半導体層の
汚染による品質劣化が生じる問題がある。本発明の目的
は、水素イオン注入技術を用いて作製される半導体層が
酸化膜を介して半導体基板上に重ね合わされているＳＯ
Ｉ基板において、大きなゲッタリング能力を有し半導体
層を重金属不純物で汚染させないＳＯＩ基板の製造方法
を提供することにある。
に形成された上記半導体層がデバイスプロセス中に重金
属不純物により汚染された場合には、埋込み酸化膜がゲ
ッタリング能力を有するゲッタリング層となって重金属
不純物を捕捉した後で、熱処理の進行に伴って結晶化し
た酸化層が一旦捕捉した重金属不純物を上記半導体層中
に放出し再分布を生じ易く、これに起因して半導体層の
汚染による品質劣化が生じる問題がある。本発明の目的
は、水素イオン注入技術を用いて作製される半導体層が
酸化膜を介して半導体基板上に重ね合わされているＳＯ
Ｉ基板において、大きなゲッタリング能力を有し半導体
層を重金属不純物で汚染させないＳＯＩ基板の製造方法
を提供することにある。
【０００４】
【課題を解決するための手段】請求項１に係る発明は、
図１に示すように、ｐ型の単結晶シリコン基板１１の表
面に酸化膜１２を形成する工程と、単結晶シリコン基板
１１の表面から水素イオンを注入して単結晶シリコン基
板１１内部に水素イオン注入領域１１ａを形成する工程
と、支持基板となるｐ型の多結晶シリコン基板１３の片
面にｐ型のポリシリコン層１４を形成する工程と、この
ｐ型のポリシリコン層１４を鏡面研磨する工程と、酸化
膜１２に鏡面研磨したｐ型のポリシリコン層１４が密着
するように単結晶シリコン基板１１に多結晶シリコン基
板１３を重ね合わせて密着させる工程と、単結晶シリコ
ン基板１１を多結晶シリコン基板１３に密着させたまま
所定の温度で熱処理して単結晶シリコン基板１１を水素
イオン注入領域１１ａで多結晶シリコン基板１３から分
離して多結晶シリコン基板１３の表面にシリコン層１１
ｂを形成する工程と、表面にシリコン層１１ｂを有する
多結晶シリコン基板１３を更に熱処理する工程とを含む
ＳＯＩ基板の製造方法である。図１に示すように、酸化
膜１２の下側にはこれに密着してｐ型のポリシリコン層
１４が形成されているため、シリコン層１１ｂがデバイ
スプロセス中に重金属不純物により汚染されても、ｐ型
のポリシリコン層１４とともに多結晶シリコン基板１３
全体がゲッタリング層として作用する。即ちシリコン層
１１ｂ中の重金属不純物が酸化膜１２を通過してｐ型の
ポリシリコン層１４及びｐ型の多結晶シリコン基板１３
の双方の粒界に捕捉されるため、熱処理が進行してもシ
リコン層１１ｂは重金属不純物で汚染されない。また粒
界の大きな多結晶シリコン基板と酸化膜を直接密着した
場合、接合強度が小さい場合があるが、本発明では、ｐ
型の多結晶シリコン基板１３と酸化膜１２との間には研
磨により平坦化したｐ型のポリシリコン層１４が形成さ
れているため、多結晶シリコン基板１３と酸化膜１２と
の接合強度が増大する。なお、ｐ型の多結晶シリコン基
板１３は、単結晶シリコンインゴットの有転位化部をス
ライスした後、鏡面研磨したものを利用することで、低
コストで作製することもできる。
図１に示すように、ｐ型の単結晶シリコン基板１１の表
面に酸化膜１２を形成する工程と、単結晶シリコン基板
１１の表面から水素イオンを注入して単結晶シリコン基
板１１内部に水素イオン注入領域１１ａを形成する工程
と、支持基板となるｐ型の多結晶シリコン基板１３の片
面にｐ型のポリシリコン層１４を形成する工程と、この
ｐ型のポリシリコン層１４を鏡面研磨する工程と、酸化
膜１２に鏡面研磨したｐ型のポリシリコン層１４が密着
するように単結晶シリコン基板１１に多結晶シリコン基
板１３を重ね合わせて密着させる工程と、単結晶シリコ
ン基板１１を多結晶シリコン基板１３に密着させたまま
所定の温度で熱処理して単結晶シリコン基板１１を水素
イオン注入領域１１ａで多結晶シリコン基板１３から分
離して多結晶シリコン基板１３の表面にシリコン層１１
ｂを形成する工程と、表面にシリコン層１１ｂを有する
多結晶シリコン基板１３を更に熱処理する工程とを含む
ＳＯＩ基板の製造方法である。図１に示すように、酸化
膜１２の下側にはこれに密着してｐ型のポリシリコン層
１４が形成されているため、シリコン層１１ｂがデバイ
スプロセス中に重金属不純物により汚染されても、ｐ型
のポリシリコン層１４とともに多結晶シリコン基板１３
全体がゲッタリング層として作用する。即ちシリコン層
１１ｂ中の重金属不純物が酸化膜１２を通過してｐ型の
ポリシリコン層１４及びｐ型の多結晶シリコン基板１３
の双方の粒界に捕捉されるため、熱処理が進行してもシ
リコン層１１ｂは重金属不純物で汚染されない。また粒
界の大きな多結晶シリコン基板と酸化膜を直接密着した
場合、接合強度が小さい場合があるが、本発明では、ｐ
型の多結晶シリコン基板１３と酸化膜１２との間には研
磨により平坦化したｐ型のポリシリコン層１４が形成さ
れているため、多結晶シリコン基板１３と酸化膜１２と
の接合強度が増大する。なお、ｐ型の多結晶シリコン基
板１３は、単結晶シリコンインゴットの有転位化部をス
ライスした後、鏡面研磨したものを利用することで、低
コストで作製することもできる。
【０００５】請求項２に係る発明は、図２に示すよう
に、ｐ型の第１単結晶シリコン基板１１の表面に酸化膜
１２を形成する工程と、第１単結晶シリコン基板１１の
表面から水素イオンを注入して第１単結晶シリコン基板
１１内部に水素イオン注入領域１１ａを形成する工程
と、第１単結晶シリコン基板１１に酸化膜１２を介して
支持基板となるｐ+型又はｐ++型の第２単結晶シリコン
基板１３ａを重ね合わせて密着させる工程と、第１単結
晶シリコン基板１１を第２単結晶シリコン基板１３ａに
密着させたまま所定の温度で熱処理して第１単結晶シリ
コン基板１１を水素イオン注入領域１１ａで第２単結晶
シリコン基板１３ａから分離して第２単結晶シリコン基
板１３ａの表面にシリコン層１１ｂを形成する工程と、
表面にシリコン層１１ｂを有する第２単結晶シリコン基
板１３ａを更に熱処理する工程とを含むＳＯＩ基板の製
造方法である。図２に示すように、酸化膜１２の下側に
はこれに密着してｐ+型又はｐ++型の第２単結晶シリコ
ン基板１３ａが形成されている。ｐ+型又はｐ++型単結
晶シリコン基板はｐ-型の単結晶シリコン基板に比べ、
熱処理中にＢＭＤ（Bulk MicroDefect）を形成しやす
く、このＢＭＤは重金属不純物に対する捕獲能力が高
い。またボロンは鉄等の重金属不純物と安定な鉄−ボロ
ン対を形成することから、ボロン濃度の高いｐ+型又は
ｐ++型単結晶シリコン基板は、この点からも重金属不純
物に対する捕獲能力が高い。即ち、シリコン層１１ｂが
デバイスプロセス中に重金属不純物により汚染されて
も、支持基板となるｐ+型又はｐ++型の第２単結晶シリ
コン基板１３ａ全体がゲッタリング層として作用する。
即ちシリコン層１１ｂ中の重金属不純物が酸化膜１２を
通過してｐ+型又はｐ++型の第２単結晶シリコン基板１
３ａに捕捉され、熱処理が進行してもシリコン層１１ｂ
は重金属不純物で汚染されない。
に、ｐ型の第１単結晶シリコン基板１１の表面に酸化膜
１２を形成する工程と、第１単結晶シリコン基板１１の
表面から水素イオンを注入して第１単結晶シリコン基板
１１内部に水素イオン注入領域１１ａを形成する工程
と、第１単結晶シリコン基板１１に酸化膜１２を介して
支持基板となるｐ+型又はｐ++型の第２単結晶シリコン
基板１３ａを重ね合わせて密着させる工程と、第１単結
晶シリコン基板１１を第２単結晶シリコン基板１３ａに
密着させたまま所定の温度で熱処理して第１単結晶シリ
コン基板１１を水素イオン注入領域１１ａで第２単結晶
シリコン基板１３ａから分離して第２単結晶シリコン基
板１３ａの表面にシリコン層１１ｂを形成する工程と、
表面にシリコン層１１ｂを有する第２単結晶シリコン基
板１３ａを更に熱処理する工程とを含むＳＯＩ基板の製
造方法である。図２に示すように、酸化膜１２の下側に
はこれに密着してｐ+型又はｐ++型の第２単結晶シリコ
ン基板１３ａが形成されている。ｐ+型又はｐ++型単結
晶シリコン基板はｐ-型の単結晶シリコン基板に比べ、
熱処理中にＢＭＤ（Bulk MicroDefect）を形成しやす
く、このＢＭＤは重金属不純物に対する捕獲能力が高
い。またボロンは鉄等の重金属不純物と安定な鉄−ボロ
ン対を形成することから、ボロン濃度の高いｐ+型又は
ｐ++型単結晶シリコン基板は、この点からも重金属不純
物に対する捕獲能力が高い。即ち、シリコン層１１ｂが
デバイスプロセス中に重金属不純物により汚染されて
も、支持基板となるｐ+型又はｐ++型の第２単結晶シリ
コン基板１３ａ全体がゲッタリング層として作用する。
即ちシリコン層１１ｂ中の重金属不純物が酸化膜１２を
通過してｐ+型又はｐ++型の第２単結晶シリコン基板１
３ａに捕捉され、熱処理が進行してもシリコン層１１ｂ
は重金属不純物で汚染されない。
【０００６】請求項３に係る発明は、図３に示すよう
に、ｐ型の第１単結晶シリコン基板１１の表面に酸化膜
１２を形成する工程と、第１単結晶シリコン基板１１の
表面から水素イオンを注入して第１単結晶シリコン基板
１１内部に水素イオン注入領域１１ａを形成する工程
と、支持基板となるｐ+型又はｐ++型の第２単結晶シリ
コン基板１３ａの片面にｐ-型のポリシリコン層１４ａ
を形成する工程と、このｐ-型ポリシリコン層１４ａを
鏡面研磨する工程と、酸化膜１２に鏡面研磨したｐ-型
のポリシリコン層１４ａが密着するように第１単結晶シ
リコン基板１１に第２単結晶シリコン基板１３ａを重ね
合わせて密着させる工程と、第１単結晶シリコン基板１
１を第２単結晶シリコン基板１３ａに密着させたまま所
定の温度で熱処理して第１単結晶シリコン基板１１を水
素イオン注入領域１１ａで第２単結晶シリコン基板１３
ａから分離して第２単結晶シリコン基板１３ａの表面に
シリコン層１１ｂを形成する工程と、表面にシリコン層
１１ｂを有する第２単結晶シリコン基板１３ａを更に熱
処理する工程とを含むＳＯＩ基板の製造方法である。図
３に示すように、酸化膜１２の下側にはｐ-型のポリシ
リコン層１４ａを介してｐ+型又はｐ++型の第２単結晶
シリコン基板１３ａが形成されているため、シリコン層
１１ｂがデバイスプロセス中に重金属不純物により汚染
されても、ｐ-型のポリシリコン層１４ａとともにｐ+型
又はｐ++型の第２単結晶シリコン基板１３ａがゲッタリ
ング層として作用する。即ちシリコン層１１ｂ中の重金
属不純物が酸化膜１２及びｐ-型のポリシリコン層１４
ａ及びｐ+型又はｐ++型の第２単結晶シリコン基板１３
ａの双方に捕捉され、熱処理が進行してもシリコン層１
１ｂは重金属不純物で汚染されない。またデバイスによ
っては、酸化膜１２の直下にｐ+型又はｐ++型の第２単
結晶シリコン基板１３ａがあることにより、シリコン層
１１ｂに形成された素子の動作時における空乏層の広が
りに影響を与え、電気特性に不具合を生じさせることが
懸念されるが、酸化膜１２とｐ+型又はｐ++型の第２単
結晶シリコン基板１３ａとの間に成形したｐ-型のポリ
シリコン層１４ａの厚さをデバイス設計に合わせて変え
ることにより、シリコン層１１ｂに形成された素子動作
時における空乏層の広がりへの影響を抑制することがで
きる。
に、ｐ型の第１単結晶シリコン基板１１の表面に酸化膜
１２を形成する工程と、第１単結晶シリコン基板１１の
表面から水素イオンを注入して第１単結晶シリコン基板
１１内部に水素イオン注入領域１１ａを形成する工程
と、支持基板となるｐ+型又はｐ++型の第２単結晶シリ
コン基板１３ａの片面にｐ-型のポリシリコン層１４ａ
を形成する工程と、このｐ-型ポリシリコン層１４ａを
鏡面研磨する工程と、酸化膜１２に鏡面研磨したｐ-型
のポリシリコン層１４ａが密着するように第１単結晶シ
リコン基板１１に第２単結晶シリコン基板１３ａを重ね
合わせて密着させる工程と、第１単結晶シリコン基板１
１を第２単結晶シリコン基板１３ａに密着させたまま所
定の温度で熱処理して第１単結晶シリコン基板１１を水
素イオン注入領域１１ａで第２単結晶シリコン基板１３
ａから分離して第２単結晶シリコン基板１３ａの表面に
シリコン層１１ｂを形成する工程と、表面にシリコン層
１１ｂを有する第２単結晶シリコン基板１３ａを更に熱
処理する工程とを含むＳＯＩ基板の製造方法である。図
３に示すように、酸化膜１２の下側にはｐ-型のポリシ
リコン層１４ａを介してｐ+型又はｐ++型の第２単結晶
シリコン基板１３ａが形成されているため、シリコン層
１１ｂがデバイスプロセス中に重金属不純物により汚染
されても、ｐ-型のポリシリコン層１４ａとともにｐ+型
又はｐ++型の第２単結晶シリコン基板１３ａがゲッタリ
ング層として作用する。即ちシリコン層１１ｂ中の重金
属不純物が酸化膜１２及びｐ-型のポリシリコン層１４
ａ及びｐ+型又はｐ++型の第２単結晶シリコン基板１３
ａの双方に捕捉され、熱処理が進行してもシリコン層１
１ｂは重金属不純物で汚染されない。またデバイスによ
っては、酸化膜１２の直下にｐ+型又はｐ++型の第２単
結晶シリコン基板１３ａがあることにより、シリコン層
１１ｂに形成された素子の動作時における空乏層の広が
りに影響を与え、電気特性に不具合を生じさせることが
懸念されるが、酸化膜１２とｐ+型又はｐ++型の第２単
結晶シリコン基板１３ａとの間に成形したｐ-型のポリ
シリコン層１４ａの厚さをデバイス設計に合わせて変え
ることにより、シリコン層１１ｂに形成された素子動作
時における空乏層の広がりへの影響を抑制することがで
きる。
【０００７】
【発明の実施の形態】次に本発明の実施の形態を図面に
基づいて説明する。図１に示すように、本発明の第１形
態のＳＯＩ基板を製造するには、先ずｐ型の単結晶シリ
コン基板１１を用意する。このｐ型単結晶基板１１はド
ーパントとしてボロン（Ｂ）を使用することにより作製
される。このｐ型単結晶基板１１の表面に熱酸化により
絶縁層である酸化膜１２を形成する（図１（ａ））。こ
の酸化膜１２は０．１〜２μｍ、好ましくは０．１〜
０．５μｍの厚さになるように形成される。次いで、酸
化膜１２を有するｐ型単結晶基板１１の表面から水素イ
オンを１〜１０×１０16／ｃｍ2のドーズ量及び５０〜
２００ｋｅＶの加速エネルギーでイオン注入する。その
結果、単結晶基板１１内部にイオン注入領域１１ａが形
成される（図１（ｂ））。次いで上記単結晶基板１１と
同一表面積を有し、支持基板となるｐ型の多結晶シリコ
ン基板１３を用意し、このｐ型多結晶基板１３の表面に
ＣＶＤ法によりｐ-型のポリシリコン層１４を形成する
（図１（ｃ））。このｐ型ポリシリコン層１４は０．５
〜３μｍ、好ましくは０．５〜２μｍの厚さになるよう
に形成される。次いでｐ型ポリシリコン層１４を鏡面研
磨し平坦化する。次いで単結晶基板１１とｐ型多結晶基
板１３をそれぞれ洗浄した後、酸化膜１２にポリシリコ
ン層１４が密着するように単結晶基板１１に多結晶基板
１３を重ね合わせて密着させる（図１（ｄ））。単結晶
基板１１を多結晶基板１３に密着させたまま窒素雰囲気
中で５００〜８００℃の範囲に昇温し、５〜３０分保持
して薄膜分離熱処理を行う。これにより単結晶基板１１
が水素イオンの注入ピーク位置に相当するイオン注入領
域１１ａのところで割れて上部の厚肉部１１ｃと下部の
薄い半導体層１１ｂに分離する（図１（ｅ））。次に温
度を下げて厚肉部１１ｃを取除き（図１（ｆ））、表面
にポリシリコン層１４、酸化膜１２及び半導体層１１ｂ
が順次積層された多結晶基板１３を酸素又は窒素雰囲気
中において９００〜１２００℃で３０〜１２０分間熱処
理して半導体層１１ｂと多結晶基板１３とをポリシリコ
ン層１４及び酸化膜１２を介して強固に貼り合わせる
（図１（ｇ））。更に半導体層１１ｂの分離面及び厚肉
部１１ｃの分離面をそれぞれ研磨（タッチポリッシン
グ）して平滑化する（図１（ｈ）及び図１（ｉ））。こ
れにより多結晶基板１３はＳＯＩ基板となり、厚肉部１
１ｃは新たな半導体基板として再びＳＯＩ基板の製造に
利用できる。
基づいて説明する。図１に示すように、本発明の第１形
態のＳＯＩ基板を製造するには、先ずｐ型の単結晶シリ
コン基板１１を用意する。このｐ型単結晶基板１１はド
ーパントとしてボロン（Ｂ）を使用することにより作製
される。このｐ型単結晶基板１１の表面に熱酸化により
絶縁層である酸化膜１２を形成する（図１（ａ））。こ
の酸化膜１２は０．１〜２μｍ、好ましくは０．１〜
０．５μｍの厚さになるように形成される。次いで、酸
化膜１２を有するｐ型単結晶基板１１の表面から水素イ
オンを１〜１０×１０16／ｃｍ2のドーズ量及び５０〜
２００ｋｅＶの加速エネルギーでイオン注入する。その
結果、単結晶基板１１内部にイオン注入領域１１ａが形
成される（図１（ｂ））。次いで上記単結晶基板１１と
同一表面積を有し、支持基板となるｐ型の多結晶シリコ
ン基板１３を用意し、このｐ型多結晶基板１３の表面に
ＣＶＤ法によりｐ-型のポリシリコン層１４を形成する
（図１（ｃ））。このｐ型ポリシリコン層１４は０．５
〜３μｍ、好ましくは０．５〜２μｍの厚さになるよう
に形成される。次いでｐ型ポリシリコン層１４を鏡面研
磨し平坦化する。次いで単結晶基板１１とｐ型多結晶基
板１３をそれぞれ洗浄した後、酸化膜１２にポリシリコ
ン層１４が密着するように単結晶基板１１に多結晶基板
１３を重ね合わせて密着させる（図１（ｄ））。単結晶
基板１１を多結晶基板１３に密着させたまま窒素雰囲気
中で５００〜８００℃の範囲に昇温し、５〜３０分保持
して薄膜分離熱処理を行う。これにより単結晶基板１１
が水素イオンの注入ピーク位置に相当するイオン注入領
域１１ａのところで割れて上部の厚肉部１１ｃと下部の
薄い半導体層１１ｂに分離する（図１（ｅ））。次に温
度を下げて厚肉部１１ｃを取除き（図１（ｆ））、表面
にポリシリコン層１４、酸化膜１２及び半導体層１１ｂ
が順次積層された多結晶基板１３を酸素又は窒素雰囲気
中において９００〜１２００℃で３０〜１２０分間熱処
理して半導体層１１ｂと多結晶基板１３とをポリシリコ
ン層１４及び酸化膜１２を介して強固に貼り合わせる
（図１（ｇ））。更に半導体層１１ｂの分離面及び厚肉
部１１ｃの分離面をそれぞれ研磨（タッチポリッシン
グ）して平滑化する（図１（ｈ）及び図１（ｉ））。こ
れにより多結晶基板１３はＳＯＩ基板となり、厚肉部１
１ｃは新たな半導体基板として再びＳＯＩ基板の製造に
利用できる。
【０００８】図２に示すように、本発明の第２形態のＳ
ＯＩ基板を製造するには、図１に基づく第１形態の場合
と同じ工程を繰返して、ｐ型の第１単結晶シリコン基板
１１の表面に酸化膜１２を形成する（図２（ａ））。次
いで、第１形態の場合と同様に酸化膜１２を有する第１
単結晶基板１１の表面から水素イオン注入して、基板１
１内部にイオン注入領域１１ａを形成する（図２
（ｂ））。次いで第１単結晶基板１１と同一表面積を有
し、支持基板となるｐ+型又はｐ++型の第２単結晶シリ
コン基板１３ａを用意する（図２（ｃ））。ｐ+型又は
ｐ++型の第２単結晶シリコン基板１３ａはｐ型単結晶基
板１１よりもドーパントであるボロンの濃度を濃くして
形成される。次いで第１単結晶基板１１と第２単結晶基
板１３ａをそれぞれ洗浄した後、第１単結晶シリコン基
板１１に酸化膜１２を介して第２単結晶シリコン基板１
３ａを重ね合わせて密着させる（図２（ｄ））。次いで
第１単結晶基板１１を第２単結晶基板１３ａに密着させ
たまま第１形態と同様の薄膜分離熱処理を行う。これに
より第１単結晶基板１１がイオン注入領域１１ａのとこ
ろで割れて上部の厚肉部１１ｃと下部の薄い半導体層１
１ｂに分離する（図２（ｅ））。次に温度を下げて厚肉
部１１ｃを取除き（図２（ｆ））、表面に酸化膜１２及
び半導体層１１ｂが順次積層された第２単結晶基板１３
ａを第１形態の場合と同様に熱処理して半導体層１１ｂ
と第２単結晶基板１３ａとを酸化膜１２を介して強固に
貼り合わせる（図２（ｇ））。最後に半導体層１１ｂの
分離面及び厚肉部１１ｃの分離面をそれぞれ研磨して平
滑化する（図２（ｈ）及び図２（ｉ））。これにより表
面に酸化膜１２及び半導体層１１ｂが順次積層された第
２単結晶基板１３ａからなるＳＯＩ基板を得る（図２
（ｈ））。
ＯＩ基板を製造するには、図１に基づく第１形態の場合
と同じ工程を繰返して、ｐ型の第１単結晶シリコン基板
１１の表面に酸化膜１２を形成する（図２（ａ））。次
いで、第１形態の場合と同様に酸化膜１２を有する第１
単結晶基板１１の表面から水素イオン注入して、基板１
１内部にイオン注入領域１１ａを形成する（図２
（ｂ））。次いで第１単結晶基板１１と同一表面積を有
し、支持基板となるｐ+型又はｐ++型の第２単結晶シリ
コン基板１３ａを用意する（図２（ｃ））。ｐ+型又は
ｐ++型の第２単結晶シリコン基板１３ａはｐ型単結晶基
板１１よりもドーパントであるボロンの濃度を濃くして
形成される。次いで第１単結晶基板１１と第２単結晶基
板１３ａをそれぞれ洗浄した後、第１単結晶シリコン基
板１１に酸化膜１２を介して第２単結晶シリコン基板１
３ａを重ね合わせて密着させる（図２（ｄ））。次いで
第１単結晶基板１１を第２単結晶基板１３ａに密着させ
たまま第１形態と同様の薄膜分離熱処理を行う。これに
より第１単結晶基板１１がイオン注入領域１１ａのとこ
ろで割れて上部の厚肉部１１ｃと下部の薄い半導体層１
１ｂに分離する（図２（ｅ））。次に温度を下げて厚肉
部１１ｃを取除き（図２（ｆ））、表面に酸化膜１２及
び半導体層１１ｂが順次積層された第２単結晶基板１３
ａを第１形態の場合と同様に熱処理して半導体層１１ｂ
と第２単結晶基板１３ａとを酸化膜１２を介して強固に
貼り合わせる（図２（ｇ））。最後に半導体層１１ｂの
分離面及び厚肉部１１ｃの分離面をそれぞれ研磨して平
滑化する（図２（ｈ）及び図２（ｉ））。これにより表
面に酸化膜１２及び半導体層１１ｂが順次積層された第
２単結晶基板１３ａからなるＳＯＩ基板を得る（図２
（ｈ））。
【０００９】図３に示すように、本発明の第３形態のＳ
ＯＩ基板を製造するには、図１に基づく第１形態の場合
と同じ工程を繰返して、ｐ型の第１単結晶シリコン基板
１１の表面に酸化膜１２を形成する（図３（ａ））。次
いで、第１形態の場合と同様に酸化膜１２を有する第１
単結晶基板１１の表面から水素イオン注入して、基板１
１内部にイオン注入領域１１ａを形成する（図３
（ｂ））。次いで第１単結晶基板１１と同一表面積を有
し、支持基板となるｐ+型又はｐ++型の第２単結晶シリ
コン基板１３ａを用意し、この第２単結晶基板１３ａの
表面にＣＶＤ法によりｐ-型のポリシリコン層１４ａを
形成する（図３（ｃ））。ｐ-型ポリシリコン層１４ａ
は、ｐ+型又はｐ++型の第２単結晶シリコン基板１３ａ
よりもドーパントであるボロンの濃度を低くして形成さ
れる。好ましくは、第１単結晶基板１１と同等のボロン
濃度とする。次いで、ｐ-型ポリシリコン層１４ａを鏡
面研磨し平坦化する。次いで第１単結晶基板と第２単結
晶基板をそれぞれ洗浄した後、酸化膜１２にｐ-型のポ
リシリコン層１４ａが密着するように第１単結晶基板１
１に第２単結晶基板１３ａを重ね合わせて密着させる
（図３（ｄ））。次いで第１単結晶基板１１を第２単結
晶基板１３ａに密着させたまま第１形態と同様の薄膜分
離熱処理を行う。これにより第１単結晶基板１１がイオ
ン注入領域１１ａのところで割れて上部の厚肉部１１ｃ
と下部の薄い半導体層１１ｂに分離する（図３
（ｅ））。次に温度を下げて厚肉部１１ｃを取除き（図
３（ｆ））、表面にｐ-型ポリシリコン層１４ａ、酸化
膜１２及び半導体層１１ｂが順次積層された第２単結晶
基板１３ａを第１形態の場合と同様に熱処理して半導体
層１１ｂと第２単結晶基板１３ａとを酸化膜１２及びｐ
-型ポリシリコン層１４ａを介して強固に貼り合わせる
（図３（ｇ））。最後に半導体層１１ｂの分離面及び厚
肉部１１ｃの分離面をそれぞれ研磨して平滑化する（図
３（ｈ）及び図３（ｉ））。これにより表面にｐ-型ポ
リシリコン層１４ａ、酸化膜１２及び半導体層１１ｂが
順次積層された第２単結晶基板１３ａからなるＳＯＩ基
板を得る（図３（ｈ））。
ＯＩ基板を製造するには、図１に基づく第１形態の場合
と同じ工程を繰返して、ｐ型の第１単結晶シリコン基板
１１の表面に酸化膜１２を形成する（図３（ａ））。次
いで、第１形態の場合と同様に酸化膜１２を有する第１
単結晶基板１１の表面から水素イオン注入して、基板１
１内部にイオン注入領域１１ａを形成する（図３
（ｂ））。次いで第１単結晶基板１１と同一表面積を有
し、支持基板となるｐ+型又はｐ++型の第２単結晶シリ
コン基板１３ａを用意し、この第２単結晶基板１３ａの
表面にＣＶＤ法によりｐ-型のポリシリコン層１４ａを
形成する（図３（ｃ））。ｐ-型ポリシリコン層１４ａ
は、ｐ+型又はｐ++型の第２単結晶シリコン基板１３ａ
よりもドーパントであるボロンの濃度を低くして形成さ
れる。好ましくは、第１単結晶基板１１と同等のボロン
濃度とする。次いで、ｐ-型ポリシリコン層１４ａを鏡
面研磨し平坦化する。次いで第１単結晶基板と第２単結
晶基板をそれぞれ洗浄した後、酸化膜１２にｐ-型のポ
リシリコン層１４ａが密着するように第１単結晶基板１
１に第２単結晶基板１３ａを重ね合わせて密着させる
（図３（ｄ））。次いで第１単結晶基板１１を第２単結
晶基板１３ａに密着させたまま第１形態と同様の薄膜分
離熱処理を行う。これにより第１単結晶基板１１がイオ
ン注入領域１１ａのところで割れて上部の厚肉部１１ｃ
と下部の薄い半導体層１１ｂに分離する（図３
（ｅ））。次に温度を下げて厚肉部１１ｃを取除き（図
３（ｆ））、表面にｐ-型ポリシリコン層１４ａ、酸化
膜１２及び半導体層１１ｂが順次積層された第２単結晶
基板１３ａを第１形態の場合と同様に熱処理して半導体
層１１ｂと第２単結晶基板１３ａとを酸化膜１２及びｐ
-型ポリシリコン層１４ａを介して強固に貼り合わせる
（図３（ｇ））。最後に半導体層１１ｂの分離面及び厚
肉部１１ｃの分離面をそれぞれ研磨して平滑化する（図
３（ｈ）及び図３（ｉ））。これにより表面にｐ-型ポ
リシリコン層１４ａ、酸化膜１２及び半導体層１１ｂが
順次積層された第２単結晶基板１３ａからなるＳＯＩ基
板を得る（図３（ｈ））。
【００１０】
【実施例】次に本発明の具体的態様を示すために、本発
明の実施例を比較例とともに説明する。 ＜実施例１＞図１（ａ）に示すように、ｐ型単結晶シリ
コン基板１１の表面に熱酸化により厚さ４００ｎｍの酸
化膜１２を形成した。次いで単結晶シリコン基板１１に
７０ｋｅＶの電圧を印加して水素イオンを７×１０16／
ｃｍ2のドーズ量でイオン注入して単結晶基板１１内部
にイオン注入領域１１ａを形成した（図１（ｂ））。次
いで単結晶基板１１と同一表面積を有するｐ型の多結晶
シリコン基板１３を用意し、このｐ型多結晶基板１３の
表面にＣＶＤ法により厚さ５００ｎｍのｐ型のポリシリ
コン層１４を形成した（図１（ｃ））。次いでｐ型ポリ
シリコン層１４を鏡面研磨し平坦化した。次いで、単結
晶基板１１とｐ型多結晶基板１３ａをＳＣ１洗浄液でそ
れぞれ洗浄した。次いで酸化膜１２にポリシリコン層１
４が密着するように単結晶基板１１に多結晶基板１３を
重ね合わせて密着させた（図１（ｄ））。次いで単結晶
基板１１を多結晶基板１３に密着させたまま窒素雰囲気
中で６００℃の温度で３０分間熱処理を行った。その結
果、単結晶基板１１がイオン注入領域１１ａのところで
割れて上部の厚肉部１１ｃと下部の薄い半導体層１１ｂ
に分離した（図１（ｅ））。次に温度を下げて厚肉部１
１ｃを取除き（図１（ｆ））、表面にポリシリコン層１
４、酸化膜１２及び半導体層１１ｂが順次積層された多
結晶基板１３を窒素雰囲気中において１１００℃で２時
間熱処理した（図１（ｇ））。最後に半導体層１１ｂの
分離面を研磨して平滑化して実施例１のＳＯＩ基板を製
造した（図１（ｈ））。
明の実施例を比較例とともに説明する。 ＜実施例１＞図１（ａ）に示すように、ｐ型単結晶シリ
コン基板１１の表面に熱酸化により厚さ４００ｎｍの酸
化膜１２を形成した。次いで単結晶シリコン基板１１に
７０ｋｅＶの電圧を印加して水素イオンを７×１０16／
ｃｍ2のドーズ量でイオン注入して単結晶基板１１内部
にイオン注入領域１１ａを形成した（図１（ｂ））。次
いで単結晶基板１１と同一表面積を有するｐ型の多結晶
シリコン基板１３を用意し、このｐ型多結晶基板１３の
表面にＣＶＤ法により厚さ５００ｎｍのｐ型のポリシリ
コン層１４を形成した（図１（ｃ））。次いでｐ型ポリ
シリコン層１４を鏡面研磨し平坦化した。次いで、単結
晶基板１１とｐ型多結晶基板１３ａをＳＣ１洗浄液でそ
れぞれ洗浄した。次いで酸化膜１２にポリシリコン層１
４が密着するように単結晶基板１１に多結晶基板１３を
重ね合わせて密着させた（図１（ｄ））。次いで単結晶
基板１１を多結晶基板１３に密着させたまま窒素雰囲気
中で６００℃の温度で３０分間熱処理を行った。その結
果、単結晶基板１１がイオン注入領域１１ａのところで
割れて上部の厚肉部１１ｃと下部の薄い半導体層１１ｂ
に分離した（図１（ｅ））。次に温度を下げて厚肉部１
１ｃを取除き（図１（ｆ））、表面にポリシリコン層１
４、酸化膜１２及び半導体層１１ｂが順次積層された多
結晶基板１３を窒素雰囲気中において１１００℃で２時
間熱処理した（図１（ｇ））。最後に半導体層１１ｂの
分離面を研磨して平滑化して実施例１のＳＯＩ基板を製
造した（図１（ｈ））。
【００１１】＜実施例２＞図２（ａ）〜図２（ｂ）に示
すように、実施例１と同じ工程を繰返して、表面に厚さ
４００ｎｍの酸化膜１２を有するｐ型の第１単結晶シリ
コン基板１１の内部にイオン注入領域１１ａを形成し
た。次いで単結晶基板１１と同一表面積を有するｐ+型
又はｐ++型の第２単結晶シリコン基板１３ａを用意した
（図２（ｃ））。次いで第１単結晶シリコン基板１１と
第２単結晶シリコン基板１３ａをＳＣ１洗浄液でそれぞ
れ洗浄した。次いで第１単結晶シリコン基板１１に酸化
膜１２を介して第２単結晶シリコン基板１３ａを重ね合
わせて密着させた（図２（ｄ））。次いで第１単結晶基
板１１を第２単結晶シリコン基板１３ａに密着させたま
ま窒素雰囲気中で６００℃の温度で３０分間熱処理を行
った。その結果、第１単結晶基板１１がイオン注入領域
１１ａのところで割れて上部の厚肉部１１ｃと下部の薄
い半導体層１１ｂに分離した（図２（ｅ））。次に温度
を下げて厚肉部１１ｃを取除き（図２（ｆ））、表面に
酸化膜１２及び半導体層１１ｂが順次積層された第２単
結晶シリコン基板１３ａを窒素雰囲気中において１１０
０℃で２時間熱処理した（図２（ｇ））。最後に半導体
層１１ｂの分離面を研磨して平滑化して実施例２のＳＯ
Ｉ基板を製造した（図２（ｈ））。
すように、実施例１と同じ工程を繰返して、表面に厚さ
４００ｎｍの酸化膜１２を有するｐ型の第１単結晶シリ
コン基板１１の内部にイオン注入領域１１ａを形成し
た。次いで単結晶基板１１と同一表面積を有するｐ+型
又はｐ++型の第２単結晶シリコン基板１３ａを用意した
（図２（ｃ））。次いで第１単結晶シリコン基板１１と
第２単結晶シリコン基板１３ａをＳＣ１洗浄液でそれぞ
れ洗浄した。次いで第１単結晶シリコン基板１１に酸化
膜１２を介して第２単結晶シリコン基板１３ａを重ね合
わせて密着させた（図２（ｄ））。次いで第１単結晶基
板１１を第２単結晶シリコン基板１３ａに密着させたま
ま窒素雰囲気中で６００℃の温度で３０分間熱処理を行
った。その結果、第１単結晶基板１１がイオン注入領域
１１ａのところで割れて上部の厚肉部１１ｃと下部の薄
い半導体層１１ｂに分離した（図２（ｅ））。次に温度
を下げて厚肉部１１ｃを取除き（図２（ｆ））、表面に
酸化膜１２及び半導体層１１ｂが順次積層された第２単
結晶シリコン基板１３ａを窒素雰囲気中において１１０
０℃で２時間熱処理した（図２（ｇ））。最後に半導体
層１１ｂの分離面を研磨して平滑化して実施例２のＳＯ
Ｉ基板を製造した（図２（ｈ））。
【００１２】＜実施例３＞図３（ａ）〜図３（ｂ）に示
すように、実施例１と同じ工程を繰返して、表面に厚さ
４００ｎｍの酸化膜１２を有するｐ型の第１単結晶シリ
コン基板１１の内部にイオン注入領域１１ａを形成し
た。次いで単結晶基板１１と同一表面積を有するｐ+型
又はｐ++型の第２単結晶シリコン基板１３ａを用意し、
この第２単結晶シリコン基板１３ａの表面にＣＶＤ法に
より厚さ５００ｎｍのｐ-型のポリシリコン層１４ａを
形成した（図３（ｃ））。次いでｐ-型ポリシリコン層
１４ａを鏡面研磨し平坦化した。次いで、第１単結晶シ
リコン基板１１と第２単結晶シリコン基板１３ａをＳＣ
１洗浄液でそれぞれ洗浄した。次いで酸化膜１２にポリ
シリコン層１４ａが密着するように第１単結晶基板１１
に第２単結晶シリコン基板１３ａを重ね合わせて密着さ
せた（図３（ｄ））。次いで第１単結晶基板１１を第２
単結晶シリコン基板１３ａに密着させたまま窒素雰囲気
中で６００℃の温度で３０分間熱処理を行った。その結
果、第１単結晶基板１１がイオン注入領域１１ａのとこ
ろで割れて上部の厚肉部１１ｃと下部の薄い半導体層１
１ｂに分離した（図３（ｅ））。次に温度を下げて厚肉
部１１ｃを取除き（図３（ｆ））、表面に酸化膜１２及
び半導体層１１ｂが順次積層された第２単結晶シリコン
基板１３ａを窒素雰囲気中において１１００℃で２時間
熱処理した（図３（ｇ））。最後に半導体層１１ｂの分
離面を研磨して平滑化して実施例３のＳＯＩ基板を製造
した（図３（ｈ））。
すように、実施例１と同じ工程を繰返して、表面に厚さ
４００ｎｍの酸化膜１２を有するｐ型の第１単結晶シリ
コン基板１１の内部にイオン注入領域１１ａを形成し
た。次いで単結晶基板１１と同一表面積を有するｐ+型
又はｐ++型の第２単結晶シリコン基板１３ａを用意し、
この第２単結晶シリコン基板１３ａの表面にＣＶＤ法に
より厚さ５００ｎｍのｐ-型のポリシリコン層１４ａを
形成した（図３（ｃ））。次いでｐ-型ポリシリコン層
１４ａを鏡面研磨し平坦化した。次いで、第１単結晶シ
リコン基板１１と第２単結晶シリコン基板１３ａをＳＣ
１洗浄液でそれぞれ洗浄した。次いで酸化膜１２にポリ
シリコン層１４ａが密着するように第１単結晶基板１１
に第２単結晶シリコン基板１３ａを重ね合わせて密着さ
せた（図３（ｄ））。次いで第１単結晶基板１１を第２
単結晶シリコン基板１３ａに密着させたまま窒素雰囲気
中で６００℃の温度で３０分間熱処理を行った。その結
果、第１単結晶基板１１がイオン注入領域１１ａのとこ
ろで割れて上部の厚肉部１１ｃと下部の薄い半導体層１
１ｂに分離した（図３（ｅ））。次に温度を下げて厚肉
部１１ｃを取除き（図３（ｆ））、表面に酸化膜１２及
び半導体層１１ｂが順次積層された第２単結晶シリコン
基板１３ａを窒素雰囲気中において１１００℃で２時間
熱処理した（図３（ｇ））。最後に半導体層１１ｂの分
離面を研磨して平滑化して実施例３のＳＯＩ基板を製造
した（図３（ｈ））。
【００１３】＜比較例１＞支持基板となるｐ型多結晶基
板１３の表面にｐ型のポリシリコン層１４を形成しなか
ったことを除いては実質的に実施例１の方法を繰返して
比較例１のＳＯＩ基板を製造した。
板１３の表面にｐ型のポリシリコン層１４を形成しなか
ったことを除いては実質的に実施例１の方法を繰返して
比較例１のＳＯＩ基板を製造した。
【００１４】＜比較評価＞実施例１、実施例２、実施例
３及び比較例１のそれぞれのＳＯＩ基板において、１０
００ｐｐｍの銅標準液を用いてスピンコート法によりそ
の基板表面を強制的に汚染し、窒素雰囲気中で９００
℃、１時間の熱処理を行った後、半導体層１１ｂにおけ
る銅濃度（atoms／ｃｍ3）を原子吸光法により調べた。
その結果を図４に示す。
３及び比較例１のそれぞれのＳＯＩ基板において、１０
００ｐｐｍの銅標準液を用いてスピンコート法によりそ
の基板表面を強制的に汚染し、窒素雰囲気中で９００
℃、１時間の熱処理を行った後、半導体層１１ｂにおけ
る銅濃度（atoms／ｃｍ3）を原子吸光法により調べた。
その結果を図４に示す。
【００１５】図４から明らかなように実施例１〜３の半
導体層１１ｂ中の銅濃度（atoms／ｃｍ3）は比較例１に
比べ低い。これは実施例１〜３のＳＯＩ基板が大きなゲ
ッタリング能力を有するため、比較例１のＳＯＩ基板に
比べ半導体層１１ｂが重金属不純物で汚染され難いこと
を示している。
導体層１１ｂ中の銅濃度（atoms／ｃｍ3）は比較例１に
比べ低い。これは実施例１〜３のＳＯＩ基板が大きなゲ
ッタリング能力を有するため、比較例１のＳＯＩ基板に
比べ半導体層１１ｂが重金属不純物で汚染され難いこと
を示している。
【００１６】
【発明の効果】以上述べたように、本発明によれば、水
素イオン注入技術を用いて作製される半導体層が酸化膜
を介して半導体基板上に重ね合わされているＳＯＩ基板
において、半導体基板となるｐ型の多結晶シリコン基板
の片面にｐ型のポリシリコン層を形成し、このポリシリ
コン層上に上記酸化膜を形成するか、又は半導体基板と
なるｐ+型又はｐ++型の単結晶シリコン基板上に上記酸
化膜を形成するか、又は半導体基板となるｐ+型又はｐ
++型の単結晶シリコン基板の片面にｐ-型のポリシリコ
ン層を形成し、このポリシリコン層上に上記酸化膜を形
成するようにしたから、上記半導体層がデバイスプロセ
ス中に重金属不純物により汚染されても、上記ｐ-型の
ポリシリコン層又は上記ｐ+型又はｐ++型の単結晶シリ
コン基板がゲッタリング層として作用して上記半導体層
中の重金属不純物を捕捉し、その結果、熱処理が進行し
ても上記シリコン層が重金属不純物で汚染されず、ＳＯ
Ｉ基板の品質劣化を防止できる。
素イオン注入技術を用いて作製される半導体層が酸化膜
を介して半導体基板上に重ね合わされているＳＯＩ基板
において、半導体基板となるｐ型の多結晶シリコン基板
の片面にｐ型のポリシリコン層を形成し、このポリシリ
コン層上に上記酸化膜を形成するか、又は半導体基板と
なるｐ+型又はｐ++型の単結晶シリコン基板上に上記酸
化膜を形成するか、又は半導体基板となるｐ+型又はｐ
++型の単結晶シリコン基板の片面にｐ-型のポリシリコ
ン層を形成し、このポリシリコン層上に上記酸化膜を形
成するようにしたから、上記半導体層がデバイスプロセ
ス中に重金属不純物により汚染されても、上記ｐ-型の
ポリシリコン層又は上記ｐ+型又はｐ++型の単結晶シリ
コン基板がゲッタリング層として作用して上記半導体層
中の重金属不純物を捕捉し、その結果、熱処理が進行し
ても上記シリコン層が重金属不純物で汚染されず、ＳＯ
Ｉ基板の品質劣化を防止できる。
【図１】本発明の実施形態の第１のＳＯＩ基板の製造方
法を工程順に示す図。
法を工程順に示す図。
【図２】本発明の実施形態の第２のＳＯＩ基板の製造方
法を工程順に示す図。
法を工程順に示す図。
【図３】本発明の実施形態の第３のＳＯＩ基板の製造方
法を工程順に示す図。
法を工程順に示す図。
【図４】実施例１〜３及び比較例１のＳＯＩ基板におい
て、半導体層１１ｂ中の銅濃度を示す図。
て、半導体層１１ｂ中の銅濃度を示す図。
１１ ｐ型単結晶シリコン基板 １１ａ イオン注入領域 １１ｂ 半導体層 １１ｃ 厚肉部１１ｃ １２ 酸化膜 １３ ｐ型多結晶シリコン基板 １３ａ ｐ+型又はｐ++型の第２単結晶シリコン基板 １４ ｐ型のポリシリコン層 １４ａ ｐ-型のポリシリコン層
Claims (3)
- 【請求項１】 ｐ型の単結晶シリコン基板(11)の表面に
酸化膜(12)を形成する工程と、 前記単結晶シリコン基板(11)の表面から水素イオンを注
入して前記単結晶シリコン基板(11)内部に水素イオン注
入領域(11a)を形成する工程と、 支持基板となるｐ型の多結晶シリコン基板(13)の片面に
ｐ型のポリシリコン層(14)を形成する工程と、 前記ｐ型のポリシリコン層(14)を鏡面研磨する工程と、 前記酸化膜(12)に鏡面研磨した前記ｐ型のポリシリコン
層(14)が密着するように前記単結晶シリコン基板(11)に
前記多結晶シリコン基板(13)を重ね合わせて密着させる
工程と、 前記単結晶シリコン基板(11)を多結晶シリコン基板(13)
に密着させたまま所定の温度で熱処理して前記単結晶シ
リコン基板(11)を前記水素イオン注入領域(11a)で前記
多結晶シリコン基板(13)から分離して前記多結晶シリコ
ン基板(13)の表面にシリコン層(11b)を形成する工程
と、 表面にシリコン層(11b)を有する前記多結晶シリコン基
板(13)を更に熱処理する工程とを含むＳＯＩ基板の製造
方法。 - 【請求項２】 ｐ型の第１単結晶シリコン基板(11)の表
面に酸化膜(12)を形成する工程と、 前記第１単結晶シリコン基板(11)の表面から水素イオン
を注入して前記第１単結晶シリコン基板(11)内部に水素
イオン注入領域(11a)を形成する工程と、 前記第１単結晶シリコン基板(11)に前記酸化膜(12)を介
して支持基板となるｐ+型又はｐ++型の第２単結晶シリ
コン基板(13a)を重ね合わせて密着させる工程と、 前記第１単結晶シリコン基板(11)を第２単結晶シリコン
基板(13a)に密着させたまま所定の温度で熱処理して前
記第１単結晶シリコン基板(11)を前記水素イオン注入領
域(11a)で前記第２単結晶シリコン基板(13a)から分離し
て前記第２単結晶シリコン基板(13a)の表面にシリコン
層(11b)を形成する工程と、 表面にシリコン層(11b)を有する前記第２単結晶シリコ
ン基板(13a)を更に熱処理する工程とを含むＳＯＩ基板
の製造方法。 - 【請求項３】 ｐ型の第１単結晶シリコン基板(11)の表
面に酸化膜(12)を形成する工程と、 前記第１単結晶シリコン基板(11)の表面から水素イオン
を注入して前記第１単結晶シリコン基板(11)内部に水素
イオン注入領域(11a)を形成する工程と、 支持基板となるｐ+型又はｐ++型の第２単結晶シリコン
基板(13a)の片面にｐ-型のポリシリコン層(14a)を形成
する工程と、 前記ｐ-型のポリシリコン層(14a)を鏡面研磨する工程
と、 前記酸化膜(12)に鏡面研磨した前記ｐ-型のポリシリコ
ン層(14a)が密着するように前記第１単結晶シリコン基
板(11)に前記第２単結晶シリコン基板(13a)を重ね合わ
せて密着させる工程と、 前記第１単結晶シリコン基板(11)を第２単結晶シリコン
基板(13a)に密着させたまま所定の温度で熱処理して前
記第１単結晶シリコン基板(11)を前記水素イオン注入領
域(11a)で前記第２単結晶シリコン基板(13a)から分離し
て前記第２単結晶シリコン基板(13a)の表面にシリコン
層(11b)を形成する工程と、 表面にシリコン層(11b)を有する前記第２単結晶シリコ
ン基板(13a)を更に熱処理する工程とを含むＳＯＩ基板
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11159598A JP3452122B2 (ja) | 1998-04-22 | 1998-04-22 | Ｓｏｉ基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11159598A JP3452122B2 (ja) | 1998-04-22 | 1998-04-22 | Ｓｏｉ基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11307470A true JPH11307470A (ja) | 1999-11-05 |
| JP3452122B2 JP3452122B2 (ja) | 2003-09-29 |
Family
ID=14565351
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11159598A Expired - Fee Related JP3452122B2 (ja) | 1998-04-22 | 1998-04-22 | Ｓｏｉ基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3452122B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004522296A (ja) * | 2000-12-28 | 2004-07-22 | コミツサリア タ レネルジー アトミーク | 積層構造を形成するための方法 |
| WO2005027217A1 (ja) * | 2003-09-08 | 2005-03-24 | Sumco Corporation | Ｓｏｉウェーハおよびその製造方法 |
| JP2006135182A (ja) * | 2004-11-08 | 2006-05-25 | Denso Corp | ホール効果素子及びホール効果素子の製造方法 |
| CN100349278C (zh) * | 2000-06-16 | 2007-11-14 | S.O.I.硅绝缘体技术公司 | 制备衬底的方法以及使用该方法获得的衬底 |
| EP1840951A3 (en) * | 2006-03-27 | 2009-07-08 | Okmetic Oyj | A gettering method and a wafer using the same |
-
1998
- 1998-04-22 JP JP11159598A patent/JP3452122B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100349278C (zh) * | 2000-06-16 | 2007-11-14 | S.O.I.硅绝缘体技术公司 | 制备衬底的方法以及使用该方法获得的衬底 |
| JP2004522296A (ja) * | 2000-12-28 | 2004-07-22 | コミツサリア タ レネルジー アトミーク | 積層構造を形成するための方法 |
| WO2005027217A1 (ja) * | 2003-09-08 | 2005-03-24 | Sumco Corporation | Ｓｏｉウェーハおよびその製造方法 |
| US7713838B2 (en) | 2003-09-08 | 2010-05-11 | Sumco Corporation | SOI wafer and its manufacturing method |
| JP2006135182A (ja) * | 2004-11-08 | 2006-05-25 | Denso Corp | ホール効果素子及びホール効果素子の製造方法 |
| EP1840951A3 (en) * | 2006-03-27 | 2009-07-08 | Okmetic Oyj | A gettering method and a wafer using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3452122B2 (ja) | 2003-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5706391B2 (ja) | Ｓｏｉウエーハの製造方法 | |
| US6251754B1 (en) | Semiconductor substrate manufacturing method | |
| US7052973B2 (en) | Bonded substrate for an integrated circuit containing a planar intrinsic gettering zone | |
| JPH11145436A (ja) | 張り合わせｓｏｉ基板及びその製造方法 | |
| JPH0719839B2 (ja) | 半導体基板の製造方法 | |
| CN101432849B (zh) | Soi晶片的制造方法 | |
| JPH06236976A (ja) | Ｓｏｉ及びその構成方法 | |
| JP3217089B2 (ja) | Ｓｏｉウェハおよびその製造方法 | |
| JP5183958B2 (ja) | Ｓｏｉウエーハの製造方法 | |
| JP4720163B2 (ja) | Ｓｏｉウェーハの製造方法 | |
| JP3864495B2 (ja) | 半導体基板の製造方法 | |
| JPH11297703A (ja) | 半導体装置の製造方法 | |
| JPH0878644A (ja) | 半導体集積回路装置の製造方法 | |
| JPH11191617A (ja) | Ｓｏｉ基板の製造方法 | |
| JP3452123B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP3412449B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP3484961B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPH09326396A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP3452122B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP2009218381A (ja) | ＳＯＩ（Ｓｉｌｉｃｏｎｏｎｉｎｓｕｌａｔｏｒ）基板の製造方法 | |
| JPH08316443A (ja) | Ｓｏｉ基板及びその製造方法 | |
| JP5292810B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP3810168B2 (ja) | 半導体基板の製造方法 | |
| JP2000124091A (ja) | Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ | |
| JP2002134722A (ja) | Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080718 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090718 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090718 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100718 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100718 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120718 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120718 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130718 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |