JPH11307687A - パッケージ基板 - Google Patents
パッケージ基板Info
- Publication number
- JPH11307687A JPH11307687A JP12294398A JP12294398A JPH11307687A JP H11307687 A JPH11307687 A JP H11307687A JP 12294398 A JP12294398 A JP 12294398A JP 12294398 A JP12294398 A JP 12294398A JP H11307687 A JPH11307687 A JP H11307687A
- Authority
- JP
- Japan
- Prior art keywords
- package substrate
- layer
- substrate
- integrated circuit
- circuit chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/65—Shapes or dispositions of interconnections
- H10W70/654—Top-view layouts
- H10W70/655—Fan-out layouts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
- H10W72/07554—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in dispositions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【課題】 コンデンサから瞬間的に大電流を集積回路チ
ップへ供給することができるパッケージ基板を提供す
る。 【解決手段】 パッケージ基板１０の下面側の表面であ
って集積回路チップ９０の直下にチップコンデンサＣを
実装してあるので、該チップコンデンサＣから集積回路
チップ９０までの配線の距離が短くなり、該配線のイン
ダクタンス分を低下させれるため、該集積回路チップ９
０へ瞬時に大電流を供給することができる。
ップへ供給することができるパッケージ基板を提供す
る。 【解決手段】 パッケージ基板１０の下面側の表面であ
って集積回路チップ９０の直下にチップコンデンサＣを
実装してあるので、該チップコンデンサＣから集積回路
チップ９０までの配線の距離が短くなり、該配線のイン
ダクタンス分を低下させれるため、該集積回路チップ９
０へ瞬時に大電流を供給することができる。
Description
【０００１】
【発明の属する技術分野】この発明は、上面に集積回路
チップを載置し、下面が基板側に取り付けられるパッケ
ージ基板に関するものである。
チップを載置し、下面が基板側に取り付けられるパッケ
ージ基板に関するものである。
【０００２】
【従来の技術】ＣＰＵ等の集積回路チップを載置するパ
ッケージを構成するパッケージ基板には、コンデンサが
設けられることがある。即ち、高速化に伴い、ＣＰＵが
瞬間的に大きな電流を必要とするために、パッケージ基
板にコンデンサを設け、該コンデンサに電荷を蓄えてお
き、大電流を供給できるようにしている。
ッケージを構成するパッケージ基板には、コンデンサが
設けられることがある。即ち、高速化に伴い、ＣＰＵが
瞬間的に大きな電流を必要とするために、パッケージ基
板にコンデンサを設け、該コンデンサに電荷を蓄えてお
き、大電流を供給できるようにしている。
【０００３】ここで、セラミックの多層線板において
は、図８（Ａ）に示すように絶縁層２５０の両面に導体
層２５２、２５４を形成することで、コンデンサとして
いた。一方、樹脂基板を用いるパッケージ基板において
は、図８（Ｂ）に示すように、パッケージ基板の上面に
チップコンデンサＣを載置していた。これは、該パッケ
ージ基板は、樹脂基板にて構成してあり、樹脂の誘電率
がセラミックと比較して低いため、樹脂基板の上面と下
面に導体層を設けることでパッケージ基板内部にコンデ
ンサを形成しても、高い容量を得ることができないため
である。
は、図８（Ａ）に示すように絶縁層２５０の両面に導体
層２５２、２５４を形成することで、コンデンサとして
いた。一方、樹脂基板を用いるパッケージ基板において
は、図８（Ｂ）に示すように、パッケージ基板の上面に
チップコンデンサＣを載置していた。これは、該パッケ
ージ基板は、樹脂基板にて構成してあり、樹脂の誘電率
がセラミックと比較して低いため、樹脂基板の上面と下
面に導体層を設けることでパッケージ基板内部にコンデ
ンサを形成しても、高い容量を得ることができないため
である。
【０００４】
【発明が解決しようとする課題】しかしながら、図８
（Ｂ）に示すようにパッケージ基板の上面にチップコン
デンサＣを配設すると、該チップコンデンサＣから集積
回路チップ９０への距離が離れ、該集積回路チップ９０
までの配線のインダクタンス分が大きくなるため、集積
回路チップ９０へ瞬間的に供給し得る電流量を大きくす
ることが困難であった。
（Ｂ）に示すようにパッケージ基板の上面にチップコン
デンサＣを配設すると、該チップコンデンサＣから集積
回路チップ９０への距離が離れ、該集積回路チップ９０
までの配線のインダクタンス分が大きくなるため、集積
回路チップ９０へ瞬間的に供給し得る電流量を大きくす
ることが困難であった。
【０００５】このため、本発明者は、特願平９年２２７
２３２号にて、パッケージ基板の内部にチップコンデン
サを配設する技術を提案した。この技術では、集積回路
チップ９０からコンデンサまでの距離を短くできるもの
の、製造が困難であった。
２３２号にて、パッケージ基板の内部にチップコンデン
サを配設する技術を提案した。この技術では、集積回路
チップ９０からコンデンサまでの距離を短くできるもの
の、製造が困難であった。
【０００６】本発明は、上述した課題を解決するために
なされたものであり、その目的とするところは、コンデ
ンサから瞬間的に大電流を供給することができるパッケ
ージ基板を提供することにある。
なされたものであり、その目的とするところは、コンデ
ンサから瞬間的に大電流を供給することができるパッケ
ージ基板を提供することにある。
【０００７】
【課題を解決するための手段】請求項１の発明は、上記
目的を達成するため、上面に集積回路チップを載置し、
下面が基板側に取り付けられるパッケージ基板におい
て、下面側の表面であって、集積回路チップの直下に実
装部品を取り付けたことを技術的特徴とする。
目的を達成するため、上面に集積回路チップを載置し、
下面が基板側に取り付けられるパッケージ基板におい
て、下面側の表面であって、集積回路チップの直下に実
装部品を取り付けたことを技術的特徴とする。
【０００８】また、請求項２では、上面に集積回路チッ
プを載置し、下面が基板側に取り付けられるパッケージ
基板であって、層間樹脂絶縁層と導体層とが交互に積層
され、各導体層間がバイアホールにて接続されたビルド
アップ配線層が、コア基板の両面に形成されてなるパッ
ケージ基板において、前記コア基板に形成されたスルー
ホールには、充填剤が充填されるとともに該充填剤のス
ルーホールからの露出面を覆う導体層が形成されてな
り、その導体層にはバイアホールが接続され、前記パッ
ケージ基板の下面側の表面であって、集積回路チップの
直下に実装部品を取り付けたことを技術的特徴とする。
プを載置し、下面が基板側に取り付けられるパッケージ
基板であって、層間樹脂絶縁層と導体層とが交互に積層
され、各導体層間がバイアホールにて接続されたビルド
アップ配線層が、コア基板の両面に形成されてなるパッ
ケージ基板において、前記コア基板に形成されたスルー
ホールには、充填剤が充填されるとともに該充填剤のス
ルーホールからの露出面を覆う導体層が形成されてな
り、その導体層にはバイアホールが接続され、前記パッ
ケージ基板の下面側の表面であって、集積回路チップの
直下に実装部品を取り付けたことを技術的特徴とする。
【０００９】また、請求項３では、請求項１又は２にお
いて、前記実装部品が、誘電材料としてセラミックを用
いるチップコンデンサであることを技術的特徴とする。
いて、前記実装部品が、誘電材料としてセラミックを用
いるチップコンデンサであることを技術的特徴とする。
【００１０】請求項１では、下面側の表面であって集積
回路チップの直下に実装部品（チップコンデンサ）を実
装してあるので、該実装部品から集積回路チップまでの
配線の距離が短くなり、該配線のインダクタンス分を低
下させれるため、該集積回路チップへ瞬時に大電流を供
給することができる。
回路チップの直下に実装部品（チップコンデンサ）を実
装してあるので、該実装部品から集積回路チップまでの
配線の距離が短くなり、該配線のインダクタンス分を低
下させれるため、該集積回路チップへ瞬時に大電流を供
給することができる。
【００１１】請求項２では、スルーホール直上に設けた
導体層を内層パッドとして機能せしめることで、当該バ
イアホールへバイアホールを直接接続し、スルーホール
とバイアホールとの配線距離を短くする。そして、集積
回路チップの直下に実装部品（チップコンデンサ）を実
装することで、該実装部品から集積回路チップまでの配
線の距離を短くし、該配線のインダクタンス分を低下さ
せ、該集積回路チップへ瞬時に大電流を供給することを
可能にする。
導体層を内層パッドとして機能せしめることで、当該バ
イアホールへバイアホールを直接接続し、スルーホール
とバイアホールとの配線距離を短くする。そして、集積
回路チップの直下に実装部品（チップコンデンサ）を実
装することで、該実装部品から集積回路チップまでの配
線の距離を短くし、該配線のインダクタンス分を低下さ
せ、該集積回路チップへ瞬時に大電流を供給することを
可能にする。
【００１２】請求項３では、チップコンデンサの誘電材
料として高誘電率のセラミックを用いるため、高い容量
を得ることができる。
料として高誘電率のセラミックを用いるため、高い容量
を得ることができる。
【００１３】
【発明の実施の形態】以下、本発明の１実施形態に係る
パッケージ基板について図を参照して説明する。先ず、
パッケージ基板１０の構成について、図６及び図７を参
照して説明する。図６は、集積回路チップ９０搭載前の
パッケージ基板１０の断面を示し、図７は、集積回路チ
ップ９０を搭載した状態のパッケージ基板１０の断面を
示している。図７に示すように、パッケージ基板１０の
上面側には、集積回路チップ９０が搭載され、下面側
は、ドータボード９４へ接続されている。該パッケージ
基板の下面側の表面であって集積回路チップ９０の直下
に電源用チップコンデンサＣ、及び、集積回路チップ９
０の終端用のチップ抵抗（図示せず）が実装されてい
る。該チップコンデンサＣとしては、セラミックから成
る高容量のものが選択されている。
パッケージ基板について図を参照して説明する。先ず、
パッケージ基板１０の構成について、図６及び図７を参
照して説明する。図６は、集積回路チップ９０搭載前の
パッケージ基板１０の断面を示し、図７は、集積回路チ
ップ９０を搭載した状態のパッケージ基板１０の断面を
示している。図７に示すように、パッケージ基板１０の
上面側には、集積回路チップ９０が搭載され、下面側
は、ドータボード９４へ接続されている。該パッケージ
基板の下面側の表面であって集積回路チップ９０の直下
に電源用チップコンデンサＣ、及び、集積回路チップ９
０の終端用のチップ抵抗（図示せず）が実装されてい
る。該チップコンデンサＣとしては、セラミックから成
る高容量のものが選択されている。
【００１４】図６を参照してパッケージ基板の構成につ
いて詳細に説明する。該パッケージ基板１０では、多層
コア基板３０の表面及び裏面にビルドアップ配線層８０
Ａ、８０Ｂが形成されている。該ビルトアップ層８０Ａ
は、バイアホール６０Ｕ及び導体回路５８の形成された
層間樹脂絶縁層５０と、バイアホール１６０Ｕ及び導体
回路１５８の形成された層間樹脂絶縁層１５０とからな
る。また、ビルドアップ配線層８０Ｂは、バイアホール
６０Ｄ及び導体回路５８の形成された層間樹脂絶縁層５
０と、バイアホール１６０Ｄ及び導体回路１５８の形成
された層間樹脂絶縁層１５０とからなる。
いて詳細に説明する。該パッケージ基板１０では、多層
コア基板３０の表面及び裏面にビルドアップ配線層８０
Ａ、８０Ｂが形成されている。該ビルトアップ層８０Ａ
は、バイアホール６０Ｕ及び導体回路５８の形成された
層間樹脂絶縁層５０と、バイアホール１６０Ｕ及び導体
回路１５８の形成された層間樹脂絶縁層１５０とからな
る。また、ビルドアップ配線層８０Ｂは、バイアホール
６０Ｄ及び導体回路５８の形成された層間樹脂絶縁層５
０と、バイアホール１６０Ｄ及び導体回路１５８の形成
された層間樹脂絶縁層１５０とからなる。
【００１５】上面側には、集積回路チップ９０のランド
９２（図７参照）に接続するための半田バンプ７６Ｕが
配設されている。該半田バンプ７６Ｕは、バイアホール
１６０Ｕ及びバイアホール６０Ｕを介してスルーホール
１６へ接続されている。一方、下面側には、ドータボー
ド（サブボード）９４のランド９６（図７参照）に接続
するための半田バンプ７６Ｄが配設されている。該半田
バンプ７６Ｄは、バイアホール１６０Ｄ及びバイアホー
ル６０Ｄを介してスルーホール１６へ接続されている。
また、チップコンデンサＣは、ドータボード９４からの
電源ライン（図示せず）に接続され、集積回路チップ９
０にバイアホール１６０Ｄ、６０Ｄ、スルーホール１
６、バイアホール６０Ｕ、１６０Ｕを介してして電流を
供給するように構成されている。
９２（図７参照）に接続するための半田バンプ７６Ｕが
配設されている。該半田バンプ７６Ｕは、バイアホール
１６０Ｕ及びバイアホール６０Ｕを介してスルーホール
１６へ接続されている。一方、下面側には、ドータボー
ド（サブボード）９４のランド９６（図７参照）に接続
するための半田バンプ７６Ｄが配設されている。該半田
バンプ７６Ｄは、バイアホール１６０Ｄ及びバイアホー
ル６０Ｄを介してスルーホール１６へ接続されている。
また、チップコンデンサＣは、ドータボード９４からの
電源ライン（図示せず）に接続され、集積回路チップ９
０にバイアホール１６０Ｄ、６０Ｄ、スルーホール１
６、バイアホール６０Ｕ、１６０Ｕを介してして電流を
供給するように構成されている。
【００１６】該スルーホール１６には充填剤２２が充填
され、該充填剤２２のスルーホール１６からの露出面を
覆うように導体層２６ａが形成されている。該導体層２
６ａは、円形に形成され、スルーホール１６内の充填剤
２２の上側及び下側に形成される。上層側の該導体層２
６ａには、上記バイアホール６０Ｕが直接接続され、下
層側の導体層２６ａには、上記バイアホール６０Ｄが直
接接続されている。このようにバイアホールへバイアホ
ールを直接接続することで、従来技術のようにスルーホ
ールのランドにパッドを付加し、該パッドにバイアホー
ルを接続するのと比較して、スルーホール１６とバイア
ホール６０Ｕ、６０Ｄとの配線長を短くしている。
され、該充填剤２２のスルーホール１６からの露出面を
覆うように導体層２６ａが形成されている。該導体層２
６ａは、円形に形成され、スルーホール１６内の充填剤
２２の上側及び下側に形成される。上層側の該導体層２
６ａには、上記バイアホール６０Ｕが直接接続され、下
層側の導体層２６ａには、上記バイアホール６０Ｄが直
接接続されている。このようにバイアホールへバイアホ
ールを直接接続することで、従来技術のようにスルーホ
ールのランドにパッドを付加し、該パッドにバイアホー
ルを接続するのと比較して、スルーホール１６とバイア
ホール６０Ｕ、６０Ｄとの配線長を短くしている。
【００１７】この第１実施形態のパッケージ基板１０
は、パッケージ基板の下面側の表面であって集積回路チ
ップ９０の直下に電源用チップコンデンサＣ、及び、集
積回路チップ９０の終端用のチップ抵抗（図示せず）が
実装されている。また、スルーホール１６へバイアホー
ル６０Ｕ、６０Ｄを直接接続することで、配線長を短く
している。このため、チップコンデンサＣから該パッケ
ージ基板に搭載される集積回路チップ９０までの配線長
が短くなり、該配線のインダクタンス分を低下させれる
ので、該チップコンデンサＣから集積回路チップ９０へ
瞬時的に大電流を供給することができる。同様に図示し
ないチップ抵抗（終端抵抗）から集積回路チップ９０ま
での距離が短くなるので、配線上での反射を抑えること
ができ、インピーダンス整合し易くなる。
は、パッケージ基板の下面側の表面であって集積回路チ
ップ９０の直下に電源用チップコンデンサＣ、及び、集
積回路チップ９０の終端用のチップ抵抗（図示せず）が
実装されている。また、スルーホール１６へバイアホー
ル６０Ｕ、６０Ｄを直接接続することで、配線長を短く
している。このため、チップコンデンサＣから該パッケ
ージ基板に搭載される集積回路チップ９０までの配線長
が短くなり、該配線のインダクタンス分を低下させれる
ので、該チップコンデンサＣから集積回路チップ９０へ
瞬時的に大電流を供給することができる。同様に図示し
ないチップ抵抗（終端抵抗）から集積回路チップ９０ま
での距離が短くなるので、配線上での反射を抑えること
ができ、インピーダンス整合し易くなる。
【００１８】引き続き、図６に示すパッケージ基板を製
造する方法について一例を挙げて具体的に説明する。な
お、以下に述べる方法は、セミアディティブ法によるパ
ッケージ基板の製造方法に関するものであるが、本発明
におけるパッケージ基板の製造方法では、フルアディテ
ィブ法やマルチラミネーション法、ピンラミネーション
法を採用することができる。 （１）厚さ０．５ｍｍのガラスエポキシ樹脂またはＢＴ
（ビスマレイミドトリアジン）樹脂からなるコア基板３
０の両面に１８μｍの銅箔１２がラミネートされている
銅張積層板３０Ａを出発材料とする（図１（Ａ）参
照）。この両面にエッチングレジストを設け、硫酸−過
酸化水素水溶液でエッチング処理し、導体回路１４を有
するコア基板３０を得た（図１（Ｂ））。
造する方法について一例を挙げて具体的に説明する。な
お、以下に述べる方法は、セミアディティブ法によるパ
ッケージ基板の製造方法に関するものであるが、本発明
におけるパッケージ基板の製造方法では、フルアディテ
ィブ法やマルチラミネーション法、ピンラミネーション
法を採用することができる。 （１）厚さ０．５ｍｍのガラスエポキシ樹脂またはＢＴ
（ビスマレイミドトリアジン）樹脂からなるコア基板３
０の両面に１８μｍの銅箔１２がラミネートされている
銅張積層板３０Ａを出発材料とする（図１（Ａ）参
照）。この両面にエッチングレジストを設け、硫酸−過
酸化水素水溶液でエッチング処理し、導体回路１４を有
するコア基板３０を得た（図１（Ｂ））。
【００１９】（２）次に、コア基板３０にピッチ間隔６
００μｍで直径３００μｍの貫通孔１６をドリルで削孔
し（図１（Ｃ）参照）、次いで、パラジウム−スズコロ
イドを付着させ、下記組成で無電解めっきを施して、基
板３０の全面に２μｍの無電解めっき膜１８を形成した
（図１（Ｄ）参照）。 〔無電解めっき水溶液〕 ＥＤＴＡ １５０ ｇ／ｌ 硫酸銅 ２０ ｇ／ｌ ＨＣＨＯ ３０ ｍｌ／ｌ ＮａＯＨ ４０ ｇ／ｌ α、α’−ビピリジル ８０ ｍｇ／ｌ ＰＥＧ ０．１ｇ／ｌ 〔無電解めっき条件〕 ７０℃の液温度で３０分
００μｍで直径３００μｍの貫通孔１６をドリルで削孔
し（図１（Ｃ）参照）、次いで、パラジウム−スズコロ
イドを付着させ、下記組成で無電解めっきを施して、基
板３０の全面に２μｍの無電解めっき膜１８を形成した
（図１（Ｄ）参照）。 〔無電解めっき水溶液〕 ＥＤＴＡ １５０ ｇ／ｌ 硫酸銅 ２０ ｇ／ｌ ＨＣＨＯ ３０ ｍｌ／ｌ ＮａＯＨ ４０ ｇ／ｌ α、α’−ビピリジル ８０ ｍｇ／ｌ ＰＥＧ ０．１ｇ／ｌ 〔無電解めっき条件〕 ７０℃の液温度で３０分
【００２０】（３）前記（２）で無電解銅めっき膜１８
からなる導体（スルーホール１６を含む）を形成した基
板３０を、水洗いし、乾燥した後、ＮａＯＨ（１０ｇ／
ｌ）、ＮａＣｌＯ2 （４０ｇ／ｌ）、Ｎａ3 ＰＯ4 （６
ｇ／ｌ）を酸化浴（黒化浴）、ＮａＯＨ（１０ｇ／
ｌ）、ＮａＢＨ4 （６ｇ／ｌ）を還元浴とする酸化還元
処理に供し、そのスルーホール１６を含む導体１８の全
表面に粗化層２０を設けた（図１（Ｅ）参照）。
からなる導体（スルーホール１６を含む）を形成した基
板３０を、水洗いし、乾燥した後、ＮａＯＨ（１０ｇ／
ｌ）、ＮａＣｌＯ2 （４０ｇ／ｌ）、Ｎａ3 ＰＯ4 （６
ｇ／ｌ）を酸化浴（黒化浴）、ＮａＯＨ（１０ｇ／
ｌ）、ＮａＢＨ4 （６ｇ／ｌ）を還元浴とする酸化還元
処理に供し、そのスルーホール１６を含む導体１８の全
表面に粗化層２０を設けた（図１（Ｅ）参照）。
【００２１】（４）次に、平均粒径１０μｍの銅粒子を
含む充填剤２２（タツタ電線製の非導電性穴埋め銅ペー
スト、商品名：ＤＤペースト）を、スルーホール１６へ
スクリーン印刷によって充填し、乾燥、硬化させた（図
２（Ｆ））。そして、導体１８上面の粗化層２０および
スルーホール１６からはみ出した充填剤２２を、＃６０
０のベルト研磨紙（三共理化学製）を用いたベルトサン
ダー研磨により除去し、さらにこのベルトサンダー研磨
による傷を取り除くためのバフ研磨を行い、基板３０の
表面を平坦化した（図２（Ｇ）参照）。このようにし
て、スルーホール１６の内壁面と樹脂充填剤２２とが粗
化層２０を介して強固に密着した基板３０を得る。
含む充填剤２２（タツタ電線製の非導電性穴埋め銅ペー
スト、商品名：ＤＤペースト）を、スルーホール１６へ
スクリーン印刷によって充填し、乾燥、硬化させた（図
２（Ｆ））。そして、導体１８上面の粗化層２０および
スルーホール１６からはみ出した充填剤２２を、＃６０
０のベルト研磨紙（三共理化学製）を用いたベルトサン
ダー研磨により除去し、さらにこのベルトサンダー研磨
による傷を取り除くためのバフ研磨を行い、基板３０の
表面を平坦化した（図２（Ｇ）参照）。このようにし
て、スルーホール１６の内壁面と樹脂充填剤２２とが粗
化層２０を介して強固に密着した基板３０を得る。
【００２２】（５）前記（４）で平坦化した基板３０表
面に、パラジウム触媒（アトテック製）を付与し、前記
（２）の条件に従って無電解銅めっきを施すことによ
り、厚さ０．６μｍの無電解銅めっき膜２３を形成した
（図２（Ｈ）参照）。
面に、パラジウム触媒（アトテック製）を付与し、前記
（２）の条件に従って無電解銅めっきを施すことによ
り、厚さ０．６μｍの無電解銅めっき膜２３を形成した
（図２（Ｈ）参照）。
【００２３】（６）ついで、以下の条件で電解銅めっき
を施し、厚さ１５μｍの電解銅めっき膜２４を形成し、
導体回路１４となる部分の厚付け、およびスルーホール
１６に充填された充填剤２２を覆う導体層（円形のスル
ーホールランドとなる）２６ａとなる部分を形成した
（図２（Ｉ））。 〔電解めっき水溶液〕 硫酸 １８０ ｇ／ｌ 硫酸銅 ８０ ｇ／ｌ 添加剤（アトテックジャパン製、商品名：カパラシドＧＬ） １ ｍｌ／ｌ 〔電解めっき条件〕 電流密度 １Ａ／ｄｍ2 時間 ３０分 温度 室温
を施し、厚さ１５μｍの電解銅めっき膜２４を形成し、
導体回路１４となる部分の厚付け、およびスルーホール
１６に充填された充填剤２２を覆う導体層（円形のスル
ーホールランドとなる）２６ａとなる部分を形成した
（図２（Ｉ））。 〔電解めっき水溶液〕 硫酸 １８０ ｇ／ｌ 硫酸銅 ８０ ｇ／ｌ 添加剤（アトテックジャパン製、商品名：カパラシドＧＬ） １ ｍｌ／ｌ 〔電解めっき条件〕 電流密度 １Ａ／ｄｍ2 時間 ３０分 温度 室温
【００２４】（７）導体回路１４および導体層２６ａと
なる部分を形成した基板３０の両面に、市販の感光性ド
ライフィルムを張り付け、マスクを載置して、１００ｍ
Ｊ／ｃｍ2 で露光、０．８％炭酸ナトリウムで現像処理
し、厚さ１５μｍのエッチングレジスト２５を形成した
（図２（Ｊ）参照）。
なる部分を形成した基板３０の両面に、市販の感光性ド
ライフィルムを張り付け、マスクを載置して、１００ｍ
Ｊ／ｃｍ2 で露光、０．８％炭酸ナトリウムで現像処理
し、厚さ１５μｍのエッチングレジスト２５を形成した
（図２（Ｊ）参照）。
【００２５】（８）そして、エッチングレジスト２５を
形成してない部分のめっき膜２３、２４を、硫酸と過酸
化水素の混合液を用いるエッチングにて溶解除去し、さ
らに、エッチングレジスト８を５％ＫＯＨで剥離除去し
て、独立した導体回路１４ａおよび充填剤２２を覆う導
体層２６ａを形成した（図３（Ｋ）参照）。
形成してない部分のめっき膜２３、２４を、硫酸と過酸
化水素の混合液を用いるエッチングにて溶解除去し、さ
らに、エッチングレジスト８を５％ＫＯＨで剥離除去し
て、独立した導体回路１４ａおよび充填剤２２を覆う導
体層２６ａを形成した（図３（Ｋ）参照）。
【００２６】（９）次に、導体回路１４ａおよび充填剤
２２を覆う導体層２６ａの表面にＣｕ−Ｎｉ−Ｐ合金か
らなる厚さ２．５μｍの粗化層（凹凸層）２７を形成
し、さらにこの粗化層２７の表面に厚さ０．３μｍのＳ
ｎ層を形成した（図３（Ｌ）参照、但し、Ｓｎ層につい
ては図示しない）。その形成方法は以下のようである。
即ち、基板３０を酸性脱脂してソフトエッチングし、次
いで、塩化パラジウムと有機酸からなる触媒溶液で処理
して、Ｐｄ触媒を付与し、この触媒を活性化した後、硫
酸銅８ｇ／ｌ、硫酸ニッケル０．６ｇ／ｌ、クエン酸１
５ｇ／ｌ、次亜リン酸ナトリウム２９ｇ／ｌ、ホウ酸３
１ｇ／ｌ、界面活性剤０．１ｇ／ｌ、ｐＨ＝９からなる
無電解めっき浴にてめっきを施し、導体回路１４ａおよ
び充填剤２２を覆う導体層２６ａの表面にＣｕ−Ｎｉ−
Ｐ合金の粗化層２７を設けた。ついで、ホウフッ化スズ
０．１ｍｏｌ／ｌ、チオ尿素１．０ｍｏｌ／ｌ、温度５
０℃、ｐＨ＝１．２の条件でＣｕ−Ｓｎ置換反応させ、
粗化層１０の表面に厚さ０．３μｍのＳｎ層を設けた
（Ｓｎ層については図示しない）。
２２を覆う導体層２６ａの表面にＣｕ−Ｎｉ−Ｐ合金か
らなる厚さ２．５μｍの粗化層（凹凸層）２７を形成
し、さらにこの粗化層２７の表面に厚さ０．３μｍのＳ
ｎ層を形成した（図３（Ｌ）参照、但し、Ｓｎ層につい
ては図示しない）。その形成方法は以下のようである。
即ち、基板３０を酸性脱脂してソフトエッチングし、次
いで、塩化パラジウムと有機酸からなる触媒溶液で処理
して、Ｐｄ触媒を付与し、この触媒を活性化した後、硫
酸銅８ｇ／ｌ、硫酸ニッケル０．６ｇ／ｌ、クエン酸１
５ｇ／ｌ、次亜リン酸ナトリウム２９ｇ／ｌ、ホウ酸３
１ｇ／ｌ、界面活性剤０．１ｇ／ｌ、ｐＨ＝９からなる
無電解めっき浴にてめっきを施し、導体回路１４ａおよ
び充填剤２２を覆う導体層２６ａの表面にＣｕ−Ｎｉ−
Ｐ合金の粗化層２７を設けた。ついで、ホウフッ化スズ
０．１ｍｏｌ／ｌ、チオ尿素１．０ｍｏｌ／ｌ、温度５
０℃、ｐＨ＝１．２の条件でＣｕ−Ｓｎ置換反応させ、
粗化層１０の表面に厚さ０．３μｍのＳｎ層を設けた
（Ｓｎ層については図示しない）。
【００２７】なお、工程（９）に代えて、導体回路１４
ａおよび充填剤２２を覆う導体層２６ａの表面にいわゆ
る黒化−還元層を形成し、導体回路間にビスフェノール
Ｆ型エポキシ樹脂などの樹脂を充填し、表面研磨、さら
に（９）のめっきによりＣｕ−Ｎｉ−Ｐ合金の粗化層を
形成してもよい。（図６に断面を示すパッケージ断面図
は、この工程を使用して製造している）
ａおよび充填剤２２を覆う導体層２６ａの表面にいわゆ
る黒化−還元層を形成し、導体回路間にビスフェノール
Ｆ型エポキシ樹脂などの樹脂を充填し、表面研磨、さら
に（９）のめっきによりＣｕ−Ｎｉ−Ｐ合金の粗化層を
形成してもよい。（図６に断面を示すパッケージ断面図
は、この工程を使用して製造している）
【００２８】（１０）基板表面を平滑化するための樹脂
充填剤を調整する。ここでは、ビスフェノールＦ型エポ
キシモノマー（油化シェル製、分子量３１０、ＹＬ９８
３Ｕ）１００重量部、イミダゾール硬化剤（四国化成
製、２Ｅ４ＭＺ−ＣＮ）６重量部を混合し、これらの混
合物に対し、表面にシランカップリング剤がコーティン
グされた平均粒径１．６μｍのＳｉＯ2 球状粒子（アド
マテック製、ＣＲＳ１１０１−ＣＥ、ここで、最大粒子
の大きさは後述する導体回路１４ａの厚み以下とする）
１７０重量部、消泡剤（サンノプコ製、ペレノールＳ
４）０．５重量部を混合し、３本ロールにて混練するこ
とにより、その混合物の粘度を２３±１℃で４５, ００
０〜４９，０００ｃｐｓに調整して、樹脂充填剤を得
る。この樹脂充填剤は無溶剤である。もし溶剤入りの樹
脂充填剤を用いると、後工程において層間剤を塗布して
加熱・乾燥させる際に、樹脂充填剤の層から溶剤が揮発
して、樹脂充填剤の層と層間材との間で剥離が発生する
からである。
充填剤を調整する。ここでは、ビスフェノールＦ型エポ
キシモノマー（油化シェル製、分子量３１０、ＹＬ９８
３Ｕ）１００重量部、イミダゾール硬化剤（四国化成
製、２Ｅ４ＭＺ−ＣＮ）６重量部を混合し、これらの混
合物に対し、表面にシランカップリング剤がコーティン
グされた平均粒径１．６μｍのＳｉＯ2 球状粒子（アド
マテック製、ＣＲＳ１１０１−ＣＥ、ここで、最大粒子
の大きさは後述する導体回路１４ａの厚み以下とする）
１７０重量部、消泡剤（サンノプコ製、ペレノールＳ
４）０．５重量部を混合し、３本ロールにて混練するこ
とにより、その混合物の粘度を２３±１℃で４５, ００
０〜４９，０００ｃｐｓに調整して、樹脂充填剤を得
る。この樹脂充填剤は無溶剤である。もし溶剤入りの樹
脂充填剤を用いると、後工程において層間剤を塗布して
加熱・乾燥させる際に、樹脂充填剤の層から溶剤が揮発
して、樹脂充填剤の層と層間材との間で剥離が発生する
からである。
【００２９】（１１）上記（１０）で得た樹脂充填剤２
８を、基板３０の両面にロールコータを用いて塗布する
ことにより、上面の導体層２６ａ間に充填し、７０℃，
２０分間で乾燥させ、下面についても同様にして樹脂充
填剤３０を導体層２６ａ間あるいは導体回路１４ａ間に
充填し、７０℃，２０分間で乾燥させる（図３（Ｍ）参
照）。
８を、基板３０の両面にロールコータを用いて塗布する
ことにより、上面の導体層２６ａ間に充填し、７０℃，
２０分間で乾燥させ、下面についても同様にして樹脂充
填剤３０を導体層２６ａ間あるいは導体回路１４ａ間に
充填し、７０℃，２０分間で乾燥させる（図３（Ｍ）参
照）。
【００３０】（１２）上記（１１）の処理を終えた基板
３０の片面を、♯６００のベルト研磨紙（三共理化学
製）を用いたベルトサンダー研磨により、導体層２６ａ
の表面や導体回路１４ａの表面に樹脂充填剤２８が残ら
ないように研磨し、次いで、上記ベルトサンダー研磨に
よる傷を取り除くためのバフ研磨を行う（図３（Ｎ）参
照）。次いで、１００℃で１時間、１２０℃で３時間、
１５０℃で１時間、１８０℃で７時間の加熱処理を行っ
て樹脂充填剤２８を硬化させる。
３０の片面を、♯６００のベルト研磨紙（三共理化学
製）を用いたベルトサンダー研磨により、導体層２６ａ
の表面や導体回路１４ａの表面に樹脂充填剤２８が残ら
ないように研磨し、次いで、上記ベルトサンダー研磨に
よる傷を取り除くためのバフ研磨を行う（図３（Ｎ）参
照）。次いで、１００℃で１時間、１２０℃で３時間、
１５０℃で１時間、１８０℃で７時間の加熱処理を行っ
て樹脂充填剤２８を硬化させる。
【００３１】このようにして、導体層２６ａ、導体回路
１４ａの表面の粗化層２７を除去して基板両面を平滑化
することで、樹脂充填剤２８と導体層２６ａ、導体回路
１４ａの側面とが粗化層２７を介して強固に密着させ
る。
１４ａの表面の粗化層２７を除去して基板両面を平滑化
することで、樹脂充填剤２８と導体層２６ａ、導体回路
１４ａの側面とが粗化層２７を介して強固に密着させ
る。
【００３２】（１３）上記（１２）の処理で露出した導
体層２６ａ、導体回路１４ａ上面に、厚さ２．５μｍの
Ｃｕ−Ｎｉ−Ｐ合金からなる粗化層（凹凸層）２９を形
成し、さらに、その粗化層２９の表面に厚さ０．３μｍ
のＳｎ層を設ける（図３（Ｏ）参照、但し、Ｓｎ層につ
いては図示しない）。その形成方法は以下のようであ
る。即ち、基板３０を酸性脱脂してソフトエッチング
し、次いで、塩化パラジウムと有機酸からなる触媒溶液
で処理して、Ｐｄ触媒を付与し、この触媒を活性化した
後、硫酸銅８ｇ／ｌ、硫酸ニッケル０．６ｇ／ｌ、クエ
ン酸１５ｇ／ｌ、次亜リン酸ナトリウム２９ｇ／ｌ、ホ
ウ酸３１ｇ／ｌ、界面活性剤０．１ｇ／ｌ、ｐＨ＝９か
らなる無電解めっき浴にてめっきを施し、銅導体回路４
およびスルーホール９のランド上面にＣｕ−Ｎｉ−Ｐ合
金の粗化層２９を形成する。ついで、ホウフッ化スズ
０．１ｍｏｌ／ｌ、チオ尿素１．０ｍｏｌ／ｌ、温度５
０℃、ｐＨ＝１．２の条件でＣｕ−Ｓｎ置換反応させ、
粗化層２９の表面に厚さ０．３μｍのＳｎ層を設ける
（Ｓｎ層については図示しない）。
体層２６ａ、導体回路１４ａ上面に、厚さ２．５μｍの
Ｃｕ−Ｎｉ−Ｐ合金からなる粗化層（凹凸層）２９を形
成し、さらに、その粗化層２９の表面に厚さ０．３μｍ
のＳｎ層を設ける（図３（Ｏ）参照、但し、Ｓｎ層につ
いては図示しない）。その形成方法は以下のようであ
る。即ち、基板３０を酸性脱脂してソフトエッチング
し、次いで、塩化パラジウムと有機酸からなる触媒溶液
で処理して、Ｐｄ触媒を付与し、この触媒を活性化した
後、硫酸銅８ｇ／ｌ、硫酸ニッケル０．６ｇ／ｌ、クエ
ン酸１５ｇ／ｌ、次亜リン酸ナトリウム２９ｇ／ｌ、ホ
ウ酸３１ｇ／ｌ、界面活性剤０．１ｇ／ｌ、ｐＨ＝９か
らなる無電解めっき浴にてめっきを施し、銅導体回路４
およびスルーホール９のランド上面にＣｕ−Ｎｉ−Ｐ合
金の粗化層２９を形成する。ついで、ホウフッ化スズ
０．１ｍｏｌ／ｌ、チオ尿素１．０ｍｏｌ／ｌ、温度５
０℃、ｐＨ＝１．２の条件でＣｕ−Ｓｎ置換反応させ、
粗化層２９の表面に厚さ０．３μｍのＳｎ層を設ける
（Ｓｎ層については図示しない）。
【００３３】（１４）層間樹脂絶縁層を形成する無電解
めっき用接着剤Ａ、Ｂを以下の方法で調製した。 Ａ．上層の無電解めっき用接着剤の調製 ．クレゾールノボラック型エポキシ樹脂（日本化薬
製、分子量２５００）の２５％アクリル化物を３５重量
部（固形分８０％）、感光性モノマー（東亜合成製、ア
ロニックスＭ３１５）３．１５重量部、消泡剤（サンノ
プコ製、Ｓ−６５）０．５重量部、ＮＭＰを３．６重量
部を撹拌混合した。 ．ポリエーテルスルフォン（ＰＥＳ）１２重量部、エ
ポキシ樹脂粒子（三洋化成製、ポリマーポール）の平均
粒径１．０μｍのものを７．２重量部、平均粒径０．５
μｍのものを３．０９重量部、を混合した後、さらにＮ
ＭＰ３０重量部を添加し、ビーズミルで撹拌混合した。 ．イミダゾール硬化剤（四国化成製、２Ｅ４ＭＺ−Ｃ
Ｎ）２重量部、光開始剤（チバガイギー製、イルガキュ
ア Ｉ−９０７）２重量部、光増感剤（日本化薬製、Ｄ
ＥＴＸ−Ｓ）０．２重量部、ＮＭＰ１．５重量部を撹拌
混合した。これらを混合して無電解めっき用接着剤組成
物Ａを調製した。
めっき用接着剤Ａ、Ｂを以下の方法で調製した。 Ａ．上層の無電解めっき用接着剤の調製 ．クレゾールノボラック型エポキシ樹脂（日本化薬
製、分子量２５００）の２５％アクリル化物を３５重量
部（固形分８０％）、感光性モノマー（東亜合成製、ア
ロニックスＭ３１５）３．１５重量部、消泡剤（サンノ
プコ製、Ｓ−６５）０．５重量部、ＮＭＰを３．６重量
部を撹拌混合した。 ．ポリエーテルスルフォン（ＰＥＳ）１２重量部、エ
ポキシ樹脂粒子（三洋化成製、ポリマーポール）の平均
粒径１．０μｍのものを７．２重量部、平均粒径０．５
μｍのものを３．０９重量部、を混合した後、さらにＮ
ＭＰ３０重量部を添加し、ビーズミルで撹拌混合した。 ．イミダゾール硬化剤（四国化成製、２Ｅ４ＭＺ−Ｃ
Ｎ）２重量部、光開始剤（チバガイギー製、イルガキュ
ア Ｉ−９０７）２重量部、光増感剤（日本化薬製、Ｄ
ＥＴＸ−Ｓ）０．２重量部、ＮＭＰ１．５重量部を撹拌
混合した。これらを混合して無電解めっき用接着剤組成
物Ａを調製した。
【００３４】Ｂ．下層の無電解めっき用接着剤の調製 ．クレゾールノボラック型エポキシ樹脂（日本化薬
製、分子量２５００）の２５％アクリル化物を３５重量
部（固形分８０％）、感光性モノマー（東亜合成製、ア
ロニックスＭ３１５）４重量部、消泡剤（サンノプコ
製、Ｓ−６５）０．５重量部、ＮＭＰを３．６重量部を
撹拌混合した。 ．ポリエーテルスルフォン（ＰＥＳ）１２重量部、エ
ポキシ樹脂粒子（三洋化成製、ポリマーポール）の平均
粒径０．５μｍのものを１４．４９重量部、を混合した
後、さらにＮＭＰ２０重量部を添加し、ビーズミルで撹
拌混合した。
製、分子量２５００）の２５％アクリル化物を３５重量
部（固形分８０％）、感光性モノマー（東亜合成製、ア
ロニックスＭ３１５）４重量部、消泡剤（サンノプコ
製、Ｓ−６５）０．５重量部、ＮＭＰを３．６重量部を
撹拌混合した。 ．ポリエーテルスルフォン（ＰＥＳ）１２重量部、エ
ポキシ樹脂粒子（三洋化成製、ポリマーポール）の平均
粒径０．５μｍのものを１４．４９重量部、を混合した
後、さらにＮＭＰ２０重量部を添加し、ビーズミルで撹
拌混合した。
【００３５】．イミダゾール硬化剤（四国化成製、２
Ｅ４ＭＺ−ＣＮ）２重量部、光開始剤（チバガイギー
製、イルガキュア Ｉ−９０７）２重量部、光増感剤
（日本化薬製、ＤＥＴＸ−Ｓ）０．２重量部、ＮＭＰ
１．５重量部を撹拌混合した。これらを混合して下層の
無電解めっき用接着剤Ｂを調製した。
Ｅ４ＭＺ−ＣＮ）２重量部、光開始剤（チバガイギー
製、イルガキュア Ｉ−９０７）２重量部、光増感剤
（日本化薬製、ＤＥＴＸ−Ｓ）０．２重量部、ＮＭＰ
１．５重量部を撹拌混合した。これらを混合して下層の
無電解めっき用接着剤Ｂを調製した。
【００３６】（１５）基板の両面に、まず、前記（１
４）で調製したＢの無電解めっき用接着剤（粘度１．５
Ｐａ・ｓ）４４をロールコータを用いて塗布し、水平状
態で２０分間放置してから、６０℃で３０分の乾燥を行
い、次いで、Ａの無電解めっき用接着剤（粘度１．０Ｐ
ａ・ｓ）４６をロールコ一夕を用いて塗布し、水平状態
で２０分間放置してから、６０℃で３０分の乾燥を行
い、厚さ４０μｍの接着剤層５０を形成した（図４
（Ｐ）参照）。
４）で調製したＢの無電解めっき用接着剤（粘度１．５
Ｐａ・ｓ）４４をロールコータを用いて塗布し、水平状
態で２０分間放置してから、６０℃で３０分の乾燥を行
い、次いで、Ａの無電解めっき用接着剤（粘度１．０Ｐ
ａ・ｓ）４６をロールコ一夕を用いて塗布し、水平状態
で２０分間放置してから、６０℃で３０分の乾燥を行
い、厚さ４０μｍの接着剤層５０を形成した（図４
（Ｐ）参照）。
【００３７】（１６）接着剤層５０を形成した基板の両
面に、８５μｍφの黒円が印刷されたフォトマスクフィ
ルムを密着させ、超高圧水銀灯により５００ｍＪ／ｃｍ
2 で露光した。これをＤＭＤＧ（ジエチレングリコール
ジメチルエーテル）溶液でスプレー現像することによ
り、接着剤層に８５μｍφのバイアホールとなる開口を
形成した。さらに、当該基板を超高圧水銀灯により３０
００ｍＪ／ｃｍ2 で露光し、１００℃で１時間、その後
１５０℃で５時間の加熱処理をすることにより、フォト
マスクフィルムに相当する寸法精度に優れた開口（バイ
アホール形成用開口４８）を有する厚さ３５μｍの層間
絶縁材層（接着剤層）５０を形成した（図４（Ｑ）参
照）。なお、バイアホールとなる開口には、スズめっき
層を部分的に露出させた。
面に、８５μｍφの黒円が印刷されたフォトマスクフィ
ルムを密着させ、超高圧水銀灯により５００ｍＪ／ｃｍ
2 で露光した。これをＤＭＤＧ（ジエチレングリコール
ジメチルエーテル）溶液でスプレー現像することによ
り、接着剤層に８５μｍφのバイアホールとなる開口を
形成した。さらに、当該基板を超高圧水銀灯により３０
００ｍＪ／ｃｍ2 で露光し、１００℃で１時間、その後
１５０℃で５時間の加熱処理をすることにより、フォト
マスクフィルムに相当する寸法精度に優れた開口（バイ
アホール形成用開口４８）を有する厚さ３５μｍの層間
絶縁材層（接着剤層）５０を形成した（図４（Ｑ）参
照）。なお、バイアホールとなる開口には、スズめっき
層を部分的に露出させた。
【００３８】（１７）バイアホール形成用開口４８を形
成した基板を、クロム酸に２０分間浸漬し、接着剤層表
面に存在するエポキシ樹脂粒子を溶解除去して、当該接
着剤層５０の表面をＲｍａｘ＝１〜５μｍ程度の深さで
粗化することで粗化面５１を形成し、その後、中和溶液
（シプレイ社製）に浸漬してから水洗した（図４
（Ｒ））。
成した基板を、クロム酸に２０分間浸漬し、接着剤層表
面に存在するエポキシ樹脂粒子を溶解除去して、当該接
着剤層５０の表面をＲｍａｘ＝１〜５μｍ程度の深さで
粗化することで粗化面５１を形成し、その後、中和溶液
（シプレイ社製）に浸漬してから水洗した（図４
（Ｒ））。
【００３９】（１８）接着剤層表面の粗化（粗化深さ５
μｍ）を行った基板３０に対し、パラジウム触媒（アト
テック製）を付与することにより、接着剤層５０および
バイアホール用開口４８の表面に触媒核を付与した。
μｍ）を行った基板３０に対し、パラジウム触媒（アト
テック製）を付与することにより、接着剤層５０および
バイアホール用開口４８の表面に触媒核を付与した。
【００４０】（１９）前記（２）と同じ組成の無電解銅
めっき浴中に基板を浸漬して、粗化面５１全体に厚さ
０．６μｍの無電解銅めっき膜５２を形成した（図４
（Ｓ）参照）。このとき、無電解銅めっき膜５２は薄い
ために、この無電解めっき膜５２の表面には、接着剤層
５０の粗化面５１に追従した凹凸が観察された。
めっき浴中に基板を浸漬して、粗化面５１全体に厚さ
０．６μｍの無電解銅めっき膜５２を形成した（図４
（Ｓ）参照）。このとき、無電解銅めっき膜５２は薄い
ために、この無電解めっき膜５２の表面には、接着剤層
５０の粗化面５１に追従した凹凸が観察された。
【００４１】（２０）市販の感光性ドライフィルムを無
電解銅めっき膜５２に張り付け、マスクを載置して、１
００ｍＪ／ｃｍ2 で露光、０．８％炭酸ナトリウムで現
像処理し、厚さ１５μｍのめっきレジスト５４を設けた
（図４（Ｔ）参照）。
電解銅めっき膜５２に張り付け、マスクを載置して、１
００ｍＪ／ｃｍ2 で露光、０．８％炭酸ナトリウムで現
像処理し、厚さ１５μｍのめっきレジスト５４を設けた
（図４（Ｔ）参照）。
【００４２】（２１）次いで、前記（６）の条件に従っ
て電解銅めっきを施し、厚さ１５μｍの電解銅めっき膜
５６を形成した（図５（Ｕ）参照）。
て電解銅めっきを施し、厚さ１５μｍの電解銅めっき膜
５６を形成した（図５（Ｕ）参照）。
【００４３】（２２）めっきレジスト５６を５％ＫＯＨ
で剥離除去した後、そのめっきレジスト５６下の無電解
めっき膜５２を硫酸と過酸化水素の混合液でエッチング
処理して溶解除去し、無電解銅めっき膜５２と電解銅め
っき膜５６からなる厚さ１６μｍの導体回路５８及びバ
イアホール６０Ｕ、６０Ｄを形成する（図５（Ｖ））。
引き続き、該導体回路５８及びバイアホール６０Ｕ、６
０Ｄの表面に粗化層６２を形成して、片面３層のパッケ
ージ基板とした（図５（Ｗ）参照）。なお、接着剤層５
０の粗化面に残っているＰｄをクロム酸（８００ｇ／
ｌ）に１〜１０分浸漬して除去した。
で剥離除去した後、そのめっきレジスト５６下の無電解
めっき膜５２を硫酸と過酸化水素の混合液でエッチング
処理して溶解除去し、無電解銅めっき膜５２と電解銅め
っき膜５６からなる厚さ１６μｍの導体回路５８及びバ
イアホール６０Ｕ、６０Ｄを形成する（図５（Ｖ））。
引き続き、該導体回路５８及びバイアホール６０Ｕ、６
０Ｄの表面に粗化層６２を形成して、片面３層のパッケ
ージ基板とした（図５（Ｗ）参照）。なお、接着剤層５
０の粗化面に残っているＰｄをクロム酸（８００ｇ／
ｌ）に１〜１０分浸漬して除去した。
【００４４】（２３）（１５）〜（２２）の工程を繰り
返して、バイアホール１６０Ｕを有する層間樹脂絶縁層
１５０及びバイアホール１６０Ｄを有する層間樹脂絶縁
層１５０をさらに１層積層した（図５（Ｘ））。
返して、バイアホール１６０Ｕを有する層間樹脂絶縁層
１５０及びバイアホール１６０Ｄを有する層間樹脂絶縁
層１５０をさらに１層積層した（図５（Ｘ））。
【００４５】（２４）上記（２３）で得た配線板の両面
に、市販のソルダーレジスト組成物を２０μｍの厚さで
塗布した。次いで、７０℃で２０分間、７０℃で３０分
間の乾燥処理を行った後、１０００ｍＪ／ｃｍ2 の紫外
線で露光し、ＤＭＴＧ現像処理した。そしてさらに、８
０℃で１時間、１００℃で１時間、１２０℃で１時間、
１５０℃で３時間の条件で加熱処理し、パッド部分７１
が開口した（開口径２００μｍ）ソルダーレジスト層
（厚み２０μｍ）７０を形成した（図６参照）。
に、市販のソルダーレジスト組成物を２０μｍの厚さで
塗布した。次いで、７０℃で２０分間、７０℃で３０分
間の乾燥処理を行った後、１０００ｍＪ／ｃｍ2 の紫外
線で露光し、ＤＭＴＧ現像処理した。そしてさらに、８
０℃で１時間、１００℃で１時間、１２０℃で１時間、
１５０℃で３時間の条件で加熱処理し、パッド部分７１
が開口した（開口径２００μｍ）ソルダーレジスト層
（厚み２０μｍ）７０を形成した（図６参照）。
【００４６】（２５）次に、ソルダーレジスト層７０を
形成した基板３０を、塩化ニッケル３０ｇ／ｌ、次亜リ
ン酸ナトリウム１０ｇ／ｌ、クエン酸ナトリウム１０ｇ
／ｌからなるｐＨ＝５の無電解ニッケルめっき液に２０
分間浸漬して、開口部７１に厚さ５μｍのニッケルめっ
き層７２を形成した。さらに、その基板３０を、シアン
化金カリウム２ｇ／ｌ、塩化アンモニウム７５ｇ／ｌ、
クエン酸ナトリウム５０ｇ／ｌ、次亜リン酸ナトリウム
１０ｇ／ｌからなる無電解金めっき液に９３℃の条件で
２３秒間浸漬して、ニッケルめっき層７２上に厚さ０．
０３μｍの金めっき層７４を形成した。
形成した基板３０を、塩化ニッケル３０ｇ／ｌ、次亜リ
ン酸ナトリウム１０ｇ／ｌ、クエン酸ナトリウム１０ｇ
／ｌからなるｐＨ＝５の無電解ニッケルめっき液に２０
分間浸漬して、開口部７１に厚さ５μｍのニッケルめっ
き層７２を形成した。さらに、その基板３０を、シアン
化金カリウム２ｇ／ｌ、塩化アンモニウム７５ｇ／ｌ、
クエン酸ナトリウム５０ｇ／ｌ、次亜リン酸ナトリウム
１０ｇ／ｌからなる無電解金めっき液に９３℃の条件で
２３秒間浸漬して、ニッケルめっき層７２上に厚さ０．
０３μｍの金めっき層７４を形成した。
【００４７】（２６）そして、ソルダーレジスト層７０
の開口部７１、チップコンデンサＣ及びチップ抵抗（図
示せず）を実装する導体回路１５８Ｄの部位に、はんだ
ペーストを印刷する。ここで、はんだとしては、９：１
はんだが望ましい。この後、該導体回路１５８Ｄにチッ
プコンデンサＣ（村田製作所製、ＧＲＭ３６ 長さ１m
m、幅０．５mm、厚さ０．５mm）及びチップ抵抗を載置
する。そして、２００℃でリフローすることにより半田
バンプ７６Ｕ、７６Ｄを形成すると共に、該導体回路１
５８ＤにチップコンデンサＣ及びチップ抵抗を取り付け
る。その後、基板２０を洗浄してチップコンデンサ下の
はんだ６４及び半田バンプ７６Ｕ、７６Ｄから溶け出し
たフラックス等を除去する。このように、チップコンデ
ンサＣを基板内に埋め込むのではなく、表面に実装する
ため容易に取り付けることができる。
の開口部７１、チップコンデンサＣ及びチップ抵抗（図
示せず）を実装する導体回路１５８Ｄの部位に、はんだ
ペーストを印刷する。ここで、はんだとしては、９：１
はんだが望ましい。この後、該導体回路１５８Ｄにチッ
プコンデンサＣ（村田製作所製、ＧＲＭ３６ 長さ１m
m、幅０．５mm、厚さ０．５mm）及びチップ抵抗を載置
する。そして、２００℃でリフローすることにより半田
バンプ７６Ｕ、７６Ｄを形成すると共に、該導体回路１
５８ＤにチップコンデンサＣ及びチップ抵抗を取り付け
る。その後、基板２０を洗浄してチップコンデンサ下の
はんだ６４及び半田バンプ７６Ｕ、７６Ｄから溶け出し
たフラックス等を除去する。このように、チップコンデ
ンサＣを基板内に埋め込むのではなく、表面に実装する
ため容易に取り付けることができる。
【００４８】その後、図７に示すように該パッケージ基
板１０に集積回路チップ９０を取り付けた後、ドータボ
ード９４に該パッケージ基板１０を組み付ける。
板１０に集積回路チップ９０を取り付けた後、ドータボ
ード９４に該パッケージ基板１０を組み付ける。
【００４９】
【発明の効果】以上のように、請求項１では、下面側の
表面であって集積回路チップの直下にチップコンデンサ
を実装してあるので、該チップコンデンサから集積回路
チップまでの配線の距離が短くなり、該配線のインダク
タンス分を低下させれるため、該集積回路チップに瞬時
に大電流を供給することができる。
表面であって集積回路チップの直下にチップコンデンサ
を実装してあるので、該チップコンデンサから集積回路
チップまでの配線の距離が短くなり、該配線のインダク
タンス分を低下させれるため、該集積回路チップに瞬時
に大電流を供給することができる。
【００５０】請求項２では、スルーホールへバイアホー
ルを直接接続することで、スルーホールとバイアホール
との配線距離が短くなる。そして、集積回路チップの直
下に実装部品（チップコンデンサ）を実装してあるの
で、該チップコンデンサから集積回路チップまでの配線
の距離が短くなり、該配線のインダクタンス分を低下さ
せれるため、該集積回路チップへ瞬時に大電流を供給す
ることができる。
ルを直接接続することで、スルーホールとバイアホール
との配線距離が短くなる。そして、集積回路チップの直
下に実装部品（チップコンデンサ）を実装してあるの
で、該チップコンデンサから集積回路チップまでの配線
の距離が短くなり、該配線のインダクタンス分を低下さ
せれるため、該集積回路チップへ瞬時に大電流を供給す
ることができる。
【００５１】請求項３では、チップコンデンサの誘電材
料として高誘電率のセラミックを用いるため、高い容量
を得ることができる。
料として高誘電率のセラミックを用いるため、高い容量
を得ることができる。
【図１】本発明の実施形態に係るパッケージ基板の製造
工程を示す図である。
工程を示す図である。
【図２】本発明の実施形態に係るパッケージ基板の製造
工程を示す図である。
工程を示す図である。
【図３】本発明の実施形態に係るパッケージ基板の製造
工程を示す図である。
工程を示す図である。
【図４】本発明の実施形態に係るパッケージ基板の製造
工程を示す図である。
工程を示す図である。
【図５】本発明の実施形態に係るパッケージ基板の製造
工程を示す図である。
工程を示す図である。
【図６】本発明の実施形態に係るパッケージ基板を示す
断面図である。
断面図である。
【図７】本発明の実施形態に係るパッケージ基板に集積
回路チップを搭載した状態を示す断面図である。
回路チップを搭載した状態を示す断面図である。
【図８】図８（Ａ）及び図８（Ｂ）は、従来技術に係る
パッケージ基板の断面図である。
パッケージ基板の断面図である。
【符号の説明】 １０ パッケージ基板 １６ スルーホール ２２ 充填剤 ２６ａ 導体層 ３０ コア基板 ５０ 層間樹脂絶縁層 ５８ 導体回路（導体層） ６０Ｕ、６０Ｄ バイアホール ８０Ａ、８０Ｂ ビルドアップ配線層 ９０ 集積回路チップ ９４ ドータボード（基板） １５０ 層間樹脂絶縁層 １６０Ｕ、１６０Ｄ バイアホール Ｃ チップコンデンサ（実装部品）
Claims (3)
- 【請求項１】 上面に集積回路チップを載置し、下面が
基板側に取り付けられるパッケージ基板において、 下面側の表面であって、集積回路チップの直下に実装部
品を取り付けたことを特徴とするパッケージ基板。 - 【請求項２】 上面に集積回路チップを載置し、下面が
基板側に取り付けられるパッケージ基板であって、層間
樹脂絶縁層と導体層とが交互に積層され、各導体層間が
バイアホールにて接続されたビルドアップ配線層が、コ
ア基板の両面に形成されてなるパッケージ基板におい
て、 前記コア基板に形成されたスルーホールには、充填剤が
充填されるとともに該充填剤のスルーホールからの露出
面を覆う導体層が形成されてなり、 その導体層にはバイアホールが接続され、 前記パッケージ基板の下面側の表面であって、集積回路
チップの直下に実装部品を取り付けたことを特徴とする
パッケージ基板。 - 【請求項３】 前記実装部品が、誘電材料としてセラミ
ックを用いるチップコンデンサであることを特徴とする
請求項１又は２のパッケージ基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12294398A JPH11307687A (ja) | 1998-04-16 | 1998-04-16 | パッケージ基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12294398A JPH11307687A (ja) | 1998-04-16 | 1998-04-16 | パッケージ基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11307687A true JPH11307687A (ja) | 1999-11-05 |
Family
ID=14848466
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12294398A Pending JPH11307687A (ja) | 1998-04-16 | 1998-04-16 | パッケージ基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11307687A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001223299A (ja) * | 1999-12-01 | 2001-08-17 | Ibiden Co Ltd | パッケージ基板 |
| JP2001223298A (ja) * | 1999-12-01 | 2001-08-17 | Ibiden Co Ltd | パッケージ基板 |
| JP2003101195A (ja) * | 2001-09-26 | 2003-04-04 | Nec Toppan Circuit Solutions Inc | 半導体装置用基板及びその製造方法 |
| US6586827B2 (en) | 2000-12-27 | 2003-07-01 | Ngk Spark Plug Co., Ltd. | Wiring board and method for fabricating the same |
| US6680123B2 (en) | 2000-12-25 | 2004-01-20 | Ngk Spark Plug Co., Ltd. | Embedding resin |
| US6809268B2 (en) | 2000-07-31 | 2004-10-26 | Ngk Spark Plug Co., Ltd. | Printed wiring substrate and method for fabricating the same |
| US6876091B2 (en) | 2000-12-25 | 2005-04-05 | Ngk Spark Plug Co., Ltd. | Wiring board |
| JP2005347391A (ja) * | 2004-06-01 | 2005-12-15 | Ibiden Co Ltd | プリント配線板 |
| CN100394597C (zh) * | 2001-03-23 | 2008-06-11 | 英特尔公司 | 带电容器的集成电路封装 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58171889A (ja) * | 1982-04-01 | 1983-10-08 | キヤノン株式会社 | 電子部品の取付け構造 |
| JPH04127461A (ja) * | 1990-09-18 | 1992-04-28 | Nec Corp | 樹脂封止型半導体装置 |
| JPH07283538A (ja) * | 1994-04-14 | 1995-10-27 | Ibiden Co Ltd | 多層プリント配線板の製造方法 |
| JPH0832240A (ja) * | 1994-05-13 | 1996-02-02 | Hitachi Ltd | 多層配線基板とそれを用いた半導体装置および多層配線基板の製造方法 |
| JPH09148699A (ja) * | 1995-11-29 | 1997-06-06 | Sumitomo Bakelite Co Ltd | 半導体パッケージ用プリント回路基板 |
| JPH09260537A (ja) * | 1996-03-26 | 1997-10-03 | Sumitomo Kinzoku Electro Device:Kk | フリップチップセラミック基板 |
| JPH1013026A (ja) * | 1996-06-19 | 1998-01-16 | Ibiden Co Ltd | 多層プリント配線板 |
-
1998
- 1998-04-16 JP JP12294398A patent/JPH11307687A/ja active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58171889A (ja) * | 1982-04-01 | 1983-10-08 | キヤノン株式会社 | 電子部品の取付け構造 |
| JPH04127461A (ja) * | 1990-09-18 | 1992-04-28 | Nec Corp | 樹脂封止型半導体装置 |
| JPH07283538A (ja) * | 1994-04-14 | 1995-10-27 | Ibiden Co Ltd | 多層プリント配線板の製造方法 |
| JPH0832240A (ja) * | 1994-05-13 | 1996-02-02 | Hitachi Ltd | 多層配線基板とそれを用いた半導体装置および多層配線基板の製造方法 |
| JPH09148699A (ja) * | 1995-11-29 | 1997-06-06 | Sumitomo Bakelite Co Ltd | 半導体パッケージ用プリント回路基板 |
| JPH09260537A (ja) * | 1996-03-26 | 1997-10-03 | Sumitomo Kinzoku Electro Device:Kk | フリップチップセラミック基板 |
| JPH1013026A (ja) * | 1996-06-19 | 1998-01-16 | Ibiden Co Ltd | 多層プリント配線板 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001223299A (ja) * | 1999-12-01 | 2001-08-17 | Ibiden Co Ltd | パッケージ基板 |
| JP2001223298A (ja) * | 1999-12-01 | 2001-08-17 | Ibiden Co Ltd | パッケージ基板 |
| US6809268B2 (en) | 2000-07-31 | 2004-10-26 | Ngk Spark Plug Co., Ltd. | Printed wiring substrate and method for fabricating the same |
| US6680123B2 (en) | 2000-12-25 | 2004-01-20 | Ngk Spark Plug Co., Ltd. | Embedding resin |
| US6876091B2 (en) | 2000-12-25 | 2005-04-05 | Ngk Spark Plug Co., Ltd. | Wiring board |
| US6586827B2 (en) | 2000-12-27 | 2003-07-01 | Ngk Spark Plug Co., Ltd. | Wiring board and method for fabricating the same |
| CN100394597C (zh) * | 2001-03-23 | 2008-06-11 | 英特尔公司 | 带电容器的集成电路封装 |
| JP2003101195A (ja) * | 2001-09-26 | 2003-04-04 | Nec Toppan Circuit Solutions Inc | 半導体装置用基板及びその製造方法 |
| JP2005347391A (ja) * | 2004-06-01 | 2005-12-15 | Ibiden Co Ltd | プリント配線板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8314348B2 (en) | Multilayer printed wiring board and method of manufacturing multilayer printed wiring board | |
| JP2000165046A (ja) | 多層ビルドアップ配線板 | |
| JPH11307687A (ja) | パッケージ基板 | |
| JP2000068650A (ja) | 多層プリント配線板 | |
| JP4468528B2 (ja) | 多層プリント配線板およびその製造方法。 | |
| JP4442832B2 (ja) | 多層プリント配線板 | |
| JPH11214846A (ja) | 多層プリント配線板 | |
| JP2001237510A (ja) | プリント配線板 | |
| JP4159136B2 (ja) | 多層プリント配線板 | |
| JP3256172B2 (ja) | 多層プリント配線板 | |
| JP3421239B2 (ja) | 多層プリント配線板の製造方法 | |
| JP3126331B2 (ja) | パッケージ基板 | |
| JP3261314B2 (ja) | 多層プリント配線板の製造方法および多層プリント配線板 | |
| JPH11199738A (ja) | フッ素樹脂組成物および多層プリント配線板 | |
| JPH11307938A (ja) | コア基板、コア基板の製造方法及び多層プリント配線板 | |
| JP2001244635A (ja) | プリント配線板の製造方法 | |
| JP3352023B2 (ja) | 多層プリント配線板の製造方法 | |
| JP3158089B2 (ja) | パッケージ基板及びパッケージ基板の製造方法 | |
| JPH1146066A (ja) | 多層プリント配線板 | |
| JPH11307937A (ja) | コア基板、コア基板の製造方法及び多層プリント配線板 | |
| JP2000101246A (ja) | 多層ビルドアップ配線板及び多層ビルドアップ配線板の製造方法 | |
| JP2000178754A (ja) | 金属膜の形成方法およびプリント配線板の製造方法 | |
| JP3219395B2 (ja) | 多層プリント配線板の製造方法 | |
| JP4215872B2 (ja) | 多層プリント配線板、被処理体及び多層プリント配線板の製造方法 | |
| JPH11340590A (ja) | プリント配線板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050307 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050901 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070109 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070221 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071218 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090623 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110401 |