JPH11308081A - 二値化回路 - Google Patents
二値化回路Info
- Publication number
- JPH11308081A JPH11308081A JP10113615A JP11361598A JPH11308081A JP H11308081 A JPH11308081 A JP H11308081A JP 10113615 A JP10113615 A JP 10113615A JP 11361598 A JP11361598 A JP 11361598A JP H11308081 A JPH11308081 A JP H11308081A
- Authority
- JP
- Japan
- Prior art keywords
- slice level
- comparator
- limit value
- converter
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】
【課題】 １個のＤ／Ａ変換器のみでスライスレベル上
限値およびスライスレベル下限値を設定してスライス用
の比較器へ与えることができ、安価な二値化回路を提供
する。 【解決手段】 Ｄ／Ａ変換器１６でスライスレベル上限
値およびスライスレベル下限値を時分割で設定し、Ｄ／
Ａ変換器１６でスライスレベル上限値が設定された時に
Ｄ／Ａ変換器１６の出力をサンプルホールド回路６で取
り込んで保持し、Ｄ／Ａ変換器１６でスライスレベル下
限値が設定された時にＤ／Ａ変換器１６の出力をサンプ
ルホールド回路７で取り込んで保持し、サンプルホール
ド回路６の出力電圧を比較器１へスライスレベル上限値
として与えるとともに、サンプルホールド回路７の出力
電圧を比較器２へスライスレベル下限値として与え、比
較器１，２でアナログ信号とそれぞれ比較することで、
アナログ信号を二値化する。
限値およびスライスレベル下限値を設定してスライス用
の比較器へ与えることができ、安価な二値化回路を提供
する。 【解決手段】 Ｄ／Ａ変換器１６でスライスレベル上限
値およびスライスレベル下限値を時分割で設定し、Ｄ／
Ａ変換器１６でスライスレベル上限値が設定された時に
Ｄ／Ａ変換器１６の出力をサンプルホールド回路６で取
り込んで保持し、Ｄ／Ａ変換器１６でスライスレベル下
限値が設定された時にＤ／Ａ変換器１６の出力をサンプ
ルホールド回路７で取り込んで保持し、サンプルホール
ド回路６の出力電圧を比較器１へスライスレベル上限値
として与えるとともに、サンプルホールド回路７の出力
電圧を比較器２へスライスレベル下限値として与え、比
較器１，２でアナログ信号とそれぞれ比較することで、
アナログ信号を二値化する。
Description
【０００１】
【発明の属する技術分野】本発明は、例えばＤＶＤ−Ｒ
ＡＭなどの光ディスクから読み出されたアナログ信号を
二値化する際に、スライスレベル上限値およびスライス
レベル下限値（閾値レベル）を１個のＤ／Ａ変換器のみ
でスライス用の比較器に設定することを可能とした二値
化回路に関するものである。
ＡＭなどの光ディスクから読み出されたアナログ信号を
二値化する際に、スライスレベル上限値およびスライス
レベル下限値（閾値レベル）を１個のＤ／Ａ変換器のみ
でスライス用の比較器に設定することを可能とした二値
化回路に関するものである。
【０００２】
【従来の技術】以下、従来の二値化回路について図４を
参照しながら説明する。図４は従来の二値化回路の構成
を示す回路図である。図４において、１はアナログ信号
とスライスレベル上限値とを比較する比較器、２はアナ
ログ信号とスライスレベル下限値とを比較する比較器、
３は比較器１の出力がセット入力端子Ｓに加えられると
ともに第２の比較器２の出力がリセット入力端子Ｒに加
えられ、出力端子Ｑよりアナログ信号をスライスレベル
上限値およびスライスレベル下限値でスライスした二値
化信号を出力するＲＳフリップフロップ、４はスライス
レベル上限値を設定し、比較器１に対してスライスレベ
ル上限値として与えるＤ／Ａ変換器、５はスライスレベ
ル下限値を設定し、比較器２に対してスライスレベル下
限値として与えるＤ／Ａ変換器、１４はアナログ信号入
力端子、１５は二値化信号出力端子である。
参照しながら説明する。図４は従来の二値化回路の構成
を示す回路図である。図４において、１はアナログ信号
とスライスレベル上限値とを比較する比較器、２はアナ
ログ信号とスライスレベル下限値とを比較する比較器、
３は比較器１の出力がセット入力端子Ｓに加えられると
ともに第２の比較器２の出力がリセット入力端子Ｒに加
えられ、出力端子Ｑよりアナログ信号をスライスレベル
上限値およびスライスレベル下限値でスライスした二値
化信号を出力するＲＳフリップフロップ、４はスライス
レベル上限値を設定し、比較器１に対してスライスレベ
ル上限値として与えるＤ／Ａ変換器、５はスライスレベ
ル下限値を設定し、比較器２に対してスライスレベル下
限値として与えるＤ／Ａ変換器、１４はアナログ信号入
力端子、１５は二値化信号出力端子である。
【０００３】この二値化回路では、アナログ信号入力端
子１４が比較器１の非反転入力端子と比較器２の反転入
力端子とに接続されている。また、Ｄ／Ａ変換器４の出
力端子が比較器１の反転入力端子に接続され、Ｄ／Ａ変
換器５の出力端子が比較器２の非反転入力端子に接続さ
れている。また、比較器１の出力端子がＲＳフリップフ
ロップ３のセット入力端子Ｓに接続され、比較器２の出
力端子がＲＳフリップフロップ３のリセット入力端子Ｒ
に接続され、ＲＳフリップフロップ３の出力端子Ｑが二
値化信号出力端子１５に接続されている。
子１４が比較器１の非反転入力端子と比較器２の反転入
力端子とに接続されている。また、Ｄ／Ａ変換器４の出
力端子が比較器１の反転入力端子に接続され、Ｄ／Ａ変
換器５の出力端子が比較器２の非反転入力端子に接続さ
れている。また、比較器１の出力端子がＲＳフリップフ
ロップ３のセット入力端子Ｓに接続され、比較器２の出
力端子がＲＳフリップフロップ３のリセット入力端子Ｒ
に接続され、ＲＳフリップフロップ３の出力端子Ｑが二
値化信号出力端子１５に接続されている。
【０００４】以上のように構成された二値化回路につい
て、以下、その動作を説明する。まず、Ｄ／Ａ変換器４
にスライスレベル上限値に相当するデジタル値を入力す
ることにより、Ｄ／Ａ変換器４が出力電圧をスライスレ
ベル上限値に設定し、このスライスレベル上限値を比較
器１の反転入力端子に与える。また、Ｄ／Ａ変換器５に
スライスレベル下限値に相当するデジタル値を入力する
ことにより、Ｄ／Ａ変換器５が出力電圧をスライスレベ
ル下限値に設定し、このスライスレベル上限値を比較器
２の非反転入力端子に与える。なおその際、比較器１の
反転入力端子に与えるスライスレベル上限値が、比較器
２の非反転入力端子に与えるスライスレベル下限値より
大きくなるように設定する。
て、以下、その動作を説明する。まず、Ｄ／Ａ変換器４
にスライスレベル上限値に相当するデジタル値を入力す
ることにより、Ｄ／Ａ変換器４が出力電圧をスライスレ
ベル上限値に設定し、このスライスレベル上限値を比較
器１の反転入力端子に与える。また、Ｄ／Ａ変換器５に
スライスレベル下限値に相当するデジタル値を入力する
ことにより、Ｄ／Ａ変換器５が出力電圧をスライスレベ
ル下限値に設定し、このスライスレベル上限値を比較器
２の非反転入力端子に与える。なおその際、比較器１の
反転入力端子に与えるスライスレベル上限値が、比較器
２の非反転入力端子に与えるスライスレベル下限値より
大きくなるように設定する。
【０００５】このように、スライスレベル上限値および
スライスレベル下限値を設定した状態において、アナロ
グ信号入力端子１４に入力されるアナログ信号の電圧
が、スライスレベル下限値つまりＤ／Ａ変換器５の出力
電圧より低いときには、比較器２の出力がハイレベルと
なる。このとき、スライスレベル上限値つまりＤ／Ａ変
換器４の出力電圧の方が、アナログ信号の電圧より高い
ので、比較器１の出力はローレベルとなる。結局、ＲＳ
フリップフロップ３のセット入力端子Ｓには比較器１の
出力つまりローレベルが加えられ、またリセット入力端
子Ｒには比較器２の出力つまりハイレベルが加えられる
ので、ＲＳフリップフロップ３の出力端子Ｑから出力さ
れて二値化信号出力端子１５へ送られる二値化信号はロ
ーレベルとなる。
スライスレベル下限値を設定した状態において、アナロ
グ信号入力端子１４に入力されるアナログ信号の電圧
が、スライスレベル下限値つまりＤ／Ａ変換器５の出力
電圧より低いときには、比較器２の出力がハイレベルと
なる。このとき、スライスレベル上限値つまりＤ／Ａ変
換器４の出力電圧の方が、アナログ信号の電圧より高い
ので、比較器１の出力はローレベルとなる。結局、ＲＳ
フリップフロップ３のセット入力端子Ｓには比較器１の
出力つまりローレベルが加えられ、またリセット入力端
子Ｒには比較器２の出力つまりハイレベルが加えられる
ので、ＲＳフリップフロップ３の出力端子Ｑから出力さ
れて二値化信号出力端子１５へ送られる二値化信号はロ
ーレベルとなる。
【０００６】一方、アナログ信号入力端子１４に入力さ
れるアナログ信号の電圧が、スライスレベル上限値つま
りＤ／Ａ変換器４の出力電圧より高いときには、比較器
１の出力がハイレベルとなる。このとき、スライスレベ
ル下限値つまりＤ／Ａ変換器５の出力電圧の方が、アナ
ログ信号の電圧より低いので、比較器２の出力はローレ
ベルとなる。結局、ＲＳフリップフロップ３のセット入
力端子Ｓには比較器１の出力つまりハイレベルが加えら
れ、またリセット入力端子Ｒには比較器２の出力つまり
ローレベルが加えられるので、ＲＳフリップフロップ３
の出力端子Ｑから出力されて二値化信号出力端子１５へ
送られる二値化信号はハイレベルとなる。
れるアナログ信号の電圧が、スライスレベル上限値つま
りＤ／Ａ変換器４の出力電圧より高いときには、比較器
１の出力がハイレベルとなる。このとき、スライスレベ
ル下限値つまりＤ／Ａ変換器５の出力電圧の方が、アナ
ログ信号の電圧より低いので、比較器２の出力はローレ
ベルとなる。結局、ＲＳフリップフロップ３のセット入
力端子Ｓには比較器１の出力つまりハイレベルが加えら
れ、またリセット入力端子Ｒには比較器２の出力つまり
ローレベルが加えられるので、ＲＳフリップフロップ３
の出力端子Ｑから出力されて二値化信号出力端子１５へ
送られる二値化信号はハイレベルとなる。
【０００７】なお、アナログ信号の二値化を行う際、Ｄ
／Ａ変換器４の出力電圧を変化させることにより、スラ
イスレベル上限値の設定変更が可能であり、Ｄ／Ａ変換
器５の出力電圧を変化させることによりスライスレベル
下限値の設定変更が可能である。
／Ａ変換器４の出力電圧を変化させることにより、スラ
イスレベル上限値の設定変更が可能であり、Ｄ／Ａ変換
器５の出力電圧を変化させることによりスライスレベル
下限値の設定変更が可能である。
【０００８】
【発明が解決しようとする課題】しかしながら、上記従
来の構成では、スライスレベル上限値およびスライスレ
ベル下限値を設定するには、２個のＤ／Ａ変換器４，５
が必要であり、高価になるという問題があった。本発明
は上記従来の問題点を解決するもので、１個のＤ／Ａ変
換器のみでスライスレベル上限値およびスライスレベル
下限値を設定してスライス用の比較器へ与えることがで
き、安価な二値化回路を提供することを目的とする。
来の構成では、スライスレベル上限値およびスライスレ
ベル下限値を設定するには、２個のＤ／Ａ変換器４，５
が必要であり、高価になるという問題があった。本発明
は上記従来の問題点を解決するもので、１個のＤ／Ａ変
換器のみでスライスレベル上限値およびスライスレベル
下限値を設定してスライス用の比較器へ与えることがで
き、安価な二値化回路を提供することを目的とする。
【０００９】
【課題を解決するための手段】この目的を達成するため
に、本発明の二値化回路は、Ｄ／Ａ変換器を１個に削減
し、このＤ／Ａ変換器でスライスレベル上限値およびス
ライスレベル下限値を時分割で設定し、Ｄ／Ａ変換器で
スライスレベル上限値が設定された時にＤ／Ａ変換器の
出力を第１のサンプルホールド回路で取り込んで保持
し、Ｄ／Ａ変換器でスライスレベル下限値が設定された
時にＤ／Ａ変換器の出力を第２のサンプルホールド回路
で取り込んで保持し、第１のサンプルホールド回路の出
力電圧を第１の比較器へスライスレベル上限値として与
えるとともに、第２のサンプルホールド回路の出力電圧
を第２の比較器へスライスレベル下限値として与え、第
１および第２の比較器でアナログ信号とそれぞれ比較す
るように構成したものである。
に、本発明の二値化回路は、Ｄ／Ａ変換器を１個に削減
し、このＤ／Ａ変換器でスライスレベル上限値およびス
ライスレベル下限値を時分割で設定し、Ｄ／Ａ変換器で
スライスレベル上限値が設定された時にＤ／Ａ変換器の
出力を第１のサンプルホールド回路で取り込んで保持
し、Ｄ／Ａ変換器でスライスレベル下限値が設定された
時にＤ／Ａ変換器の出力を第２のサンプルホールド回路
で取り込んで保持し、第１のサンプルホールド回路の出
力電圧を第１の比較器へスライスレベル上限値として与
えるとともに、第２のサンプルホールド回路の出力電圧
を第２の比較器へスライスレベル下限値として与え、第
１および第２の比較器でアナログ信号とそれぞれ比較す
るように構成したものである。
【００１０】この構成によって、１個のＤ／Ａ変換器を
用いるだけでスライスレベル上限値およびスライスレベ
ル下限値を設定してスライス用の第１および第２の比較
器へ与えることができ、安価な二値化回路を得ることが
できる。
用いるだけでスライスレベル上限値およびスライスレベ
ル下限値を設定してスライス用の第１および第２の比較
器へ与えることができ、安価な二値化回路を得ることが
できる。
【００１１】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しながら説明する。図１は本発明の第１の
実施の形態における二値化回路の構成を示す回路図であ
る。図１において、１はアナログ信号と上側スライスレ
ベルとを比較する比較器、２はアナログ信号と下側スラ
イスレベルとを比較する比較器、３は比較器１の出力が
セット入力端子Ｓに加えられるとともに第２の比較器２
の出力がリセット入力端子Ｒに加えられ、出力端子Ｑよ
りアナログ信号をスライスレベル上限値およびスライス
レベル下限値でスライスした二値化信号を出力するＲＳ
フリップフロップ、１６はスライスレベル上限値および
スライスレベル下限値を時分割で設定するＤ／Ａ変換
器、６はＤ／Ａ変換器１６でスライスレベル上限値が設
定された時にＤ／Ａ変換器１６の出力電圧を取り込んで
保持し、比較器１に対してスライスレベル上限値として
与えるサンプルホールド回路、７はＤ／Ａ変換器１６で
スライスレベル下限値が設定された時にＤ／Ａ変換器１
６の出力電圧を取り込んで保持し、比較器２に対してス
ライスレベル下限値として与えるサンプルホールド回
路、１４はアナログ信号入力端子、１５は二値化信号出
力端子である。
て図面を参照しながら説明する。図１は本発明の第１の
実施の形態における二値化回路の構成を示す回路図であ
る。図１において、１はアナログ信号と上側スライスレ
ベルとを比較する比較器、２はアナログ信号と下側スラ
イスレベルとを比較する比較器、３は比較器１の出力が
セット入力端子Ｓに加えられるとともに第２の比較器２
の出力がリセット入力端子Ｒに加えられ、出力端子Ｑよ
りアナログ信号をスライスレベル上限値およびスライス
レベル下限値でスライスした二値化信号を出力するＲＳ
フリップフロップ、１６はスライスレベル上限値および
スライスレベル下限値を時分割で設定するＤ／Ａ変換
器、６はＤ／Ａ変換器１６でスライスレベル上限値が設
定された時にＤ／Ａ変換器１６の出力電圧を取り込んで
保持し、比較器１に対してスライスレベル上限値として
与えるサンプルホールド回路、７はＤ／Ａ変換器１６で
スライスレベル下限値が設定された時にＤ／Ａ変換器１
６の出力電圧を取り込んで保持し、比較器２に対してス
ライスレベル下限値として与えるサンプルホールド回
路、１４はアナログ信号入力端子、１５は二値化信号出
力端子である。
【００１２】この二値化回路では、アナログ信号入力端
子１４が比較器１の非反転入力端子と比較器２の反転入
力端子とに接続されている。また、Ｄ／Ａ変換器１６の
出力端子がサンプルホールド回路６，７の入力端子にそ
れぞれ接続され、サンプルホールド回路６の出力端子が
比較器１の反転入力端子に接続され、サンプルホールド
回路７の出力端子が比較器２の非反転入力端子に接続さ
れている。また、比較器１の出力端子がＲＳフリップフ
ロップ３のセット入力端子Ｓに接続され、比較器２の出
力端子がＲＳフリップフロップ３のリセット入力端子Ｒ
に接続され、ＲＳフリップフロップ３の出力端子Ｑが二
値化信号出力端子１５に接続されている。
子１４が比較器１の非反転入力端子と比較器２の反転入
力端子とに接続されている。また、Ｄ／Ａ変換器１６の
出力端子がサンプルホールド回路６，７の入力端子にそ
れぞれ接続され、サンプルホールド回路６の出力端子が
比較器１の反転入力端子に接続され、サンプルホールド
回路７の出力端子が比較器２の非反転入力端子に接続さ
れている。また、比較器１の出力端子がＲＳフリップフ
ロップ３のセット入力端子Ｓに接続され、比較器２の出
力端子がＲＳフリップフロップ３のリセット入力端子Ｒ
に接続され、ＲＳフリップフロップ３の出力端子Ｑが二
値化信号出力端子１５に接続されている。
【００１３】以上のように構成された二値化回路につい
て、以下、その動作を説明する。まず、Ｄ／Ａ変換器１
６にスライスレベル上限値に相当するデジタル値を入力
することにより、Ｄ／Ａ変換器１６が出力電圧をスライ
スレベル上限値に設定する。この時に、Ｄ／Ａ変換器１
６の出力電圧をサンプルホールド回路６が取り込んで保
持することにより、比較器１の反転入力端子にスライス
レベル上限値を与える。つぎに、Ｄ／Ａ変換器１６にス
ライスレベル下限値に相当するデジタル値を入力するこ
とにより、Ｄ／Ａ変換器１６が出力電圧をスライスレベ
ル下限値に設定する。この時に、Ｄ／Ａ変換器１６の出
力電圧をサンプルホールド回路７が取り込んで保持する
ことにより、比較器２の非反転入力端子にスライスレベ
ル下限値を与える。なお、サンプルホールド回路６とサ
ンプルホールド回路７は、同時に値を取り込まないよう
にする以外には、値の取り込みの順番は特に問わない。
また、比較器１の反転入力端子の電圧つまりスライスレ
ベル上限値が比較器２の非反転入力端子の電圧値つまり
スライスレベル下限値より高くなるように設定する。
て、以下、その動作を説明する。まず、Ｄ／Ａ変換器１
６にスライスレベル上限値に相当するデジタル値を入力
することにより、Ｄ／Ａ変換器１６が出力電圧をスライ
スレベル上限値に設定する。この時に、Ｄ／Ａ変換器１
６の出力電圧をサンプルホールド回路６が取り込んで保
持することにより、比較器１の反転入力端子にスライス
レベル上限値を与える。つぎに、Ｄ／Ａ変換器１６にス
ライスレベル下限値に相当するデジタル値を入力するこ
とにより、Ｄ／Ａ変換器１６が出力電圧をスライスレベ
ル下限値に設定する。この時に、Ｄ／Ａ変換器１６の出
力電圧をサンプルホールド回路７が取り込んで保持する
ことにより、比較器２の非反転入力端子にスライスレベ
ル下限値を与える。なお、サンプルホールド回路６とサ
ンプルホールド回路７は、同時に値を取り込まないよう
にする以外には、値の取り込みの順番は特に問わない。
また、比較器１の反転入力端子の電圧つまりスライスレ
ベル上限値が比較器２の非反転入力端子の電圧値つまり
スライスレベル下限値より高くなるように設定する。
【００１４】このように、スライスレベル上限値および
スライスレベル下限値を設定した状態において、アナロ
グ信号入力端子１４に入力されるアナログ信号の電圧
が、スライスレベル下限値つまりサンプルホールド回路
７の出力電圧より低いときには、比較器２の出力がハイ
レベルとなる。このとき、スライスレベル上限値つまり
サンプルホールド回路６の出力電圧の方が、アナログ信
号の電圧より高いので、比較器１の出力はローレベルと
なる。結局、ＲＳフリップフロップ３のセット入力端子
Ｓには比較器１の出力つまりローレベルが加えられ、ま
たリセット入力端子Ｒには比較器２の出力つまりハイレ
ベルが加えられるので、ＲＳフリップフロップ３の出力
端子Ｑから出力されて二値化信号出力端子１５へ送られ
る二値化信号はローレベルとなる。
スライスレベル下限値を設定した状態において、アナロ
グ信号入力端子１４に入力されるアナログ信号の電圧
が、スライスレベル下限値つまりサンプルホールド回路
７の出力電圧より低いときには、比較器２の出力がハイ
レベルとなる。このとき、スライスレベル上限値つまり
サンプルホールド回路６の出力電圧の方が、アナログ信
号の電圧より高いので、比較器１の出力はローレベルと
なる。結局、ＲＳフリップフロップ３のセット入力端子
Ｓには比較器１の出力つまりローレベルが加えられ、ま
たリセット入力端子Ｒには比較器２の出力つまりハイレ
ベルが加えられるので、ＲＳフリップフロップ３の出力
端子Ｑから出力されて二値化信号出力端子１５へ送られ
る二値化信号はローレベルとなる。
【００１５】一方、アナログ信号入力端子１４に入力さ
れるアナログ信号の電圧が、スライスレベル上限値つま
りサンプルホールド回路６の出力電圧より高いときに
は、比較器１の出力がハイレベルとなる。このとき、ス
ライスレベル下限値つまりサンプルホールド回路７の出
力電圧の方が、アナログ信号の電圧より低いので、比較
器２の出力はローレベルとなる。結局、ＲＳフリップフ
ロップ３のセット入力端子Ｓには比較器１の出力つまり
ハイレベルが加えられ、またリセット入力端子Ｒには比
較器２の出力つまりローレベルが加えられるので、ＲＳ
フリップフロップ３の出力端子Ｑから出力されて二値化
信号出力端子１５へ送られる二値化信号はハイレベルと
なる。
れるアナログ信号の電圧が、スライスレベル上限値つま
りサンプルホールド回路６の出力電圧より高いときに
は、比較器１の出力がハイレベルとなる。このとき、ス
ライスレベル下限値つまりサンプルホールド回路７の出
力電圧の方が、アナログ信号の電圧より低いので、比較
器２の出力はローレベルとなる。結局、ＲＳフリップフ
ロップ３のセット入力端子Ｓには比較器１の出力つまり
ハイレベルが加えられ、またリセット入力端子Ｒには比
較器２の出力つまりローレベルが加えられるので、ＲＳ
フリップフロップ３の出力端子Ｑから出力されて二値化
信号出力端子１５へ送られる二値化信号はハイレベルと
なる。
【００１６】なお、アナログ信号の二値化を行う際、Ｄ
／Ａ変換器１６の出力電圧を変化させることにより、ス
ライスレベル上限値およびスライスレベル下限値の変更
が可能である。具体的に説明すると、スライスレベル上
限値の変更を行う場合は、Ｄ／Ａ変換器１６の出力電圧
の設定後、サンプルホールド回路６を動作させることで
Ｄ／Ａ変換器１６の出力を取り込んで保持し、比較器１
の反転入力端子にスライスレベル上限値を与えるように
する。また、スライスレベル下限値の変更を行う場合に
は、Ｄ／Ａ変換器１６の出力電圧の設定後、サンプルホ
ールド回路７を動作させることでＤ／Ａ変換器１６の出
力を取り込み保持し、比較器２の非反転入力端子にスラ
イスレベル下限値を与えるようにする。
／Ａ変換器１６の出力電圧を変化させることにより、ス
ライスレベル上限値およびスライスレベル下限値の変更
が可能である。具体的に説明すると、スライスレベル上
限値の変更を行う場合は、Ｄ／Ａ変換器１６の出力電圧
の設定後、サンプルホールド回路６を動作させることで
Ｄ／Ａ変換器１６の出力を取り込んで保持し、比較器１
の反転入力端子にスライスレベル上限値を与えるように
する。また、スライスレベル下限値の変更を行う場合に
は、Ｄ／Ａ変換器１６の出力電圧の設定後、サンプルホ
ールド回路７を動作させることでＤ／Ａ変換器１６の出
力を取り込み保持し、比較器２の非反転入力端子にスラ
イスレベル下限値を与えるようにする。
【００１７】以上のように、この実施の形態によれば、
サンプルホールド回路６，７を設けたことによりスライ
スレベル上限値およびスライスレベル下限値を１個のＤ
／Ａ変換器１６で設定してスライス用の比較器１，２へ
与えることが可能になる。その結果、安価な二値化回路
を得ることができる。以下、本発明の第２の実施の形態
について図面を参照しながら説明する。
サンプルホールド回路６，７を設けたことによりスライ
スレベル上限値およびスライスレベル下限値を１個のＤ
／Ａ変換器１６で設定してスライス用の比較器１，２へ
与えることが可能になる。その結果、安価な二値化回路
を得ることができる。以下、本発明の第２の実施の形態
について図面を参照しながら説明する。
【００１８】図２は本発明の第２の実施の形態における
二値化回路の構成を示す回路図で、図１におけるサンプ
ルホールド回路６，７を具体化した二値化回路の例を示
すものであり、それ以外の構成は図１と同じである。図
２において、８はアナログ信号を断続可能なスイッチ、
９は電圧保持用の容量で、以上の構成で図１のサンプル
ホールド回路６を構成している。１０はアナログ信号を
断続可能なスイッチ、１１は電圧保持用の容量であり、
以上の構成で図１のサンプルホールド回路７を構成して
いる。
二値化回路の構成を示す回路図で、図１におけるサンプ
ルホールド回路６，７を具体化した二値化回路の例を示
すものであり、それ以外の構成は図１と同じである。図
２において、８はアナログ信号を断続可能なスイッチ、
９は電圧保持用の容量で、以上の構成で図１のサンプル
ホールド回路６を構成している。１０はアナログ信号を
断続可能なスイッチ、１１は電圧保持用の容量であり、
以上の構成で図１のサンプルホールド回路７を構成して
いる。
【００１９】この二値化回路では、Ｄ／Ａ変換器１６の
出力端子がスイッチ８を介して容量９の一端と比較器１
の反転入力端子とに接続され、容量９の他端がグランド
ＧＮＤに接続されている。また、Ｄ／Ａ変換器１６の出
力端子がスイッチ１０を介して容量１１の一端と比較器
２の非反転入力端子とに接続され、容量１１の他端がグ
ランドＧＮＤに接続されている。
出力端子がスイッチ８を介して容量９の一端と比較器１
の反転入力端子とに接続され、容量９の他端がグランド
ＧＮＤに接続されている。また、Ｄ／Ａ変換器１６の出
力端子がスイッチ１０を介して容量１１の一端と比較器
２の非反転入力端子とに接続され、容量１１の他端がグ
ランドＧＮＤに接続されている。
【００２０】以上のように構成された二値化回路につい
て、以下、その動作を説明する。スライスレベル上限値
の設定は以下のようにして行われる。すなわち、Ｄ／Ａ
変換器１６で出力電圧をスライスレベル上限値に設定し
た後、スイッチ８を閉じることにより、Ｄ／Ａ変換器１
６の出力電圧によって容量９がＤ／Ａ変換器１６の出力
電圧まで充電される。そして、Ｄ／Ａ変換器１６の出力
電圧による容量９の充電後、スイッチ８を開くことによ
りスライスレベル上限値が保持される。
て、以下、その動作を説明する。スライスレベル上限値
の設定は以下のようにして行われる。すなわち、Ｄ／Ａ
変換器１６で出力電圧をスライスレベル上限値に設定し
た後、スイッチ８を閉じることにより、Ｄ／Ａ変換器１
６の出力電圧によって容量９がＤ／Ａ変換器１６の出力
電圧まで充電される。そして、Ｄ／Ａ変換器１６の出力
電圧による容量９の充電後、スイッチ８を開くことによ
りスライスレベル上限値が保持される。
【００２１】また、スライスレベル下限値の設定は以下
のようにして行われる。すなわち、Ｄ／Ａ変換器１６で
出力電圧をスライスレベル下限値に設定した後、スイッ
チ１０を閉じることにより、Ｄ／Ａ変換器１６の出力電
圧によって容量１１がＤ／Ａ変換器１６の出力電圧まで
充電される。そして、Ｄ／Ａ変換器１６の出力電圧によ
る容量１１の充電後、スイッチ１０を開くことによりス
ライスレベル下限値が保持される。
のようにして行われる。すなわち、Ｄ／Ａ変換器１６で
出力電圧をスライスレベル下限値に設定した後、スイッ
チ１０を閉じることにより、Ｄ／Ａ変換器１６の出力電
圧によって容量１１がＤ／Ａ変換器１６の出力電圧まで
充電される。そして、Ｄ／Ａ変換器１６の出力電圧によ
る容量１１の充電後、スイッチ１０を開くことによりス
ライスレベル下限値が保持される。
【００２２】スライスレベル上限値およびスライスレベ
ル下限値を設定した後の動作は、第１の実施の形態と同
じであるので、説明を省略する。ただし、この構成の場
合、サンプルホールド容量（容量９，１１）の値と、比
較器１，２の非反転入力端子および反転入力端子間の寄
生容量の値とを適切にとらないと、ホールド時に容量の
再配分が生じるため、スライスレベル上限値およびスラ
イスレベル下限値が変化して、その精度が保てないおそ
れがある。
ル下限値を設定した後の動作は、第１の実施の形態と同
じであるので、説明を省略する。ただし、この構成の場
合、サンプルホールド容量（容量９，１１）の値と、比
較器１，２の非反転入力端子および反転入力端子間の寄
生容量の値とを適切にとらないと、ホールド時に容量の
再配分が生じるため、スライスレベル上限値およびスラ
イスレベル下限値が変化して、その精度が保てないおそ
れがある。
【００２３】以下、この点について説明する。アナログ
信号の電圧値をＶ１Ｈ、スライスレベル上限値（ホール
ド時）をＶ２Ｈ、スライスレベル上限値の初期値（サン
プル時）をＶ２０Ｈ、比較器１の非反転入力端子と反転
入力端子との間の寄生容量値をＣ１Ｈ、容量９の容量値
をＣ２Ｈとすると、スライスレベル上限値Ｖ２Ｈは、 Ｖ２Ｈ＝（Ｃ１Ｈ＊Ｖ１Ｈ＋Ｃ２Ｈ＊Ｖ２０Ｈ）／（Ｃ
１Ｈ＋Ｃ２Ｈ） となる。つまり、スライスレベル上限値は、サンプル時
からホールド時へ移行するときにＶ１ＨからＶ２Ｈへ変
化することになる。
信号の電圧値をＶ１Ｈ、スライスレベル上限値（ホール
ド時）をＶ２Ｈ、スライスレベル上限値の初期値（サン
プル時）をＶ２０Ｈ、比較器１の非反転入力端子と反転
入力端子との間の寄生容量値をＣ１Ｈ、容量９の容量値
をＣ２Ｈとすると、スライスレベル上限値Ｖ２Ｈは、 Ｖ２Ｈ＝（Ｃ１Ｈ＊Ｖ１Ｈ＋Ｃ２Ｈ＊Ｖ２０Ｈ）／（Ｃ
１Ｈ＋Ｃ２Ｈ） となる。つまり、スライスレベル上限値は、サンプル時
からホールド時へ移行するときにＶ１ＨからＶ２Ｈへ変
化することになる。
【００２４】また、アナログ信号値の電圧値をＶ１Ｌ、
スライスレベル下限値（ホールド時）をＶ２Ｌ、スライ
スレベル下限値の初期値（サンプル時）をＶ２０Ｌ、比
較器２の非反転入力端子と反転入力端子との間の寄生容
量値をＣ１Ｌ、容量１１の容量値をＣ２Ｌとすると、ス
ライスレベル下限値Ｖ２Ｌは、 Ｖ２Ｌ＝（Ｃ１Ｌ＊Ｖ１Ｌ＋Ｃ２Ｌ＊Ｖ２０Ｌ）／（Ｃ
１Ｌ＋Ｃ２Ｌ） となる。つまり、スライスレベル下限値は、サンプル時
からホールド時へ移行するときにＶ１ＬからＶ２Ｌへ変
化することになる。
スライスレベル下限値（ホールド時）をＶ２Ｌ、スライ
スレベル下限値の初期値（サンプル時）をＶ２０Ｌ、比
較器２の非反転入力端子と反転入力端子との間の寄生容
量値をＣ１Ｌ、容量１１の容量値をＣ２Ｌとすると、ス
ライスレベル下限値Ｖ２Ｌは、 Ｖ２Ｌ＝（Ｃ１Ｌ＊Ｖ１Ｌ＋Ｃ２Ｌ＊Ｖ２０Ｌ）／（Ｃ
１Ｌ＋Ｃ２Ｌ） となる。つまり、スライスレベル下限値は、サンプル時
からホールド時へ移行するときにＶ１ＬからＶ２Ｌへ変
化することになる。
【００２５】ここで、容量９の容量値Ｃ２Ｈを、比較器
１の非反転入力端子と反転入力端子との間の寄生容量値
Ｃ１Ｈよりも十分大きくとることにより、サンプル時か
らホールド時へ移行するときの電圧変化を少なくでき、
スライスレベル上限値を精度よく保持することができ
る。また、容量１１の容量値Ｃ２Ｌを、比較器１の非反
転入力端子と反転入力端子との間の寄生容量値Ｃ１Ｌよ
りも十分大きくとることにより、サンプル時からホール
ド時へ移行するときの電圧変化を少なくでき、スライス
レベル上限値を精度よく保持することができる。
１の非反転入力端子と反転入力端子との間の寄生容量値
Ｃ１Ｈよりも十分大きくとることにより、サンプル時か
らホールド時へ移行するときの電圧変化を少なくでき、
スライスレベル上限値を精度よく保持することができ
る。また、容量１１の容量値Ｃ２Ｌを、比較器１の非反
転入力端子と反転入力端子との間の寄生容量値Ｃ１Ｌよ
りも十分大きくとることにより、サンプル時からホール
ド時へ移行するときの電圧変化を少なくでき、スライス
レベル上限値を精度よく保持することができる。
【００２６】以下、本発明の第３の実施の形態について
図面を参照しながら説明する。図３は本発明の第３の実
施の形態における二値化回路の構成を示す回路図であ
る。この二値化回路は、図２の構成において、サンプル
ホールド回路６と比較器１の反転入力端子との間にオペ
アンプからなるバッファ１２を挿入し、サンプルホール
ド回路７と比較器２の非反転入力端子との間にオペアン
プからなるバッファ１３を挿入したもので、その他の構
成は図２と同じである。
図面を参照しながら説明する。図３は本発明の第３の実
施の形態における二値化回路の構成を示す回路図であ
る。この二値化回路は、図２の構成において、サンプル
ホールド回路６と比較器１の反転入力端子との間にオペ
アンプからなるバッファ１２を挿入し、サンプルホール
ド回路７と比較器２の非反転入力端子との間にオペアン
プからなるバッファ１３を挿入したもので、その他の構
成は図２と同じである。
【００２７】具体的に説明すると、バッファ１２の入力
端子は容量９のＶＨ端子（非グランド側端子）につなが
れており、バッファ１２の出力端子は比較器１の反転入
力端子に接続されている。バッファ１３の入力端子は容
量１１のＶＬ端子（非グランド側端子）につながれてお
り、バッファ１３の出力端子は比較器２の非反転入力端
子に接続されている。
端子は容量９のＶＨ端子（非グランド側端子）につなが
れており、バッファ１２の出力端子は比較器１の反転入
力端子に接続されている。バッファ１３の入力端子は容
量１１のＶＬ端子（非グランド側端子）につながれてお
り、バッファ１３の出力端子は比較器２の非反転入力端
子に接続されている。
【００２８】以上のように構成された二値化回路につい
て、以下、その動作を説明する。容量９のＶＨ端子の電
圧が、バッファ１２を通じて同じ値の電圧として比較器
１の反転入力端子へ与えられる。また、容量１１のＶＬ
端子の電圧が、バッファ１３を通じて同じ値の電圧とし
て比較器２の非反転入力端子へ与えられる。その他は、
第２の実施の形態と同じ動作をする。
て、以下、その動作を説明する。容量９のＶＨ端子の電
圧が、バッファ１２を通じて同じ値の電圧として比較器
１の反転入力端子へ与えられる。また、容量１１のＶＬ
端子の電圧が、バッファ１３を通じて同じ値の電圧とし
て比較器２の非反転入力端子へ与えられる。その他は、
第２の実施の形態と同じ動作をする。
【００２９】この構成をとることにより、比較器１の反
転入力端子に容量９の電圧を直接与えるのではなくバッ
ファ１２を介して電圧を与え、比較器２の非反転入力端
子に容量１１の電圧を直接与えるのではなく、バッファ
１３を介して電圧を与えることができるため、第２の実
施の形態のような容量の再配分による電圧変化が生じな
い。このため、スライスレベル上限値およびスライスレ
ベル下限値を高精度に設定することが可能となる。
転入力端子に容量９の電圧を直接与えるのではなくバッ
ファ１２を介して電圧を与え、比較器２の非反転入力端
子に容量１１の電圧を直接与えるのではなく、バッファ
１３を介して電圧を与えることができるため、第２の実
施の形態のような容量の再配分による電圧変化が生じな
い。このため、スライスレベル上限値およびスライスレ
ベル下限値を高精度に設定することが可能となる。
【００３０】以上のように、この実施の形態によれば、
サンプルホールド回路６と比較器１の反転入力端子との
間にオペアンプからなるバッファ１２を挿入し、サンプ
ルホールド回路７と比較器２の非反転入力端子との間に
オペアンプからなるバッファ１３を挿入したことによ
り、スライスレベル上限値およびスライスレベル下限値
の高精度化の実現が可能となる。
サンプルホールド回路６と比較器１の反転入力端子との
間にオペアンプからなるバッファ１２を挿入し、サンプ
ルホールド回路７と比較器２の非反転入力端子との間に
オペアンプからなるバッファ１３を挿入したことによ
り、スライスレベル上限値およびスライスレベル下限値
の高精度化の実現が可能となる。
【００３１】なお、第３の実施の形態においては、オペ
アンプからなるバッファ１２，１３を用いて説明した
が、その代わりにオペアンプからなる増幅回路を用いて
もよい。
アンプからなるバッファ１２，１３を用いて説明した
が、その代わりにオペアンプからなる増幅回路を用いて
もよい。
【００３２】
【発明の効果】本発明の二値化回路によれば、Ｄ／Ａ変
換器でスライスレベル上限値およびスライスレベル下限
値を時分割で設定し、それらの値を第１および第２のサ
ンプルホールド回路で取り込んで保持するようにしたの
で、１個のＤ／Ａ変換器を設けるだけでスライスレベル
上限値およびスライスレベル下限値を設定してスライス
用の第１および第２の比較器へ与えることができ、安価
に製造できる。。
換器でスライスレベル上限値およびスライスレベル下限
値を時分割で設定し、それらの値を第１および第２のサ
ンプルホールド回路で取り込んで保持するようにしたの
で、１個のＤ／Ａ変換器を設けるだけでスライスレベル
上限値およびスライスレベル下限値を設定してスライス
用の第１および第２の比較器へ与えることができ、安価
に製造できる。。
【図１】本発明の第１の実施の形態における二値化回路
の構成を示す回路図である。
の構成を示す回路図である。
【図２】本発明の第２の実施の形態における二値化回路
の構成を示す回路図である。
の構成を示す回路図である。
【図３】本発明の第３の実施の形態における二値化回路
の構成を示す回路図である。
の構成を示す回路図である。
【図４】従来の二値化回路の構成を示す回路図である。
１ 比較器 ２ 比較器 ３ フリップフロップ ４ Ｄ／Ａ変換器 ５ Ｄ／Ａ変換器 ６ サンプルホールド回路 ７ サンプルホールド回路 ８ スイッチ ９ 容量 １０ スイッチ １１ 容量 １２ バッファ １３ バッファ １４ アナログ信号入力端子 １５ 二値化信号出力端子 １６ Ｄ／Ａ変換器
Claims (3)
- 【請求項１】アナログ信号とスライスレベル上限値とを
比較する第１の比較器と、前記アナログ信号とスライス
レベル下限値とを比較する第２の比較器と、前記スライ
スレベル上限値および前記スライスレベル下限値を時分
割で設定するＤ／Ａ変換器と、前記Ｄ／Ａ変換器で前記
スライスレベル上限値が設定された時に前記Ｄ／Ａ変換
器の出力電圧を取り込んで保持し、前記第１の比較器に
対して前記スライスレベル上限値として与える第１のサ
ンプルホールド回路と、前記Ｄ／Ａ変換器で前記スライ
スレベル下限値が設定された時に前記Ｄ／Ａ変換器の出
力を取り込んで保持し、前記第２の比較器に対して前記
スライスレベル下限値として与える第２のサンプルホー
ルド回路と、前記第１の比較器の出力が一方の入力端子
に加えられるとともに前記第２の比較器の出力が他方の
入力端子に加えられ出力端子より前記アナログ信号をス
ライスレベル上限値およびスライスレベル下限値でスラ
イスした二値化信号を出力するフリップフロップとを備
えた二値化回路。 - 【請求項２】 第１のサンプルホールド回路が前記Ｄ／
Ａ変換器の出力端子と前記第１の比較器との間に接続さ
れた第１のスイッチと、前記第１のスイッチの前記第１
の比較器側の端子とグランドとの間に接続された第１の
容量とからなり、第２のサンプルホールド回路が前記Ｄ
／Ａ変換器の出力端子と前記第２の比較器との間に接続
された第２のスイッチと、前記第２のスイッチの前記第
２の比較器側の端子とグランドとの間に接続された第２
の容量とからなる請求項１記載の二値化回路。 - 【請求項３】 第１のスイッチと第１の容量の接続点と
第１の比較器との間に第１のオペアンプを挿入し、第２
のスイッチと第２の容量の接続点と第２の比較器との間
に第２のオペアンプを挿入した請求項２記載の二値化回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11361598A JP3544298B2 (ja) | 1998-04-23 | 1998-04-23 | 二値化回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11361598A JP3544298B2 (ja) | 1998-04-23 | 1998-04-23 | 二値化回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11308081A true JPH11308081A (ja) | 1999-11-05 |
| JP3544298B2 JP3544298B2 (ja) | 2004-07-21 |
Family
ID=14616712
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11361598A Expired - Fee Related JP3544298B2 (ja) | 1998-04-23 | 1998-04-23 | 二値化回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3544298B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010098650A (ja) * | 2008-10-20 | 2010-04-30 | Anritsu Corp | フェージングシミュレータおよび無線通信機器試験システム |
-
1998
- 1998-04-23 JP JP11361598A patent/JP3544298B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010098650A (ja) * | 2008-10-20 | 2010-04-30 | Anritsu Corp | フェージングシミュレータおよび無線通信機器試験システム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3544298B2 (ja) | 2004-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8368430B2 (en) | Sample and hold circuit and A/D converter apparatus | |
| US8004435B2 (en) | Discrete-time circuit | |
| EP1922813B1 (en) | Rail-to-rail delay line for time analog-to-digital converters | |
| US8907836B2 (en) | Switched-capacitor input circuit and analog-to-digital converter including the same | |
| TWI356292B (en) | Image processing system and method of processing a | |
| JP3657218B2 (ja) | 差動入力ａ／ｄ変換器 | |
| US7196563B2 (en) | Comparator and AD conversion circuit having hysteresis circuit | |
| CN112187275B (zh) | 双斜率模数转换器 | |
| US6999019B2 (en) | Subranging analog-to-digital converter with integrating sample-and-hold | |
| CN105811984B (zh) | 输入采样与转换电路 | |
| EP3576301A1 (en) | Buffer amplifier circuit | |
| US7760126B2 (en) | Flash converter differential reference ladder auto-zero circuit | |
| US6642751B1 (en) | Configurable track-and-hold circuit | |
| CN110349535B (zh) | 增益放大器 | |
| JPH11308081A (ja) | 二値化回路 | |
| CN119030544B (zh) | 一种自适应模数转换装置及纳米孔生物检测系统 | |
| KR101902119B1 (ko) | 스위치드-커패시터 d/a 변환기를 사용한 축차 비교형 a/d 변환기 | |
| JP3240750B2 (ja) | 二値化回路及び固体撮像装置 | |
| JPH11266156A (ja) | アナログ／ディジタル変換器 | |
| US7928873B1 (en) | Analog-to-digital conversion circuit | |
| US6646584B2 (en) | Circuit design technique for increasing the bandwidth of sample-and-hold circuits in flash ADCs | |
| KR19980082915A (ko) | 오프셋 평가 회로 및 그의 방법 | |
| JP3437370B2 (ja) | アナログ・ディジタル変換器 | |
| TWI770922B (zh) | 低精度神經網路的資料特徵擴增系統及方法 | |
| JP2826187B2 (ja) | 二値化信号変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040330 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040401 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080416 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110416 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |