JPH11308281A - デジタル信号伝送装置およびその方法、デジタル信号送信装置およびデジタル信号受信装置 - Google Patents

デジタル信号伝送装置およびその方法、デジタル信号送信装置およびデジタル信号受信装置

Info

Publication number
JPH11308281A
JPH11308281A JP10112502A JP11250298A JPH11308281A JP H11308281 A JPH11308281 A JP H11308281A JP 10112502 A JP10112502 A JP 10112502A JP 11250298 A JP11250298 A JP 11250298A JP H11308281 A JPH11308281 A JP H11308281A
Authority
JP
Japan
Prior art keywords
digital signal
signal
level
digital
toggle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10112502A
Other languages
English (en)
Inventor
Makoto Aoki
真 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP10112502A priority Critical patent/JPH11308281A/ja
Publication of JPH11308281A publication Critical patent/JPH11308281A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Dc Digital Transmission (AREA)
  • Communication Control (AREA)

Abstract

(57)【要約】 【課題】 デジタル信号を伝送する際の消費電力を低減
できるデジタル信号伝送装置を提供する。 【解決手段】 エンコーダ39において、デジタル信号
D1,D4で同時に発生したトグルを検出したタイミン
グで第1のレベルと第2のレベルとの間で切り換わるデ
ジタル信号T1を生成する。デジタル信号D1,D4と
同じ初期状態のレベルを持ち、当該デジタル信号に発生
するトグルのタイミングのうち、前記検出したトグルの
タイミングを除くタイミングでレベルを切り換えたデジ
タル信号D7,D11生成し、これらを信号伝送線6
1,62,63を介して、伝送先のデコーダ60に伝送
する。

Description

【発明の詳細な説明】
【0001】
【発明が属する技術分野】本発明は、デジタル信号伝送
装置およびその方法、デジタル信号送信装置およびデジ
タル信号受信装置に関する。
【0002】
【従来の技術】一般的に、シリアルのデジタル信号を伝
送する場合に、信号の合計トグル回数(デジタル信号レ
ベルが0から1又は1から0に変化する回数)が多いと
消費電力が大きくなったり雑音が増えたり、更にはそれ
らから副次的に種々の弊害が発生する。つまり、必要と
される情報をデジタル信号で伝送する場合においてはト
グル回数を可能な限り減らした方が有益であることが多
い。特に最近はCMOS(Complementary Metal-Oxide S
emiconductor:相補型金属酸化膜半導体集積回路) と呼
ばれる半導体装置が広範囲に渡って使われている。CM
OS回路は、デジタル信号が定常状態にある時(信号レ
ベルが0か1で安定している状態)にほとんど電力を消
費しないという特徴を持つ。言い換えれば信号がトグル
する(デジタル信号レベルが0から1または1から0に
変化する)時に電力を消費する。一般的に消費電力はト
グル数と静電気容量とに比例して増加する。
【0003】通常、複数のデジタル信号を伝送する場合
には、与えられた信号情報(信号レベルが0か1)を連
続して伝送している。ここで、図7(A)および(B)
に示す2本のデジタル信号「D1」および「D4」を考
える。図7(A)および(B)に示す信号「D1」およ
び「D4」は、x,y,s,zに、それぞれ0,1,
0,1を割り当てると、図8(A)および(B)のよう
に表記される。なお、yはxの反転値であり、zはsの
反転値である。図8(A)では、レベルがxからyに変
化した時と、yからxに変化した時とが各々「トグル」
となる。また、図8(B)では、レベルがsからzに変
化した時と、zからsに変化した時とが各々「トグル」
となる。
【0004】図8に示すようなデジタル信号「D1」お
よび「D4」は、例えば、図9に示すようなデジタル信
号伝送回路1を用いて伝送される。図9において、1
1,12,13,14はCMOSバッファであり、図中
左側から入力されたデジタル信号と同じデジタル信号を
右側から出力する。15,17は静電気容量を示し、1
6,18は接地電位を示す。ここで、静電気容量15,
17は、電気回路に必ず存在するもので、その量や大き
さは、CMOSバッファ11,12,13,14自体が
持つ静電気容量や、CMOSバッファ11,12相互間
およびCMOSバッファ13,14相互間の物理的な距
離や材質によって決まる。
【0005】デジタル信号「D1」の「1」を伝送する
場合には、CMOSバッファ11および静電気容量15
を充電することで、伝送中のデジタル信号「D2」のレ
ベルを「1」にし、これにより、伝送先のCMOSバッ
ファ12の出力端子のレベルを「1」にする。その結
果、CMOSバッファ12の出力端子から出力されるデ
ジタル信号「D3」のレベルは、デジタル信号「D1」
に応じて「1」になる。
【0006】デジタル信号「D1」の「0」を伝送する
場合には、CMOSバッファ11および静電気容量15
に充電した電荷を静電気容量17の接地電位16の側か
ら放電することで、伝送中のデジタル信号「D2」のレ
ベルを「0」にし、これにより、伝送先のCMOSバッ
ファ12の出力端子のレベルを「0」にする。その結
果、CMOSバッファ12の出力端子から出力されるデ
ジタル信号「D3」のレベルは、デジタル信号「D1」
に応じて「0」になる。
【0007】デジタル信号伝送回路1では、デジタル信
号「D1」のレベルに応じて、前述したCMOSバッフ
ァ11および静電気容量15の充電および放電を繰り返
すことで、デジタル信号「D1」のレベルを、デジタル
信号「D2」およびデジタル信号「D3」のレベルに反
映させる。一方、デジタル信号「D4」についても、デ
ジタル信号「D1」の場合と同様に、CMOSバッファ
13および静電気容量17により、デジタル信号「D
4」のレベルを、デジタル信号「D5」に反映し、最終
的に、CMOSバッファ14の出力端子からデジタル信
号「D4」に応じたデジタル信号「D6」を出力する。
【0008】ところで、前述したような図9に示すデジ
タル信号伝送回路1では、デジタル信号「D1」および
「D4」のレベルが、「0」あるいは「1」で定常状態
になっている間は、電力を殆ど消費しない。すなわち、
デジタル信号伝送回路1では、トグルが発生したときに
電力を消費し、その消費量は単位時間のトグル数および
静電気容量15,17の大きさに比例する。つまり単位
時間のトグル数が多いほど、そして静電気容量15,1
7の静電気容量が多いほど消費電力は増加する。
【0009】
【発明が解決しようとする課題】しかしながら、前述し
た従来のデジタル信号伝送回路1では、信号伝送線を介
して伝送元から伝送先に、デジタル信号「D1」および
「D4」をそのまま伝送しているため、単位時間の合計
トグル回数が多くなり、消費電力が大きくなるという問
題がある。
【0010】本発明は上述した従来技術の問題点に鑑み
てなされ、デジタル信号を伝送する際の消費電力を低減
できるデジタル信号伝送装置およびその方法、デジタル
信号送信装置およびデジタル信号受信装置を提供するこ
とを目的とする。
【0011】
【課題を解決するための手段】上述した従来技術の問題
点を解決し、上述した目的を達成するために、本発明の
デジタル信号伝送装置は、複数のデジタル信号を並列に
伝送するデジタル信号伝送装置であって、複数の第1の
デジタル信号間で同時に発生したトグルを検出するトグ
ル検出手段と、前記トグル検出手段が前記検出したトグ
ルのタイミングで第1のレベルと第2のレベルとの間で
切り換わる反転判別信号を生成する反転判別信号生成手
段と、前記複数の第1のデジタル信号の各々について、
当該第1のデジタル信号と同じ初期状態のレベルを持
ち、当該第1のデジタル信号に発生するトグルのタイミ
ングのうち、前記トグル検出手段が検出したトグルのタ
イミングを除くタイミングでレベルを切り換えた第2の
デジタル信号を生成する符号化手段と、前記反転判別信
号と、前記複数の第1のデジタル信号に対応した複数の
前記第2のデジタル信号とを並列に伝送する信号伝送線
と、前記信号伝送線を介して受信した前記複数の第2の
デジタル信号を、前記信号伝送線を介して受信した前記
反転判別信号に基づいて復号する復号手段とを有する。
【0012】本発明のデジタル信号伝送装置では、第1
のデジタル信号に発生するトグルのタイミングのうち、
前記トグル検出手段が検出したトグルのタイミング、す
なわち複数の第1のデジタル信号間で同時に発生したト
グルのタイミングでは、第2のデジタル信号のレベルを
切り換えず、反転判別信号のレベルを切り換える。従っ
て、第1のデジタル信号の数に相当する回数のトグル
が、1回のトグルに置き換えられる。
【0013】また、本発明のデジタル信号伝送装置は、
好ましくは、前記反転判別信号生成手段は、前記反転判
別信号の初期状態を第1のレベルに設定し、前記復号手
段は、受信した前記反転判別信号が第1のレベルの間
は、受信した前記第2のデジタル信号のレベルを保持
し、当該反転判別信号が第2のレベルの間は、受信した
前記第2のデジタル信号のレベルを反転した第3のデジ
タル信号を生成する。
【0014】また、本発明のデジタル信号送信装置は、
複数のデジタル信号を信号伝送線を介して並列に送信す
るデジタル信号送信装置であって、複数の第1のデジタ
ル信号間で同時に発生したトグルを検出するトグル検出
手段と、前記トグル検出手段が前記検出したトグルのタ
イミングで第1のレベルと第2のレベルとの間で切り換
わる反転判別信号を生成する反転判別信号生成手段と、
前記複数の第1のデジタル信号の各々について、当該第
1のデジタル信号と同じ初期状態のレベルを持ち、当該
第1のデジタル信号に発生するトグルのタイミングのう
ち、前記トグル検出手段が検出したトグルのタイミング
を除くタイミングでレベルを切り換えた第2のデジタル
信号を生成する符号化手段と、前記反転判別信号と、前
記複数の第1のデジタル信号に対応した複数の前記第2
のデジタル信号とを前記信号伝送線に並列に出力する出
力手段とを有する。
【0015】また、本発明のデジタル信号受信装置は、
信号伝送線を介して並列に伝送された複数のデジタル信
号を受信するデジタル信号受信装置であって、複数の第
1のデジタル信号間で同時に発生したトグルのタイミン
グで第1のレベルと第2のレベルとの間で切り換わる反
転判別信号と、それぞれ対応する前記第1のデジタル信
号と同じ初期状態のレベルを持ち、当該第1のデジタル
信号に発生するトグルのタイミングのうち、前記同時に
発生したトグルのタイミングを除くタイミングでレベル
を切り換えた複数の第2のデジタル信号とを、前記信号
伝送線を介して受信する受信手段と、当該受信した前記
複数の第2のデジタル信号を、当該受信した前記反転判
別信号に基づいて復号する復号手段とを有する。
【0016】また、本発明のデジタル信号伝送方法は、
複数のデジタル信号を並列に伝送するデジタル信号伝送
方法であって、複数の第1のデジタル信号間で同時に発
生したトグルを検出し、前記検出したトグルのタイミン
グで第1のレベルと第2のレベルとの間で切り換わる反
転判別信号を生成し、前記複数の第1のデジタル信号の
各々について、当該第1のデジタル信号と同じ初期状態
のレベルを持ち、当該第1のデジタル信号に発生するト
グルのタイミングのうち、前記検出したトグルのタイミ
ングを除くタイミングでレベルを切り換えた第2のデジ
タル信号を生成し、前記反転判別信号と、前記複数の第
1のデジタル信号に対応した複数の前記第2のデジタル
信号とを信号伝送線を介して並列に伝送し、前記信号伝
送線を介して受信した前記複数の第2のデジタル信号
を、前記信号伝送線を介して受信した前記反転判別信号
に基づいて復号する。
【0017】さらに、本発明のデジタル信号伝送方法
は、好ましくは、前記反転判別信号の初期状態を第1の
レベルに設定し、受信した前記反転判別信号が第1のレ
ベルの間は、受信した前記第2のデジタル信号のレベル
を保持し、当該反転判別信号が第2のレベルの間は、受
信した前記第2のデジタル信号のレベルを反転して前記
復号を行う。
【0018】
【発明の実施の形態】以下、本発明の実施形態に係わる
デジタル信号伝送回路について説明する。先ず、本実施
形態のデジタル信号伝送回路が採用する信号伝送方法の
概念について説明する。本実施形態のデジタル信号伝送
回路では、2本以上のデジタル信号を伝送する際に、こ
れらのデジタル信号を、一定の規則に従って符号変換す
る。図1は、本実施形態のデジタル信号伝送回路が採用
する信号伝送方法を説明するための図である。本実施形
態では、2本のデジタル信号「D1」および「D4」を
伝送する場合を例にして説明する。本実施形態におい
て、「x」および「s」はそれぞれ「0」または「1」
であり、「y」は「x」の反転値「z」は「s」の反転
値である。本実施形態のデジタル信号伝送回路では、伝
送元のエンコーダにおいて、伝送を行うデジタル信号
「D1」および「D4」を符号変換してデジタル信号
「D7」、「D11」および「T1」を生成し、これら
を信号伝送線を介して伝送先に伝送する。
【0019】ここで、基本的には、デジタル信号「D
7」および「D11」は、各々デジタル信号「D1」お
よび「D4」に対応した信号である。伝送開始時にはデ
ジタル信号「D7」および「D11」のレベルは、各々
デジタル信号「D1」および「D4」のレベルと等し
い。また、デジタル信号「T1」は、デジタル信号「D
7」および「D11」の対応するタイミングのレベルが
正しいか否かを示す。正常伝送開始時のデジタル信号
「T1」のレベルは、正しいことを意味するものであれ
ば、「0」および「1」の何れでもよい。
【0020】伝送先では、受信したデジタル信号「D
7」,「D11」,「T1」をデコーダで復号変換し
て、それぞれ「D1」および「D4」に対応したデジタ
ル信号「D10」および「D14」を得る。本実施形態
では、伝送するデジタル信号の数は3本になるが、単位
時間当たりの全信号の合計トグル回数を変換前の全信号
の合計トグル回数に比べて少なくできる。
【0021】以下、伝送元のエンコーダにおける符号変
換方法を具体的に説明する。当該符号変換方法では、以
下に示す(1)〜(3)の要領で、デジタル信号「D
1」および「D4」からデジタル信号「D7」、「D1
1」および「T1」を生成する。 (1)デジタル信号「D7」の生成:デジタル信号「D
1」について、デジタル信号「D1」に存在するトグル
のうちデジタル信号「D4」と同じタイミングで発生す
るトグルの位置でレベルを変化させないようにすること
でデジタル信号「D7」を生成する。すなわち、デジタ
ル信号「D1」のみにトグルが発生し、デジタル信号
「D4」にはトグルが発生していないタイミングでの
み、デジタル信号「D7」のレベルを反転させる。
【0022】具体的には、図1に示すように、デジタル
信号「D1」でトグルが生じるタイミングAと、デジタ
ル信号「D4」でトグルが生じるタイミングBとが一致
するタイミングCでは、デジタル信号「D7」のレベル
を変化させない。従って、デジタル信号「D7」と「D
1」とを比べると、1番目(最初)のタイミングCまで
はデジタル信号「D7」と「D1」とは一致するが、1
番目のタイミングCから2番目のタイミングCまでの間
ではデジタル信号「D7」は「D1」を反転した信号に
なる。その後、n(nは2以上の偶数)番目のタイミン
グCからn+1番目のタイミングCまでの間ではデジタ
ル信号「D7」と「D1」とが一致し、n+1番目のタ
イミングCからn+2番目のタイミングCまでの間では
デジタル信号「D7」は「D1」を反転した信号にな
る。
【0023】(2)デジタル信号「D11」の生成:デ
ジタル信号「D11」も、前述した(1)と同じ要領で
は、デジタル信号「D4」を用いて生成される。
【0024】(3)デジタル信号「T1」の生成:1番
目(最初)のタイミングCまでは、デジタル信号「D
7」および「D11」が正常値であることを示す「0」
になり、1番目のタイミングCから2番目のタイミング
Cまでの間ではデジタル信号「D7」および「D11」
が正常値の反転値であることを示す「1」になり、その
後、n(nは2以上の偶数)番目のタイミングCからn
+1番目のタイミングCまでの間では「0」になり、n
+1番目のタイミングCからn+2番目のタイミングC
までの間では「1」となるデジタル信号「T1」を生成
する。
【0025】すなわち、伝送元のエンコーダでは、デジ
タル信号「T1」が「0」である間は、デジタル信号
「D7」および「D11」は、それぞれデジタル信号
「D1」および「D4」を正しく示していることを意味
し、デジタル信号「T1」が「1」である間は、デジタ
ル信号「D7」および「D11」は、それぞれデジタル
信号「D1」および「D4」を反転した値を示している
ことを意味する。
【0026】従って、伝送先のデコーダでは、デジタル
信号「T1」を参照して、デジタル信号「T1」が
「0」である間は、デジタル信号「D7」および「D1
1」が示すレベルをそのまま用い、デジタル信号「T
1」が「1」である間は、デジタル信号「D7」および
「D11」が示すレベルを反転したレベルを用いること
で、デジタル信号「D1」および「D4」に応じたデジ
タル信号を復号できる。
【0027】ここで、図1に示すデジタル信号「D1」
および「D4」には、デジタル信号「D1」に含まれる
9個のトルグと、デジタル信号「D4」に含まれる10
個のトグルとを合わせた19個のトグルが存在する。こ
れに対して、図1に示すデジタル信号「D7」、「D1
1」および「T1」には、デジタル信号「D7」に含ま
れる5個のトグルと、デジタル信号「D11」に含まれ
る6個のトグルと、デジタル信号「T1」に含まれる4
個のトグルとを合わせた15個のトグルが存在する。す
なわち、本実施形態のデジタル信号伝送回路によれば、
図1に示す場合に、伝送路を介して伝送するデジタル信
号の合計のトグル数を19個から15個に削減できる。
【0028】これは、上述した変換規則が、デジタル信
号「D1」および「D4」で同時に発生したトグル、す
なわち2個のトグルを、デジタル信号「T1」の1個の
トグルに置き換えているためである。従って、図1に示
すように、デジタル信号「D1」および「D4」で同時
にトグルが発生する回数が4の場合には、従来のデジタ
ル信号伝送回路に比べて、伝送するデジタル信号の合計
トグル数を4削減できる。すなわち、本実施形態のデジ
タル信号伝送回路は、デジタル信号「D1」および「D
4」で同時に発生するトグル数が多いほど効果を発揮す
る。
【0029】以下、本実施形態のデジタル信号伝送回路
の具体的な構成について説明する。図2は、本実施形態
のデジタル信号伝送回路30の構成図である。図2に示
すように、デジタル信号伝送回路30は、エンコーダ3
9、CMOSバッファ31,32,33,34,35,
36、デコーダ60および信号伝送線61,62,63
を有する。また、信号伝送線61,62,63と接地電
位45,46,47との間には、それぞれ静電気容量4
1,42,43が発生している。伝送元では、エンコー
ダ39で、デジタル信号「D1」,「D4」を符号変換
してデジタル信号「D7」,「D11」,「T1」を生
成し、これらをCMOSバッファ31,33,35およ
び信号伝送線61,62,63を介して伝送する。
【0030】図2では、信号伝送線61,62,63上
を介して伝送されるデジタル信号「D7」、「D11」
および「T1」を、それぞれデジタル信号「D8」、
「D12」および「T2」で表している。伝送先では、
デジタル信号「D8」,「D12」,「T2」を、CM
OSバッファ32,34,36を介して、デジタル信号
「D9」,「D13」,「T3」として受信し、これら
をデコーダ60で復号変換して、それぞれデジタル信号
「D1」および「D4」に対応したデジタル信号「D1
0」および「D14」を得る。本実施形態では、伝送す
るデジタル信号の数は3本になるが、単位時間当たりの
全信号の合計トグル回数を変換前の全信号の合計トグル
回数に比べて少なくできる。
【0031】エンコーダ39 図3は、エンコーダ39の構成図である。図3に示すよ
うに、エンコーダ39は、同時発生トグル検出モジュー
ル100、D7,D11生成モジュール101およびT
1生成モジュール102を有する。
【0032】同時発生トグル検出モジュール100は、
D−FF(D型のフリップフロップ)110,111、
XOR(Exclusive OR)回路112,113およびAND
回路114を有する。XOR回路112の一方の入力端
子と、D−FF110のD端子とには、伝送しようとす
るデジタル信号「D1」が印加される。また、XOR回
路113の一方の入力端子と、D−FF111のD端子
とには、伝送しようとするデジタル信号「D4」が印加
される。
【0033】D−FF110のQ端子は、XOR回路1
12の他方の入力端子に接続されている。また、D−F
F110のQ端子は、D7,D11生成モジュール10
1のAND回路130の一方の入力端子と、NOT回路
134を介してAND回路131の一方の入力端子とに
接続されている。D−FF111のQ端子は、XOR回
路113の他方の入力端子に接続されている。また、D
−FF111のQ端子は、D7,D11生成モジュール
101のAND回路140の一方の入力端子と、NOT
回路144を介してAND回路141の一方の入力端子
とに接続されている。XOR回路112の出力端子は、
AND回路114の一方の入力端子に接続されている。
XOR回路113の出力端子は、AND回路114の他
方の入力端子に接続されている。AND回路114の出
力端子は、T1生成モジュール102のAND回路12
0の一方の入力端子と、NOT回路125を介してAN
D回路121の一方の入力端子とに接続されている。
【0034】同時発生トグル検出モジュール100で
は、デジタル信号「D1」にトグルが発生するタイミン
グで、デジタル信号「D1」のレベルとD−FF110
のQ端子のレベルとが異なり、XOR回路112の出力
端子のレベルが「1」になる。また、デジタル信号「D
4」にトグルが発生するタイミングで、デジタル信号
「D4」のレベルとD−FF111のQ端子のレベルと
が異なり、XOR回路113の出力端子のレベルが
「1」になる。従って、図4(A),(B),(E)に
示すように、デジタル信号「D1」と「D4」とに同時
にトグルが発生するタイミングで、AND回路114の
出力端子から出力されるデジタル信号「K3」のレベル
が「1」になる。また、図4(A),(C)に示すよう
に、D−FF110のQ端子から出力されるデジタル信
号「K1」は、デジタル信号「D1」を1クロックサイ
クルだけ遅延させた信号になる。また、図4(B),
(D)に示すように、D−FF110のQ端子から出力
されるデジタル信号「K2」は、デジタル信号「D4」
を1クロックサイクルだけ遅延させた信号になる。
【0035】T1生成モジュール102は、AND回路
120,121、OR回路122、NOT回路124,
125およびD−FF回路123を有する。D−FF1
23のQ端子は、AND回路121の他方の入力端子
と、NOT回路124を介してAND回路120の他方
の入力端子とに接続されている。OR回路122の一方
の入力端子はAND回路120の出力端子に接続され、
他方の入力端子はAND回路121の出力端子に接続さ
れている。OR回路122の出力端子は、D−FF回路
123のD端子に接続されている。ここで、デジタル信
号「K4」のレベルは、デジタル信号「K3」およびデ
ジタル信号「T1」のレベルによって決定される。具体
的には、図4(E),(F),(I)に示すように、デ
ジタル信号「K3」が「0」のときは、デジタル信号
「K4」のレベルは、デジタル信号「T1」のレベルと
一致している。一方、デジタル信号「K3」が「1」の
ときは、デジタル信号「K4」のレベルは、デジタル信
号「T1」のレベルを反転したものになる。デジタル信
号「T1」は、デジタル信号「K4」を1クロックサイ
クルだけ遅延させた信号である。
【0036】D7,D11生成モジュール101は、A
ND回路130,131,140,141、OR回路1
32,142およびNOT回路133,134,14
3,144を有する。AND回路130の他方の入力端
子は、NOT回路133を介して、D−FF123のQ
端子に接続されている。AND回路131の他方の入力
端子は、D−FF123のQ端子に接続されている。A
ND回路140の他方の入力端子は、NOT回路143
を介して、D−FF123のQ端子に接続されている。
AND回路141の他方の入力端子は、D−FF123
のQ端子に接続されている。
【0037】D7,D11生成モジュール101では、
図4(C),(G),(I)に示すように、デジタル信
号「T1」が「0」のときに、デジタル信号「K1」と
同じレベルのデジタル信号「D7」がOR回路132の
出力端子から出力されると共に、図4(D),(H),
(I)に示すように、デジタル信号「K2」と同じレベ
ルのデジタル信号「D11」がOR回路142の出力端
子から出力される。一方、D7,D11生成モジュール
101では、図4(C),(G),(I)に示すよう
に、デジタル信号「T1」が「1」のときに、デジタル
信号「K1」のレベルを反転させたデジタル信号「D
7」がOR回路132の出力端子から出力されると共
に、図4(D),(H),(I)に示すように、デジタ
ル信号「K2」のレベルを反転させたデジタル信号「D
11」がOR回路142の出力端子から出力される。
【0038】デコーダ60 図5は、図2に示すデコーダ60の構成図である。デコ
ーダ60は、AND回路230,231,240,24
1、OR回路232,242およびNOT回路233,
234,243,244を有する。信号伝送線61は、
AND回路230の一方の入力端子と、NOT回路23
4を介してAND回路231の一方の入力端子とに接続
されている。また、信号伝送線62は、AND回路24
0の一方の入力端子と、NOT回路244を介してAN
D回路241の一方の入力端子とに接続されている。ま
た、信号伝送線63は、NOT回路233を介してAN
D回路230の他方の入力端子と、AND回路231の
他方の入力端子と、NOT回路243を介してAND回
路240の他方の入力端子と、AND回路241の他方
の入力端子とに接続されている。
【0039】また、OR回路232の一方の入力端子は
AND回路230の出力端子に接続され、他方の入力端
子はAND回路231の出力端子に接続されている。ま
た、OR回路242の一方の入力端子はAND回路24
0の出力端子に接続され、他方の入力端子はAND回路
241の出力端子に接続されている。ここで、OR回路
232の出力端子から、デジタル信号「D1」に応じた
デジタル信号「D10」が出力される。また、OR回路
242の出力端子から、デジタル信号「D4」に応じた
デジタル信号「D14」が出力される。
【0040】デコーダ60では、図6(A),(C),
(D)に示すように、デジタル信号「T3」が「0」の
ときに、デジタル信号「D9」と同じレベルのデジタル
信号「D10」がOR回路232の出力端子から出力さ
れると共に、図6(B),(C),(E)に示すよう
に、デジタル信号「D13」と同じレベルのデジタル信
号「D14」がOR回路242の出力端子から出力され
る。一方、デコーダ60では、図6(A),(C),
(D)に示すように、デジタル信号「T3」が「1」の
ときに、デジタル信号「D9」のレベルを反転させたデ
ジタル信号「D10」がOR回路132の出力端子から
出力されると共に、図6(B),(C),(E)に示す
ように、デジタル信号「D13」のレベルを反転させた
デジタル信号「D14」がOR回路142の出力端子か
ら出力される。
【0041】ここで、図6(D),(E)に示すデジタ
ル信号「D10」,「14」と、図4(A),(B)に
示すデジタル信号「D1」,「D4」とは同じになり、
デコーダ60において復号が適切に行われていることが
分かる。
【0042】以下、図2に示すデジタル信号伝送回路3
0の動作について説明する。例えば、図4(A),
(B)に示すデジタル信号「D1」,「D4」が、図3
に示すデジタル信号伝送回路30に入力され、前述した
処理を経て、図4(G),(H),(I)に示すデジタ
ル信号「D7」,「D11」,「T1」が生成される。
次に、デジタル信号「D7」,「D11」,「T1」
が、それぞれCMOSバッファ31,33,35、信号
伝送線61,62,63およびCMOSバッファ32,
34,36を介して、デジタル信号「D9」,「D1
3」,「T3」としてデコーダ60に入力される。そし
て、図6(A),(B),(C)にそれぞれ示すデジタ
ル信号「D9」,「D13」,「T3」が、図5に示す
デコーダ60において前述した処理を経てデコードさ
れ、図6(D),(E)に示すデジタル信号「D1
0」,「D14」として出力される。
【0043】以上説明したように、デジタル信号伝送回
路30によれば、伝送元から伝送先に伝送するデジタル
信号の総トグル数を減少でき、消費電力を低減できる。
なお、信号伝送線の増設に伴い、それに応じた消費電力
の増加分もあるが、合計トグル数の削減に伴う消費電力
の減少分の方が大きい。なお、通常は、時間的に未使用
状態にある信号伝送線が存在するため、それを用いれ
ば、信号伝送線配線を新たに増設する必要がない。ま
た、デジタル信号伝送回路30によれば、トグル数の減
少に伴い、ノイズの影響も低下する。そのため、動作余
裕度が高められる。
【0044】本発明は上述した実施形態には限定されな
い。例えば、上述した実施形態では、2本のデジタル信
号「D1」,「D4」を伝送する場合を例示したが、3
本以上のデジタル信号を伝送する場合に本発明は適用可
能である。例えば、n個の元のデジタル信号A1 〜An
から、n個の伝送用のデジタル信号B1 〜Bn および同
時発生トグル信号Cを生成する場合には、デジタル信号
1 〜An の全てが同時にトグルを発生するタイミング
で同時発生トグル信号Cのレベルを切り換えると共に、
当該タイミングでデジタル信号A1 〜An のレベルを変
化させないデジタル信号B1 〜Bn を生成する。
【0045】このようにデジタル信号の数が多いと、ト
グルが同時に発生する頻度は低下するが、トグルが同時
に発生した場合に削減されるトグル数が多くなる。な
お、全くのランダム(不規則)なデジタル信号に対して
は数学的な確率論で期待値が算出されるが、エンコーダ
39における変換処理を行う前に、別の符号処理を組み
合わせることで相乗効果が期待される。例えばトグルが
発生する場合は可能な限り同時に発生させる等の処理を
エンコーダ39の前段で行うとよい。
【0046】なお、本発明は、デジタル信号を伝送する
ものであれば、デジタル電子回路やデジタル信号で交信
する大規模な電子電気機器などにも適用が可能である。
【0047】
【発明の効果】本発明のデジタル信号伝送装置およびそ
の方法、デジタル信号送信装置およびデジタル信号受信
装置によれば、デジタル信号を伝送する際の消費電力を
低減できる。また、本発明のデジタル信号伝送装置およ
びその方法、デジタル信号送信装置およびデジタル信号
受信装置によれば、トグル数の減少に伴い、ノイズの影
響も低下する。そのため、動作余裕度が高められる。
【図面の簡単な説明】
【図1】図1は、本発明の実施形態のデジタル信号伝送
回路が採用する信号伝送方法を説明するための図であ
る。
【図2】図2は、本発明の実施形態のデジタル信号伝送
回路の構成図である。
【図3】図3は、図2に示すエンコーダの構成図であ
る。
【図4】図4は、図2に示すエンコーダ内の各信号を説
明するための図である。
【図5】図5は、図2に示すデコーダの構成図である。
【図6】図6は、図2に示すデコーダ内の各信号を説明
するための図である。
【図7】図7は、信号伝送線を介して伝送されるデジタ
ル信号を説明するための図である。
【図8】図8は、信号伝送線を介して伝送されるデジタ
ル信号を数学的に表現した図である。
【図9】図9は、従来のデジタル信号伝送回路の構成図
である。
【符号の説明】
30…デジタル信号伝送回路、31,32,33,3
4,35,36…CMOSバッファ、39…エンコー
ダ、41,42,43…静電気容量、45,46,47
…接地電位、60…デコーダ

Claims (13)

    【特許請求の範囲】
  1. 【請求項1】複数のデジタル信号を並列に伝送するデジ
    タル信号伝送装置において、 複数の第1のデジタル信号間で同時に発生したトグルを
    検出するトグル検出手段と、 前記トグル検出手段が前記検出したトグルのタイミング
    で第1のレベルと第2のレベルとの間で切り換わる反転
    判別信号を生成する反転判別信号生成手段と、 前記複数の第1のデジタル信号の各々について、当該第
    1のデジタル信号と同じ初期状態のレベルを持ち、当該
    第1のデジタル信号に発生するトグルのタイミングのう
    ち、前記トグル検出手段が検出したトグルのタイミング
    を除くタイミングでレベルを切り換えた第2のデジタル
    信号を生成する符号化手段と、 前記反転判別信号と、前記複数の第1のデジタル信号に
    対応した複数の前記第2のデジタル信号とを並列に伝送
    する信号伝送線と、 前記信号伝送線を介して受信した前記複数の第2のデジ
    タル信号を、前記信号伝送線を介して受信した前記反転
    判別信号に基づいて復号する復号手段とを有するデジタ
    ル信号伝送装置。
  2. 【請求項2】前記符号化手段と前記信号伝送線との間に
    相補型金属絶縁膜半導体集積回路が設けてある請求項1
    に記載のデジタル信号伝送装置。
  3. 【請求項3】前記信号伝送線と前記復号手段との間に相
    補型金属絶縁膜半導体集積回路が設けてある請求項1に
    記載のデジタル信号伝送装置。
  4. 【請求項4】前記反転判別信号生成手段は、前記反転判
    別信号の初期状態を第1のレベルに設定し、 前記復号手段は、受信した前記反転判別信号が第1のレ
    ベルの間は、受信した前記第2のデジタル信号のレベル
    を保持し、当該反転判別信号が第2のレベルの間は、受
    信した前記第2のデジタル信号のレベルを反転した第3
    のデジタル信号を生成する請求項1に記載のデジタル信
    号伝送装置。
  5. 【請求項5】前記符号化手段は、前記反転判別信号に基
    づいて、前記第2のデジタル信号を生成する請求項1に
    記載のデジタル信号伝送装置。
  6. 【請求項6】複数のデジタル信号を信号伝送線を介して
    並列に送信するデジタル信号送信装置において、 複数の第1のデジタル信号間で同時に発生したトグルを
    検出するトグル検出手段と、 前記トグル検出手段が前記検出したトグルのタイミング
    で第1のレベルと第2のレベルとの間で切り換わる反転
    判別信号を生成する反転判別信号生成手段と、 前記複数の第1のデジタル信号の各々について、当該第
    1のデジタル信号と同じ初期状態のレベルを持ち、当該
    第1のデジタル信号に発生するトグルのタイミングのう
    ち、前記トグル検出手段が検出したトグルのタイミング
    を除くタイミングでレベルを切り換えた第2のデジタル
    信号を生成する符号化手段と、 前記反転判別信号と、前記複数の第1のデジタル信号に
    対応した複数の前記第2のデジタル信号とを前記信号伝
    送線に並列に出力する出力手段とを有するデジタル信号
    送信装置。
  7. 【請求項7】前記出力手段と前記信号伝送線との間に相
    補型金属絶縁膜半導体集積回路が設けてある請求項6に
    記載のデジタル信号送信装置。
  8. 【請求項8】前記符号化手段は、前記反転判別信号に基
    づいて、前記第2のデジタル信号を生成する請求項6に
    記載のデジタル信号伝送装置。
  9. 【請求項9】信号伝送線を介して並列に伝送された複数
    のデジタル信号を受信するデジタル信号受信装置におい
    て、 複数の第1のデジタル信号間で同時に発生したトグルの
    タイミングで第1のレベルと第2のレベルとの間で切り
    換わる反転判別信号と、それぞれ対応する前記第1のデ
    ジタル信号と同じ初期状態のレベルを持ち、当該第1の
    デジタル信号に発生するトグルのタイミングのうち、前
    記同時に発生したトグルのタイミングを除くタイミング
    でレベルを切り換えた複数の第2のデジタル信号とを、
    前記信号伝送線を介して受信する受信手段と、 当該受信した前記複数の第2のデジタル信号を、当該受
    信した前記反転判別信号に基づいて復号する復号手段と
    を有するデジタル信号受信装置。
  10. 【請求項10】前記信号伝送線と前記復号手段との間に
    相補型金属絶縁膜半導体集積回路が設けてある請求項9
    に記載のデジタル信号受信装置。
  11. 【請求項11】前記反転判別信号は、初期状態として第
    1のレベルになっており、 前記復号手段は、受信した前記反転判別信号が第1のレ
    ベルの間は、受信した前記第2のデジタル信号のレベル
    を保持し、当該反転判別信号が第2のレベルの間は、受
    信した前記第2のデジタル信号のレベルを反転した第3
    のデジタル信号を生成する請求項9に記載のデジタル信
    号受信装置。
  12. 【請求項12】複数のデジタル信号を並列に伝送するデ
    ジタル信号伝送方法において、 複数の第1のデジタル信号間で同時に発生したトグルを
    検出し、 前記検出したトグルのタイミングで第1のレベルと第2
    のレベルとの間で切り換わる反転判別信号を生成し、 前記複数の第1のデジタル信号の各々について、当該第
    1のデジタル信号と同じ初期状態のレベルを持ち、当該
    第1のデジタル信号に発生するトグルのタイミングのう
    ち、前記検出したトグルのタイミングを除くタイミング
    でレベルを切り換えた第2のデジタル信号を生成し、 前記反転判別信号と、前記複数の第1のデジタル信号に
    対応した複数の前記第2のデジタル信号とを信号伝送線
    を介して並列に伝送し、 前記信号伝送線を介して受信した前記複数の第2のデジ
    タル信号を、前記信号伝送線を介して受信した前記反転
    判別信号に基づいて復号するデジタル信号伝送方法。
  13. 【請求項13】前記反転判別信号の初期状態を第1のレ
    ベルに設定し、 受信した前記反転判別信号が第1のレベルの間は、受信
    した前記第2のデジタル信号のレベルを保持し、当該反
    転判別信号が第2のレベルの間は、受信した前記第2の
    デジタル信号のレベルを反転して前記復号を行う請求項
    12に記載のデジタル信号伝送方法。
JP10112502A 1998-04-22 1998-04-22 デジタル信号伝送装置およびその方法、デジタル信号送信装置およびデジタル信号受信装置 Pending JPH11308281A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10112502A JPH11308281A (ja) 1998-04-22 1998-04-22 デジタル信号伝送装置およびその方法、デジタル信号送信装置およびデジタル信号受信装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10112502A JPH11308281A (ja) 1998-04-22 1998-04-22 デジタル信号伝送装置およびその方法、デジタル信号送信装置およびデジタル信号受信装置

Publications (1)

Publication Number Publication Date
JPH11308281A true JPH11308281A (ja) 1999-11-05

Family

ID=14588267

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10112502A Pending JPH11308281A (ja) 1998-04-22 1998-04-22 デジタル信号伝送装置およびその方法、デジタル信号送信装置およびデジタル信号受信装置

Country Status (1)

Country Link
JP (1) JPH11308281A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7319730B2 (en) 2001-11-01 2008-01-15 Renesas Technology Corp. Data communication method and data communication device and semiconductor device
JP2010134913A (ja) * 2008-12-05 2010-06-17 Korea Electronics Telecommun バス信号のエンコード、デコード方法及び装置
JP2021078108A (ja) * 2019-11-05 2021-05-20 三星電子株式会社Samsung Electronics Co.,Ltd. データ伝送装置、それを有するメモリ装置、及びその動作方法
JP2024501397A (ja) * 2020-09-01 2024-01-12 テキサス インスツルメンツ インコーポレイテッド 並列データインタフェースにおけるビットストリーム変形

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7319730B2 (en) 2001-11-01 2008-01-15 Renesas Technology Corp. Data communication method and data communication device and semiconductor device
US7359471B2 (en) 2001-11-01 2008-04-15 Renesas Technology Corp. Data communication method and data communication device and semiconductor device
US7397879B2 (en) 2001-11-01 2008-07-08 Renesas Technology Corp. Data communication method and data communication device and semiconductor device
US7397878B2 (en) 2001-11-01 2008-07-08 Renesas Technology Corp. Data communication method and data communication device and semiconductor device
JP2010134913A (ja) * 2008-12-05 2010-06-17 Korea Electronics Telecommun バス信号のエンコード、デコード方法及び装置
US8166219B2 (en) 2008-12-05 2012-04-24 Electronics And Telecommunications Research Institute Method and apparatus for encoding/decoding bus signal
JP2021078108A (ja) * 2019-11-05 2021-05-20 三星電子株式会社Samsung Electronics Co.,Ltd. データ伝送装置、それを有するメモリ装置、及びその動作方法
JP2024501397A (ja) * 2020-09-01 2024-01-12 テキサス インスツルメンツ インコーポレイテッド 並列データインタフェースにおけるビットストリーム変形

Similar Documents

Publication Publication Date Title
US6260152B1 (en) Method and apparatus for synchronizing data transfers in a logic circuit having plural clock domains
US7952510B2 (en) Solid-state imaging device, driving method thereof, and camera
US7161846B2 (en) Dual-edge triggered multiplexer flip-flop and method
JPH0463573B2 (ja)
EP0017091B1 (en) Two-mode-shift register/counter device
JPH08307247A (ja) N+1周波数分周カウンタおよび方法
JPH11177639A (ja) データ伝送装置
US7079055B2 (en) Low-power serializer with half-rate clocking and method
US6163584A (en) Synchronization element for converting an asynchronous pulse signal into a synchronous pulse signal
US6795932B2 (en) Clock switchover circuit
JPH06509200A (ja) 乱数発生装置並びに方法
JPH11308281A (ja) デジタル信号伝送装置およびその方法、デジタル信号送信装置およびデジタル信号受信装置
KR100208292B1 (ko) Ipc의 이중화 버스 클럭 감시 회로
US6580776B2 (en) Glitch-free frequency dividing circuit
JP3649874B2 (ja) 分周回路
US7436220B2 (en) Partially gated mux-latch keeper
KR100291126B1 (ko) 복수개의서브-회로및클럭신호재생회로를구비하는회로장치
GB2623608A (en) FPGA-based cyclic modulation and coding system and method of medium wave transmitter
JPH11317773A (ja) デジタル信号伝送装置およびその方法、デジタル信号送信装置およびデジタル信号受信装置
EP0839424A1 (en) Extended chip select reset apparatus and method
US6049571A (en) Encoding circuit with a function of zero continuous-suppression in a data transmission system
KR100271629B1 (ko) 업/다운카운터
US20220263498A1 (en) Circuit and electronic device
JPH08101813A (ja) データの変調復調方法
US10917075B2 (en) Oscillator apparatus capable of protecting circuit element(s) within oscillator of oscillator apparatus from damage of signal glitch