JPH1131090A - プロセッサシステムおよび選択プログラムを記録した媒体 - Google Patents

Abstract

(57)【要約】 【課題】 マスタプロセッサが走行不能に陥った場合に
もプロセッサシステム全体が停止せず、試験を続行す
る。 【解決手段】 ＣＰＵ２，３〜４とメモリ５，６〜７を
有しマスタとして動作するマスタプロセッサ８とスレー
ブとして動作する複数のスレーブプロセッサ９，１０を
並列に接続し、試験プログラム１４〜１６の実行中にマ
スタプロセッサ８が走行不能となったとき次のマスタプ
ロセッサ８を選択するために、マスタプロセッサ８に、
マスタプロセッサ８が走行不能となるエラーを検出する
エラー検出処理手段２３と、スレーブプロセッサ９，１
０の一つに、マスタプロセッサ８が走行不能となること
を監視する監視手段２６と、マスタプロセッサ８内のマ
スタプログラム１１をコピーしたマスタコピープログラ
ム２７を設けた。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＣＰＵとメモリを
有するＰＥ（プロセッサエレメント（以下、プロセッサ
という））を並列に接続したプロセッサシステムおよび
全プロセッサを監視するプロセッサが走行不能に陥った
とき次のプロセッサを選択する選択プログラムに関す
る。

【０００２】プロセッサシステムとしては、共有メモリ
型のマルチプロセッサシステムと分散メモリ型のパラレ
ルプロセッサシステムがある。共有型のマルチプロセッ
サシステムは、複数のＣＰＵが１つの共有のメモリにそ
れぞれ接続されている（図４７、参照）。この共有メモ
リ型のマルチプロセッサシステムは、メモリが共有され
ていて、データのやりとりが容易であるが、反面独立性
が低い。

【０００３】一方、分散型のパラレルプロセッサシステ
ムは、ＣＰＵとメモリから構成される複数のプロセッサ
が高速ネットワークに並列に接続された構成である（図
４８、参照）。分散型のパラレルプロセッサシステム
は、共有メモリ型のマルチプロセッサと違い、プロセッ
サ間の独立性が高いが、反面各プロセッサが独立してメ
モリを有しているため、互いにメモリのデータを見るた
めには高速ネットワークを介して行わなくてはならない
ためにプログラミングが難しくなっている。

【０００４】このようなパラレルプロセッサシステムに
おいて、試験プログラムを走行させ、監視する場合に
は、パラレルプロセッサシステムの１つのプロセッサが
全プロセッサを集中的に制御、監視するが、この制御、
監視するプロセッサが走行不能に陥った場合でも他のプ
ロセッサが試験プログラムの制御、監視を引き継ぎ、パ
ラレルプロセッサシステムが停止しないようにすること
が必要である。

【０００５】

【従来の技術】従来のパラレルプロセッサシステムとし
ては、例えば図４９に示すようなものがある。図４９に
おいて、１０１は高速ネットワークであり、高速ネット
ワーク１０１にはＣＰＵ１０２，１０３，１０４とメモ
リ１０５，１０６，１０７を有する複数のプロセッサ１
０８，１０９，１１０がそれぞれ接続されている。

【０００６】マスタとなるマスタプロセッサ１０８のメ
モリ１０５にはマスタプログラム１１１と試験プログラ
ム１１２が格納されている。また、スレーブとなるスレ
ーブプロセッサ１０９，１１０のメモリ１０６，１０７
にはスレーブプログラム１１３，１１４と試験プログラ
ム１１５，１１６が格納されている。マスタプロセッサ
１０８、スレーブプロセッサ１０９，１１０はサービス
プロセッサ１１７を介して表示部を有する端末装置１１
８に接続されている。

【０００７】試験プログラム１１２，１１５，１１６
は、ランダムデータ列を生成し、ランダムデータ列から
命令列を作成し、命令列を実行することで自分自身を試
験する。試験プログラム１１２，１１５，１１６を監視
するときは、マスタプログラム１１１とスレーブプログ
ラム１１３，１１４がそれぞれ監視し、さらにマスタプ
ログラム１１１がスレーブプログラム１１３，１１４を
集中的に制御、監視する。すなわち、マスタプログラム
１１１は、スレーブプログラム１１３，１１４を管理
し、サービスプロセッサ１１７を介して端末装置１１８
にデータを表示する。また、データプログラム１１１に
はＨＭＩ（Human Machine Interface ）を制御する図示
しない制御プログラムが設けられている。

【０００８】

【発明が解決しようとする課題】しかしながら、このよ
うな従来のプロセッサシステムにあっては、マスタプロ
グラムが走行するプロセッサは、ＨＭＩを制御する制御
プログラムが走行できる環境が最低限保証できているこ
とを前提に構成されているため、マスタプログラムが走
行しているプロセッサに障害が生じて走行不能に陥った
場合、または他のプロセッサの障害の影響によってマス
タプログラムが走行不能に陥った場合には、プロセッサ
システム全体を制御することができなくなっている。ま
た、ＨＭＩを制御する制御プログラムが障害を含むマス
タプロセッサ上で走行されていて、これが停止した場
合、他の障害要因を保持していてもこれを伝達すること
でできないという問題もあった。

【０００９】本発明は、このような従来の問題に鑑みて
なされたものであって、マスタプロセッサに障害が発生
し、マスタプロセッサが走行不能に陥った場合でもただ
１つのプロセッサの障害のためにプロセッサシステムを
停止させず、試験を続行することができ、また、ＨＭＩ
制御プログラムが走行不能に陥った場合でも障害を伝達
することができるプロセッサシステムおよび選択プログ
ラムを記録した媒体を提供することを目的とする。

【００１０】

【課題を解決するための手段】この目的を達成するため
に、本発明は、次のように構成する（図１、参照）。請
求項１の発明は、ＣＰＵ２〜４とメモリ５〜７を有しマ
スタとして動作するマスタプロセッサ８とスレーブとし
て動作する複数のスレーブプロセッサ９，１０を並列に
接続し、試験プログラムの実行中に前記マスタプロセッ
サ８が走行不能となったとき次のマスタプロセッサを選
択するプロセッサシステムにおいて、前記マスタプロセ
ッサ８に、マスタプロセッサ８が走行不能となるエラー
を検出するエラー検出処理手段２３と、前記スレーブプ
ロセッサ９，１０の一つに、前記マスタプロセッサ８が
走行不能となることを監視する監視手段２６と、前記マ
スタプロセッサ８内のマスタプログラム１１をコピーし
たマスタコピープログラム２７を設けた。

【００１１】請求項２の発明は、ＣＰＵとメモリを有し
マスタとして動作するマスタプロセッサとスレーブとし
て動作する複数のスレーブプロセッサを並列に接続し、
試験プログラムをそれぞれ実行するプロセッサシステム
において、前記スレーブプロセッサは、自己のエラー数
をカウントするエラー数カウント手段と、カウントした
エラー数を前記マスタプロセッサに通知するエラー数通
知手段と、マスタプロセッサからの指示によりマスタプ
ロセッサのマスタプログラムをコピーするマスタプログ
ラムコピー手段と、を備え、前記マスタプロセッサは、
前記スレーブプロセッサからのエラー数を受信し、自己
のカウントしたエラー数を含めてエラー数の少ないプロ
セッサを選択するプロセッサ選択手段と、自己のマスタ
プログラムをエラー数の少ないプロセッサに移動するマ
スタプログラム移動手段と、を備える。

【００１２】請求項３の発明は、ＣＰＵとメモリを有し
マスタとして動作するマスタプロセッサとスレーブとし
て動作する複数のスレーブプロセッサを並列に接続し、
試験プログラムをそれぞれ実行して障害を発見するプロ
セッサシステムにおいて、前記マスタプロセッサに、エ
ラーが発生したときのシード値を前記スレーブプロセッ
サより収集するシード値収集手段と、次回の試験では収
集したシード値をもとに前記試験プログラムを起動する
試験プログラム起動手段と、を備える。

【００１３】請求項４の発明は、ＣＰＵとメモリを有し
マスタとして動作するマスタプロセッサとスレーブとし
て動作する複数のスレーブプロセッサを並列に接続し、
試験プログラムをそれぞれ実行して障害を発見するプロ
セッサシステムにおいて、前記マスタプロセッサに、項
目ごとに決められた回数と同一のシード値を設定する項
目設定手段と、設定された項目ごとに試験プログラムを
起動する第３の試験プログラム起動手段と、試験した結
果発生したエラー回数を項目ごとに算出するエラー回数
算出手段と、算出された項目ごとのエラー回数を表示処
理する表示処理手段と、を備える。

【００１４】請求項５の発明は、ＣＰＵとメモリを有し
マスタとして動作するマスタプロセッサとスレーブとし
て動作する複数のスレーブプロセッサを並列に接続し、
試験プログラムをそれぞれ実行して障害を発見するプロ
セッサシステムにおいて、前記マスタプロセッサに、試
験プログラムを起動して所定の時間間隔でエラー回数を
前記スレーブプロセッサごとに収集するエラー回数収集
手段と、収集したエラー回数の累積値を前記スレーブプ
ロセッサごとに算出するエラー回数累積値算出手段と、
エラー回数累積値を前記スレーブプロセッサごとに表示
処理するエラー回数累積表示処理手段と、を備える。

【００１５】請求項６の発明は、ＣＰＵとメモリを有し
マスタとして動作するマスタプロセッサとスレーブとし
て動作する複数のスレーブプロセッサを並列に接続し、
試験プログラムの実行中に前記マスタプロセッサが走行
不能となったとき次のマスタプロセッサを選択するため
にスレーブプロセッサに設けられた選択プログラムを記
録した媒体において、前記マスタプロセッサが走行不能
となったことを監視する監視手段と、前記マスタプロセ
ッサ内のマスタプログラムをコピーしたマスタプログラ
ムを設けたことを特徴とする選択プログラムを記録した
媒体よりなる。

【００１６】このような構成を備えた本発明によれば、
予めバックアップするプロセッサを１台決めておき、マ
スタプロセッサ、マスタプログラムが走行不能に陥った
場合には決めておいたプロセッサが処理を引き継ぐた
め、ただ１つのプロセッサの障害のためにプロセッサシ
ステム全体が停止せず、試験を続行することができる。
また、ＨＭＩ制御プロセッサが走行不能になった場合に
も、それまでの状態を伝達することができる。

【００１７】また、予めバックアップするプロセッサの
リストを決めておき、そのリストにしたがってバックア
ップするプロセッサを順次選択するため、複数のプロセ
ッサの障害のためにプロセッサシステム全体が停止する
ことがなく、試験を続行することができる。同様にＨＭ
Ｉ制御プロセッサが走行不能になった場合にもそれまで
の状態を伝達することができる。

【００１８】また、オペレータの指示によりバックアッ
プするプロセッサを決めるため、複数のプロセッサの障
害のためにプロセッサシステム全体が停止することがな
く、試験を続行することができる。同様にＨＭＩ制御プ
ログラムが走行不能のなった場合にもそれまでの状態を
伝達することができる。また、各プロセッサでエラー数
をカウントし、エラー数が少ないプロセッサを選択し
て、マスタプログラムを移動させるため、プロセッサシ
ステム全体の安定走行を図ることができ、繰り返して走
行する長時間ランニング試験に有効である。

【００１９】また、エラーが発生したときのシード値を
収集し、次回の試験にこのシード値をもとに試験プログ
ラムを起動するため、再現テストを加速し、早期に障害
を発見することができる。また、次回の試験にシード値
の中からエラー回数が多いシード値の順に試験プログラ
ムを起動するため、再現テストをさらに加速し、早期に
障害を発見することができる。

【００２０】また、項目ごとに決められ回数で同一のシ
ード値を設定して試験を行うため、どの項目が弱いか判
定することができる。さらに、一定時間間隔でプロセッ
サごとにエラー回数累積値を算出するため、品質が良い
プロセッサを判定することができ、特にメモリ試験に有
効である。

【００２１】

【発明の実施の形態】図２は本発明の第１の実施形態を
示す全体構成図である。図２において、１は高速ネット
ワークであり、高速ネットワーク１にはＣＰＵ２とメモ
リ５を有し、マスタとして動作するマスタプロセッサ
８、ＣＰＵ３とメモリ６を有し、スレーブとして動作す
る動作するスレーブプロセッサ９、ＣＰＵ４とメモリ７
を有し、スレーブとして動作するスレーブプロセッサ１
０が並列に接続されている。スレーブプロセッサ９，１
０は図示していないがその他多数個高速ネットワーク１
に接続されている。マスタプロセッサ８、スレーブプロ
セッサ９，１０は、サービスプロセッサ１７を介して表
示部を有する端末装置１８に接続されている。マスタプ
ロセッサ８が走行不能に陥った場合には、バックアップ
するプロセッサを１台、ここではバックアップするプロ
セッサとしてスレーブプロセッサ９を予め決めておき、
このスレーブプロセッサ９がマスタプロセッサ８の処理
を引き継ぐようにしている。

【００２２】マスタプロセッサ８のＣＰＵ２内にはプロ
グラムカウンタ（ＰＣ）１９が設けられている。このプ
ログラムカウンタ１９は、制御レジスタであり、実行す
る命令アドレスが格納される。スレーブプロセッサ９，
１０のＣＰＵ３，４にもプログラムカウンタ２０，２１
が設けられている。マスタプロセッサ８のメモリ５内に
はマスタプログラム１１、ＰＣ格納領域１６および試験
プログラム１４がそれぞれ格納されている。

【００２３】試験プログラム１４は、ランダムデータ列
を生成し、命令列を生成し、命令列を実行することでマ
スタプロセッサ８の試験を行う。マスタプログラム１１
は試験プログラム１４の制御、監視を行うとともにスレ
ーブプログラム１２，１３の制御、監視を行う。マスタ
プログラム１１内にはＨＭＩ制御プログラム２２、エラ
ー検出処理ルーチン（エラー検出処理手段）としてのエ
ラー検出処理部２３、割込み処理ルーチン（割込み処理
手段）としての割込み処理部２４がそれぞれ格納されて
いる。

【００２４】エラー検出処理部２３がマスタプロセッサ
８の続行不可能なエラーを検出したら、現在のプログラ
ムカウンタデータ（ループする固定アドレス）をＰＣ格
納領域２５に格納する。また、割込み処理部２４による
割込み処理の先頭でもプログラム暴走の検出のために割
込み元のプログラムカウンタデータをＰＣ格納領域２５
に格納する。

【００２５】スレーブプロセッサ９，１０のメモリ５，
６内にはスレーブプログラム１２，１３および試験プロ
グラム１５，１６がそれぞれ設けられている。試験プロ
グラム１５，１６は、ランダムデータ列を生成し、命令
列を作成し、命令列を実行することで自分自身の試験を
行う。スレーブプログラム１２，１３は試験プログラム
１５，１６の制御、監視を行う。スレーブプログラム１
２，１３は、マスタプロセッサ８のマスタプログラム１
１により集中的に制御、監視される。

【００２６】スレーブプロセッサ９，１０のうちの一つ
のスレーブプロセッサ９のスレーブプログラム１２には
監視手段としての監視部２６およびマスタプログラム１
１をコピーしたマスタプログラム２７が格納されてい
る。監視部２６はマスタプロセッサ８のＰＣ格納領域２
５を監視し、マスタプロセッサ８が走行不能に陥ったか
監視する。監視部２６およびマスタプログラム２７は、
マスタプロセッサ８が走行不能に陥ったとき次のマスタ
プロセッサを選択するための選択プログラム２８を構成
している。

【００２７】図３はエラー検出時の処理の説明図であ
る。図３において、マスタプログラム１１の走行中にマ
スタプロセッサ８が走行不能となるようにエラーを検出
すると、エラーラベルに飛ぶ。このときのプログラムカ
ウンタ１９のプログラムカウントデータ（ＰＣデータ）
が例えば「１００」であるとする。次の命令１０１でこ
のＰＣデータをＰＣ格納領域２５に格納するストア命令
を実行する。ＰＣ格納領域２５には「１０１」が格納さ
れる。次の命令１０２でエラーラベルに分岐する命令を
実行する。したがって、無限ループが形成され、ループ
する固定アドレスとして例えば「１０１」がＰＣ格納領
域２５に格納されることになる。

【００２８】図４はマスタプログラム１１のエラー検出
処理部２３の構成例を示す図である。図４において、エ
ラー検出処理部２３は、エラー検出起動手段としてのエ
ラー検出起動部２９、エラー検出実行手段としてのエラ
ー検出実行部３０、エラー認識手段としてのエラー認識
部３１およびＰＣ格納処理手段としてのＰＣ格納処理部
３２により構成されている。

【００２９】エラー検出起動部２９は、エラー検出処理
ルーチンを起動し、エラー検出実行部３０は、エラー検
出処理ルーチンを実行する。エラー認識部３１は、何ら
かの要因でマスタプロセッサ８が走行不能の陥ったこ
と、またはＨＭＩ制御プログラムが走行不能に陥ったこ
とを認識する。エラーが認識されると、ＰＣ格納処理部
３２は現在のプログラムカウンタデータ（ＰＣデータ）
をＰＣ格納領域２５に格納する。

【００３０】図５はマスタプログラム１１の割込み処理
部２４の構成例を示す図である。図５において、割込み
処理部２４は、割込み処理起動手段と仕手の割込み処理
起動部３３、割込み元ＰＣ格納処理手段としての割込み
元ＰＣ格納処理部３４、割込み処理実行手段としての割
込み処理実行部３５および割込み元復帰手段としての割
込み元復帰部３６により構成されている。

【００３１】割込み処理起動部３３は割込み処理ルーチ
ンを起動し、割込み元ＰＣ格納処理部３４は、割込み元
のプログラムカウンタデータ（ＰＣデータ）、例えば
「２００」をＰＣ格納領域２５に格納し、また、次の割
込み処理があったときは割込み元のプログラムカウンタ
データ、例えば「３００」をＰＣ格納領域２１に格納す
る。割込み処理実行部３５は割込み処理を実行し、プロ
グラムの暴走がなければ、割込み元復帰部３６により割
込み元に復帰する。

【００３２】図６はスレーブプログラム１２の監視部２
６の構成例を示す図である。図６において、監視部２６
は、ＰＣデータ監視手段としてのＰＣデータ監視部３
７、データ正常異常判別手段としてのデータ正常異常判
別部３８、およびマスタコピープログラム起動手段とし
てのマスタコピープログラム起動部３９により構成され
ている。

【００３３】ＰＣデータ監視部３７は、ＰＣ格納領域２
５内に格納されたＰＣデータを監視し、データ正常異常
判別部３８はＰＣ格納領域２５に格納されたデータが正
常か異常か判別する。データ正常異常判別部３８はＰＣ
格納領域２５内に格納されたデータが例えばループする
固定アドレスであるときは、エラー検出処理により検出
された異常データであると判別し、また、ＰＣ格納領域
２５内に格納されたデータが変化しないようなときは、
割込み処理で生じたプログラム暴走による異常データで
あると判別する。

【００３４】ＰＣデータが異常なときは、マスタコピー
プログラム起動部３９はマスタコピープログラム２７を
起動する。図７はエラー検出処理部２３の処理を説明す
るフローチャートである。図７において、まず、ステッ
プＳ１でＰＣ格納領域２５をクリアし、初期化し、ステ
ップＳ２でエラー検出処理ルーチンを起動し、ステップ
Ｓ３でエラー検出処理ルーチンを実行する。エラー検出
実行中にステップＳ５ではエラーが発生したか判別す
る。エラーが発生しないときは、エラー検出処理ルーチ
ンを終了とし、エラーの発生が認識されたときは、ステ
ップＳ５で所定のエラーラベルに飛ぶ。例えば、プログ
ラムカウンタ１９のＰＣデータが「１００」のエラーラ
ベルに飛ぶ。

【００３５】次に、ステップＳ１６で次の命令により現
在のプログラムカウントデータ、例えば「１０１」をＰ
Ｃ格納領域２５に格納する。次に、ステップＳ７で次の
命令でＰＣデータ「１００」のエラーラベルに分岐す
る。こうして、無限ループに入る（ステップＳ８）。こ
のように、エラーの発生が認識されたときは、ＰＣ格納
領域２５内にはループする固定アドレス、例えば「１０
１」が格納されることになる。

【００３６】図８は割込み処理部２３の処理を説明する
フローチャートである。図８において、まず、ステップ
Ｓ１１で割込み処理ルーチンを起動し、この割込み処理
の先頭で現在の割込み元ＰＣデータ、例えば「２００」
をＰＣ格納領域２５内に格納する（ステップＳ１２、参
照）。次に、ステップＳ１３で割込み処理ルーチンを実
行し、例えばステップＳ１４で割込み処理によりプログ
ラム暴走が発生していないときは、ステップＳ１５で割
込み元に復帰する。ステップＳ１４で割込み処理により
プログラム暴走が発生したようなときは、割込み元に復
帰できず、プログラム暴走が続く（ステップＳ１６、参
照）。割込み元に復帰して、次の割込み処理ルーチンが
起動されると、ＰＣ格納領域２５には割込み元ＰＣデー
タ例えば「３００」が格納される。一方、プログラム暴
走が発生したときは、ＰＣ格納領域２５内のＰＣデータ
は変化しない、例えば「２００」のままである。

【００３７】図９はスレーブプログラム１２の監視部２
６の処理を説明するフローチャートである。図９におい
て、まず、ステップＳ２１でマスタプロセッサ８のＰＣ
格納領域２５内のプログラムカウントデータ（ＰＣデー
タ）を監視し、ステップＳ２２でＰＣ格納領域２５内の
データが正常データか異常データか判別する。ＰＣ格納
領域２５内に格納されたデータがループしている固定ア
ドレスである場合には、エラー検出処理で検出された異
常データであると判別し、また、ＰＣ格納領域２５内に
格納されたデータに変化がないときは、割込み処理によ
り生じたプログラム暴走による異常データであると判別
する。正常データのときは、ステップＳ２１に戻ってＰ
Ｃデータの監視を続行し、異常データのときはステップ
Ｓ２３でマスタコピープログラム２７を起動する。こう
して、マスタプログラム１１の処理をマスタコピープロ
グラム２７で引き継ぐ。

【００３８】このように、マスタプロセッサ８が走行不
能に陥った場合、マスタプロセッサ８に代って指定され
た１つのスレーブプロセッサ９が処理を引き継ぐため、
ただ一つのマスタプロセッサ８の障害のためにプロセッ
サシステム全体が停止せず、試験を続行することができ
る。また、ＨＭＩ制御プログラム２２が走行不能に陥っ
た場合にも障害状態を伝達することができる。

【００３９】図１０は本発明の第２の実施形態を示す全
体構成図である。図１０において、図２に対して、スレ
ーブプロセッサ１０のスレーブプログラム１３には監視
部２６Ａ、マスタコピープログラム２７Ａおよびバック
リスト表示手段としてのバックリスト表示部４０Ａが追
加して設けられ、スレーブプロセッサ９のスレーブプロ
グラム１２にはバックリスト表示手段としてのバックリ
スト表示部４０が追加して設けられている。

【００４０】すなわち、スレーブプロセッサ９，１０の
スレーブプログラム１２，１３は監視部２６，２６Ａ、
マスタコピープログラム２７，２７Ａおよびバックリス
ト表示部４０，４１よりなる選択プログラム２８Ａ，２
８Ｂを有し、マスタプロセッサ８が走行不能に陥ったと
き、バックリスト表示部４０，４０Ａに従って、続けて
順次バックアップする。バックアップ表示部４０，４０
Ａには次にバックアップするプロセッサ番号が表示され
ており、表示されているプロセッサ番号の順番にバック
アップする。

【００４１】図１１はスレーブプロセッサ９，１０の監
視部２６，２６Ａの構成例を示す。図１１において、図
６に対してバックリスト参照手段としてのバックリスト
参照部４１が追加して設けられている。データ正常異常
判別部３８で異常データを判別したとき、バックリスト
参照部４１はバックリスト表示部４０，４０Ａを参照し
て次にバックアップするプロセッサを決める。

【００４２】図１２はスレーブプロセッサ９，１０の監
視部２６，２６Ａの処理を説明するフローチャートであ
る。図１２において、まず、ステップＳ２１でＰＣ格納
領域２５内のＰＣデータを監視し、ステップＳ２２でＰ
Ｃ格納領域２５内のデータが正常データか異常データか
を判別し、正常データのときはステップＳ２１に戻って
監視を続行し、異常データのときはステップＳ２２Ａで
バックリスト表示部４０，４０Ａを参照して次にバック
アップするプロセッサを決める。次に、ステップＳ２３
でバックアップするプロセッサのマスタコピープログラ
ム２７，２７Ａを起動し、マスタプログラム１１の処理
を引き継ぐ。また、引き継いだスレーブプロセッサ９，
１０が走行不能になったときは、バックリスト表示部４
０，４０Ａを参照してさらに次にバックアップするプロ
セッサを決める。

【００４３】このように、マスタプロセッサ８が走行不
能に陥った場合、マスタプロセッサ８に代ってバックリ
スト表示部４０，４０Ａで表示されたプロセッサ番号の
順にスレーブプロセッサ９，１０が処理を引き継ぐた
め、ただ一つのマスタプロセッサ８の障害や引き継いだ
スレーブプロセッサ９，１０の障害のために、プロセッ
サシステム全体が停止せず、試験を続行することができ
る。また、ＨＭＩ制御プログラム２２が走行不能に陥っ
た場合にも続けて障害状態を伝達することができる。

【００４４】図１３は本発明の第３の実施形態を示す全
体構成図である。図１３において、図２に対して、スレ
ーブプロセッサ１０のスレーブプログラム１３に監視部
２６Ａ、およびマスタコピープログラム２７Ａを追加し
て設け、マスタプロセッサ８のマスタプログラム１１に
選択指示手段としての選択指示部４２を設けた。なお、
選択部２６Ａおよびマスタコピープログラム２７Ａは選
択プログラム２８Ｃを構成している。

【００４５】選択指示部４２は、マスタプロセッサ８の
走行前にオペレータ４３からの指示によりバックアップ
するスレーブプロセッサ９，１０の１つを選択してお
き、マスタプロセッサ８の異常が判別されたとき、走行
不能となる前にオペレータ４３の指示により次にバック
アップするスレーブプロセッサ９，１０の選択を指示す
る。

【００４６】図１４はスレーブプロセッサ９，１０の監
視部２６，２６Ａの構成例を示す図である。図１４にお
いて、図６に対してオペレータ通知手段としてのオペレ
ータ通知部４４が設けられている。オペレータ通知部４
４は、ＰＣ格納領域２５内に格納されたＰＣデータが異
常データであるとき、オペレータ４３に対して次にバッ
クアップするプロセッサを選択するよう通知する。

【００４７】図１５はマスタプログラム１１の選択指示
部４２の構成例を示す図である。図１５において、選択
指示部４２は、オペレータ指示受信手段としてのオペレ
ータ指示受信部４５およびプロセッサ選択指示手段とし
てのプロセッサ選択指示部４６により構成されている。
オペレータ指示受信部４５は、オペレータ４３から次に
選択するプロセッサの指示を受ける。プロセッサ選択指
示部４６は、オペレータ４３からの指示によりマスタプ
ロセッサ８の走行前にバックアップするプロセッサを１
つに選択しておき、ＰＣ格納領域２５内に格納されたＰ
Ｃデータが異常データであると判別されたとき、オペレ
ータ４３の指示により次にバックアップするプロセッサ
の選択を指示する。

【００４８】図１６はスレーブプロセッサ９，１０の監
視部２６，２６Ａの処理を説明するフローチャートであ
る。図１６において、まずステップＳ２１でＰＣ格納領
域２５のＰＣデータを監視し、ステップＳ２２でＰＣ格
納領域２５内のＰＣデータが異常データであるときは、
ステップＳ２２Ｂでオペレータ４３に次にバックアップ
するプロセッサを選択するように通知する。次に、ステ
ップＳ２３でマスタプログラム１１の選択指示部４２に
よりスレーブプロセッサ９，１０が選択され、そのマス
タコピープログラム２７，２７Ａを起動して、処理を引
き継ぐ。

【００４９】図１７は選択指示部４２の処理を説明する
フローチャートである。まず、ステップＳ３１でオペレ
ータ４３によりマスタプログラム１１を走行させる前に
最初の指示を受信すると、ステップＳ３２でバックアッ
プする１つのプロセッサ、例えばスレーブプロセッサ９
を選択し、スレーブプロセッサ９にバックアップするよ
う指示する。次に、ステップＳ３３でＰＣ格納領域２５
内のデータが異常データであることを判別したとき（こ
のときはマスタプログラム１１はまだ停止していない状
態）、オペレータ４３より次の指示を受信すると、ステ
ップＳ３４で次のプロセッサ、例えばスレーブプロセッ
サ１０を選択し、バックアップするよう指示する。

【００５０】このように、マスタプロセッサ８に異常が
あると判別され、まだ停止にならない場合、マスタプロ
セッサ１１に代ってオペレータ４３の指示で例えば１つ
のスレーブプロセッサ９を選択し、オペレータ４３の次
の指示で例えばスレーブプロセッサ１０を選択して、処
理を引き継ぐため、ただ一つのマスタプロセッサ８の障
害のためにプロセッサシステム全体が停止せず、２つの
スレーブプロセッサ９，１０で試験を続行することがで
きる。また、ＨＭＩ制御プログラム２２が走行不能に陥
った場合にも続けて障害状態を伝達することができる。

【００５１】図１８は本発明の第４の実施形態を示す全
体構成図である。図１８において、５１は高速ネットワ
ークであり、高速ネットワーク５１には、マスタとして
動作するマスタプロセッサ５２、スレーブとして動作す
るがマスタとして動作可能な複数のスレーブプロセッサ
５３Ａ〜５３Ｇがそれぞれ接続されている。

【００５２】マスタプロセッサ５２は、ＣＰＵ５４とメ
モリ５６を有し、メモリ５６内にはマスタプログラム５
８と試験プログラム６０がそれぞれ格納されている。ス
レーブプロセッサ５３Ａ〜５３Ｇは、ＣＰＵ５５Ａ〜５
５Ｇとメモリ５７Ａ〜５７Ｇを有し、メモリ５７Ａ〜５
７Ｇ内にはスレーブプログラム５９Ａ〜５９Ｇと試験プ
ログラム６１Ａ〜６１Ｇがそれぞれ格納されている。

【００５３】ここで、エラー数が最も少ないスレーブプ
ロセッサ、例えばスレーブプロセッサ５３Ｅにはマスタ
プログラム５８をコピーしたマスタコピープログラム６
２が作成され、格納される。各試験プログラム６０，６
１Ａ〜６１Ｇはランダムデータ列を生成し、命令列を作
成して命令列を実行して自己自身のハードなどを試験す
る。マスタプログラム５８およびスレーブプログラム５
９Ａ〜５９Ｇは、それぞれの試験プログラム６０，６０
Ａ〜６０Ｇを制御し、監視し、マスタプログラム５８は
集中的にスレーブプログラム５９Ａ〜５９Ｇを制御し、
監視する。

【００５４】マスタプロセッサ５２およびスレーブプロ
セッサ５３Ａ〜５３Ｇはサービスプロセッサ６３を介し
て表示部などを有する端末６４にそれぞれ接続されてい
る。図１９はスレーブプログラム５９Ａ〜５９Ｇの構成
例を示す図である。図１９において、スレーブプログラ
ム５９Ａ〜５９Ｇは、エラー数カウント手段としてのエ
ラー数カウント部６５、エラー数通知手段としてのエラ
ー数通知部６６、マスタプログラムコピー手段としての
マスタプログラムコピー部６７およびマスタコピープロ
グラム起動手段としてのマスタコピープログラム起動部
６８を有する。

【００５５】エラー数カウント部６５は自己のスレーブ
プロセッサ５３Ａ〜５３Ｇ内のエラー数をカウントす
る。すなわち、試験プログラム６１Ａ〜６１Ｇを実行し
た結果、検出したエラー数をカウントする。マスタプロ
セッサ５２およびスレーブプロセッサ５３Ａ〜５３Ｇで
カウントしたエラー数の例を図２１に示す。エラー数通
知部６６はカウントしたエラー数をマスタプログラム５
８に通知する。マスタプログラムコピー部６７は、マス
タプログラム５８で選択したエラー数が最も少ないスレ
ーブプロセッサ、例えばスレーブプロセッサ５４Ｅ内で
マスタプログラム５８をコピーしてマスタコピープログ
ラム６２を作成する。マスタコピープログラム起動部６
８は、作成したマスタコピープログラム６２を起動す
る。

【００５６】図２０は、マスタプログラム５８の構成例
を示す図である。図２０において、マスタプログラム５
８は、エラー数カウント手段としてのエラー数カウント
部６９、エラー数受信手段としてのエラー数受信部７
０、プロセッサ選択手段としてのプロセッサ選択部７
１、マスタプログラム移動手段としてのマスタプログラ
ム移動部７２、およびスレーブプログラム起動手段とし
てのスレーブプログラム起動部７３を有する。

【００５７】エラー数カウント部６９は、マスタプロセ
ッサ５８のエラー数をカウントする。エラー数受信部７
０は、図２１に示すような、自己のエラー数を含めたス
レーブプログラム５３Ａ〜５３Ｇからのエラー数を受信
する。プロセッサ選択部７１は、受信したエラー数のう
ちからエラー数が最も少ないプロセッサ、例えばスレー
ブプロセッサ５３Ｅを選択する。マスタプログラム移動
部７２はマスタプログラム５８をエラー数が最も少ない
プロセッサ、例えばスレーブプロセッサ５３Ｅにコピー
して移動する。スレーブプログラム起動部７３は、自己
のスレーブプログラムになったプログラムを起動する。

【００５８】図２２はマスタプログラム５８の処理を説
明するフローチャートである。まず、ステップＳ４１で
自己のエラー数をカウントしておく。図２１に示すよう
に、例えばマスタプロセッサ５２のエラー数は「１」で
ある。次に、ステップＳ４２でスレーブプロセッサ５３
Ａ〜５３Ｇからのエラー数を受信し、ステップＳ４３で
自己のエラー数およびスレーブプロセッサ５３Ａ〜５３
Ｇからのエラー数からエラー数が最も少ないプロセッサ
を選択する。図２１に示すように、スレーブプロセッサ
５３Ｅのエラー数は「０」であり、このスレーブプロセ
ッサ５３Ｅを選択する。次に、ステップＳ４４で自分自
分のマスタプログラム５８をエラー数の最も少ないプロ
セッサ、例えばスレーブプロセッサ５３Ｅにコピーして
移動する。その後、ステップＳ４５で自己のスレーブプ
ログラムとなったプログラムを起動する。

【００５９】図２３はスレーブプログラム５９Ａ〜５９
Ｇの処理を説明するフローチャートである。図２３にお
いて、まず、ステップＳ５１で自己のスレーブプロセッ
サ５３Ａ〜５３Ｇ内のエラー数をカウントする。例え
ば、図２１に示すように、スレーブプロセッサ５３Ａの
エラー数は「０２」、スレーブプロセッサ５３Ｂのエラ
ー数は「０１」、スレーブプロセッサ５３Ｃのエラー数
は「０１」、スレーブプロセッサ５３Ｄのエラー数は
「０１」、スレーブプロセッサ５３Ｅのエラー数は「０
０」、スレーブプロセッサ５３Ｆのエラー数は「０
１」、スレーブプロセッサ５３Ｇのエラー数は「０１」
である。

【００６０】次に、ステップＳ５２でカウントしたエラ
ー数をマスタプログラム５８に通知する。次に、エラー
数が最も少ないスレーブプロセッサ５３Ｅの場合には、
マスタプログラム５８をコピーしてマスタコピープログ
ラム６２を作成する。そして、ステップＳ５４でマスタ
コピープログラム６２を起動し、マスタプログラム５９
の処理を引き継ぐ。

【００６１】このように、スレーブプロセッサ５３Ａ〜
５３Ｇでエラー数をカウントしてマスタプログラム５８
に転送し、マスタプロセッサ５２では自己のエラー数を
含めてエラー数が最も少ないプロセッサ、例えばエラー
数が「００」のスレーブプロセッサ５３Ｅを選択して、
マスタプロセッサ５２が停止する前にスレーブプロセッ
サ５３Ｅにマスタプログラム５８をコピーして移動させ
るため、プロセッサシステム全体が停止することがな
く、試験を続行することができる。こうして、プロセッ
サシステム全体を安定動作させることができ、繰り返し
走行する長時間ランニング試験などに有効である。

【００６２】図２４は本発明の第５の実施形態を示す全
体構成図である。図２４は本実施形態の図２に対する適
用例を示しているが、これに限らず、本実施形態は図１
０、図１３、図１８および図４９にも適用できる。ま
た、本実施形態に続く他の実施形態も同様である。図２
４において、図２に対して、マスタプロセッサ８のマス
タプログラム１１には障害を早期に発見するための第１
の障害早期発見プログラム７４が格納され、また、スレ
ーブプロセッサ９，１０から収集したシード値７５が格
納されている。また、スレーブプロセッサ９，１０のス
レーブプログラム１２，１３にはエラー発生時のシード
値をマスタプログラム１１に転送するシード値転送部７
６，７７が設けられた第１の障害早期発見プログラム７
４と同様のプログラム７８，７９が格納されている。

【００６３】ここで、試験プログラム１４，１５，１６
としては、ランダム試験プログラムを使用する。ランダ
ム試験は、命令の組合せによる障害を検出する試験であ
り、命令の組合せは、各種パイプライン、メモリアクセ
ス干渉条件、レジスタ種類などすべての組合せを試験項
目にすると、莫大なテスト項目量になってしまうのであ
る程度項目を絞り、その項目の範囲内でランダムに条件
を組み合わせる方法をとる。その組合せを決める手段と
してランダムデータを用いる。

【００６４】テクノロジ障害の早期発見として、このラ
ンダムデータの特徴を生かし、各プロセッサ８，９，１
０ごとのエラー時のシード値をマスタプログラムが管理
し、次回このシード値を用いることで、エラーの再現テ
スト、障害修正のレベルダウンを１回の試験で確認でき
る。また、生産ラインから出てきて最初に試験を実行す
る時なども、今まで収集した、エラーした時のシード値
を指定すれば、早期にテクノロジ障害が発見できる。

【００６５】エラーした時のシード値を指定すれば、早
期にテクノロジ障害が発見できる項目は、工場から生産
されたマシンは一般的に、テクノロジ的に弱い箇所、強
い箇所といった偏りがあり、以前１度エラーした箇所
は、また次でもエラーしやすいといえるからである。た
とえば、１０÷３の答を誤るマシンが生産されたとする
と、このマシンが生産された以降１０÷３の答を誤るマ
シンが生産される可能性があるといえる。反対に、１＋
１の答を誤るマシンが１台も生産されてこなかったとす
るとこれからも１＋１の答を誤るマシンは生産される可
能性は低いということになる。

【００６６】図２５は試験プログラム１４，１５，１６
の構成例を示す図である。図２５において、試験プログ
ラム１４，１５，１６は、ランダムデータ生成手段とし
てのランダムデータ生成部８０、命令生成手段として命
令生成部８１、命令実行手段としての命令実行部８２お
よびデータ比較手段としてのデータ比較部８３により構
成される。

【００６７】ランダムデータ生成部８０は、シード値か
らランダムデータ列を生成する。再現性があるので、類
似乱数データ列とも言える。命令生成部８１はランダム
データ生成部８０で生成されたランダムデータ列から命
令列を生成する。命令実行部８２は命令生成部８１で生
成した命令列を実行する。データ比較部８３は命令実行
部８２で実行して得られた結果と期待値を比較する。

【００６８】図２６はランダムデータから命令列を生成
する一例を説明する説明図である。図２６において、ラ
ンダムデータ８４からデータをマスクすることにより命
令列８５を生成する。すなわち、命令生成部８１ではラ
ンダムデータ８４から命令になるように余分なビットを
マスクして命令列８５を生成する。なお、図中０ｘは１
６進数を示す（以下、同様）。

【００６９】図２７はランダムデータから命令列を生成
する他の例を説明する説明図である。図２７において、
ランダムデータ８４を用いて命令テーブルから命令列８
５を選択して生成する。すなわち、命令生成部８１は図
示しない命令テーブルから番号と命令を取り出し、ラン
ダムデータ８４の順、０ｘ０７，０ｘｄｂ，０ｘ４ｆ・
・・に命令を選択して命令列８５を生成する。

【００７０】図２８はランダムデータ列を生成する関数
仕様を示す図である。図２８において、ランダムデータ
列の生成ロジックをもつ関数は、以下の機能を備えてい
る。 （１）シード値により一度生成したランダムデータ列を
いつでも生成できる。 （２）一度生成したランダムデータ列の続きのランダム
データを生成できる。

【００７１】図２９はシード値でランダムデータ列を生
成する一例を示す図である。図２９において、監視時の
シード値０ｘ１２３４５６７８で１０個のランダムデー
タ列を生成している。ランダムデータ列が１０個生成さ
れた終了時のランダムデータ列より終了時のシード値０
ｘ６２８９９９３７が得られる。この終了時のシード値
を使用すると、１１個目からのランダムデータ列を生成
できる。

【００７２】図３０はシード値でランダムデータ列を生
成した他の例を示す図である。図３０において、図２９
と同じシード値０ｘ１２３４５６７８で２０個のランダ
ムデータ列を生成している。ランダムデータ列の１０個
目までは図２９と同じランダムデータ列が生成される。
２０個目の終了時ランダムデータ列より終了時のシード
値０ｘ３８ｆｄ７０３ｃが得られる。

【００７３】図３１はシード値でランダムデータ列を生
成した更に他の例を示す図である。図３１において、図
２９の終了時のシード値で１０個のランダムデータ列を
生成している。開始のシード値は、０ｘ６２８９９９３
７であり、終了時のシード値として０ｘ３８ｆｄ７０３
ｃが得られる。開始シード値として０ｘ６２８９９９７
７を用いると、図３０の１１個目のランダムデータ列か
ら２０個目のランダムデータ列と同じランダムデータ列
を生成できる。すなわち、ランダムデータ列の続きを生
成できる。したがって、エラー発生時のシード値を用い
て次のランダム試験を行うと、試験回数を大幅に減少さ
せることができ、再現テストを加速することができる。

【００７４】図３２は第１の障害早期発見プログラム７
４の構成例を示す図である。図３２において、第１の障
害早期発見プログラム７４は、試験プログラム組込み手
段としての試験プログラム組込み部８６、シード値収集
手段としてのシード値収集部８７および第１の試験プロ
グラム起動手段としての第１の試験プログラム起動部８
８により構成されている。

【００７５】試験プログラム組込み部８６は、ランダム
試験を行う試験プログラム１４をマスタプログラム１１
に組み込む。シード値収集部８７はスレーブプロセッサ
９，１０からエラーが発生したときのシード値を収集す
る。収集されたシード値は、例えば図３３に示される。
図３３中１〜９はエラー発生回数を示す。例えば、最初
にエラーが発生したときのシード値は、０ｘ０００００
０００であり、９個目のエラー発生時のシード値は０ｘ
００００００２０である。第１の試験プログラム起動部
８８は、次回の試験のとき収集されたシード値をもとに
試験プログラム１４を起動する。なお、スレーブプロセ
ッサ９，１０の第１の障害早期発見プログラム７４と同
様のプログラム７８，７９にはシード値収集部８７の代
りにシード値をマスタプログラム１１に転送するシード
値転送部７６，７７を設けている。

【００７６】図３４はマスタプログラム１１の第１の障
害早期発見プログラム７４の処理を説明するフローチャ
ートである。図３４において、まず、ステップＳ６１で
試験プログラム１４をマスタプログラム１１に組み込
み、ステップＳ６２でエラー発生時のシード値をスレー
ブプロセッサ９，１０から収集する。収集したシード値
７５は、例えば、図３３に示される。次に、ステップＳ
６３で次回の試験のとき収集したシード値７５をもとに
試験プログラム１４を起動する。なお、スレーブプロセ
ッサ９，１０においては、試験プログラム１５，１６を
スレーブプログラム１２，１３に組み込み、エラー発生
時のシード値をマスタプログラム１１に転送し、マスタ
プログラム１１からの指示により次回の試験のときはシ
ード値をもとに試験プログラム１５，１６を起動する。

【００７７】このように、エラー発生時のシード値をも
とに次回の試験のとき試験プログラム１４，１５，１６
を実行するため、再現テストを加速することができる。
その結果、障害を早期に発見することができる。図３５
は本発明の第６の実施形態を示す全体構成図である。図
３５において、図３４に対して、マスタプログラム１１
には第２の障害早期発見プログラム８９が格納され、ま
た、エラーが発生したときのシード値のエラー回数９０
が格納されている。エラーしたときのシード値として同
じシード値があればそのエラー回数９０を演算して、エ
ラー発生頻度の高いシードから試験を実行する。

【００７８】図３６は第２の障害早期発見プログラム８
９の構成例を示す図である。図３６において、図３２に
対して試験プログラム組込み部８６、シード値収集部８
７に追加してエラー回数演算手段としてのエラー回数演
算部９１および第２の試験プログラム起動手段としての
第２の試験プログラム起動部９２が設けられている。エ
ラー回数演算部９１は、図３７（Ａ）に示すシード値収
集部８７で収集したシード値７５に基づいて図３７
（Ｂ）に示すようにエラーしたシード値のエラー回数を
演算する。例えば、シード値が０ｘ００００００１０の
ときエラー回数は５回で一番エラー回数が多い。第２の
試験プログラム起動部９２は、エラー回数の多いシード
値から試験プログラム１４を起動する。

【００７９】図３８はマスタプログラム１１の第２の障
害早期発見プログラム８９の処理を説明するフローチャ
ートである。図３８において、まず、ステップＳ６１で
試験プログラム１４をマスタプログラム１１に組み込
み、ステップＳ６２でエラー発生時のシード値をスレー
ブプロセッサ１２，１３から収集する。収集したシード
値７５の例を図３７（Ａ）に示す。ステップＳ６２Ａで
収集したシード値７５から図３７（Ｂ）に示すようにエ
ラーしたシード値のエラー回数を演算し、ステップＳ６
３でエラー回数９０の多いシード値から順次試験プログ
ラム１４を起動する。

【００８０】なお、スレーブプロセッサ１２，１３の第
２の障害早期プログラム８９と同様のプログラム７８，
７９においては、試験プログラム１４，１５をスレーブ
プログラム１２，１３に組み込み、エラー発生時のシー
ド値をマスタプログラム１１に転送し、マスタプログラ
ム１１からの指示によりエラー回数９０の多いシード値
から順次試験プログラム１５，１６を起動する。

【００８１】このように、エラーしたシード値のエラー
回数９０が多いシード値から試験を実行するため、さら
に再現テストを加速することができる。したがって、障
害をさらに早期に発見することができる。図３９は本発
明の第７の実施形態を示す全体構成図である。図３９に
おいて、図２に対して、マスタプログラム１１およびス
レーブプログラム１２，１３には第３の障害早期発見プ
ログラム９３Ａ，９３Ｂ，９３Ｃが格納され、また、図
４１に示すように、項目ごとに決められた回数で同一の
シード値で試験を行うための項目９４Ａ，９４Ｂ，９４
Ｃおよび項目９４Ａ，９４Ｂ，９４Ｃごとのエラー回数
９５Ａ，９５Ｂ，９５Ｃがそれぞれ格納される。

【００８２】ここで量産試験では、マージン試験を行う
が、そのマージン項目ごとに決められた回数で同一のシ
ード値で試験を行い、結果を集計することによって障害
の早期発見が可能となる。量産試験は工場で生産ライン
から生産されたマシンを対象として確認を行うために実
施される。

【００８３】マージン試験は、量産試験の過程の中で行
われ、品質を向上させるため、わざと通常使用する環境
より悪い条件で試験を行う。マージン試験は以下の項目
がある。 電圧マージン試験：電圧を規定の±１０％ぐらい変化さ
せ品質の確認を行う クロックマージン：マシンの動作クロック数を規定の±
１０％ぐらい変化させ品質の確認を行う 温度マージン ：常温より±１０℃ぐらい変化させ品
質の確認を行う 図４０はマスタプログラム１１およびスレーブプログラ
ム１２，１３の第３の障害早期発見プログラム９３Ａ，
９３Ｂ，９３Ｃの構成例を示す図である。

【００８４】図４０において、第３の障害早期発見プロ
グラム９３Ａ，９３Ｂ，９３Ｃは試験プログラム組込み
手段としての試験プログラム組込み部９６Ａ、項目設定
手段としての項目設定部９６Ｂ、第３の試験プログラム
起動手段としての第３の試験プログラム起動部９６Ｃ、
エラー回数算出手段としてのエラー回数算出部９６Ｄお
よびエラー回数表示処理手段としてのエラー回数表示処
理部９６Ｅにより構成されている。

【００８５】試験プログラム組込み部９６Ａは、試験プ
ログラム１４，１５，１６をマスタプログラム１１また
はスレーブプログラム１２，１３に組み込む。項目設定
部９６Ｂは、図４１（Ａ）に示すように、例えば電圧マ
ージン試験の場合には、電圧マージンの項目９４Ａ〜９
４Ｃごとに試験の回数を設定し、同一のシード値を設定
する。

【００８６】第３の試験プログラム起動部９６Ｃは、項
目９４Ａ〜９４Ｃごとに決められた回数で同一のシード
値で試験プログラム１４，１５，１６を駆動する。エラ
ー回数算出部９６Ｄは、項目９４Ａ〜９４Ｃを試験した
結果生じたエラー回数９５Ａ〜９５Ｃを算出する。エラ
ー回数表示処理部９６Ｃは項目９４Ａ〜９４Ｃごとに算
出したエラー回数９５Ａ〜９５Ｃを表示処理する。

【００８７】図４２はマスタプログラム１１およびスレ
ーブプログラム１２，１３の第３の障害早期発見プログ
ラム９３Ａ〜９３Ｃの処理を説明するフローチャートで
ある。図４２において、まず、ステップＳ７１で試験プ
ログラム１４をマスタプログラム１１に組み込み、また
試験プログラム１５，１６をスレーブプログラム１２，
１３に組み込む。

【００８８】次に、ステップＳ７２で項目９４Ａ〜９４
Ｃごとに決められた回数および同一のシード値を設定す
る。例えば、図４１（Ａ）に示すように、電圧マージン
＋１０％，＋５％，０％，−５％，−１０％の項目１〜
５に対して試験の回数として１０００，５００，１０
０，５００，１０００を設定し、同一のシード値として
０ｘ１２３４５６７８をそれぞれ設定する。

【００８９】次に、ステップＳ７３でマスタプロセッサ
８で試験プログラム１４を起動し、スレーブプロセッサ
９，１０で試験プログラム１５，１６を起動する。項目
９４Ａ，９４Ｃを試験した結果、ステップＳ７４で発生
したエラー数９５Ａ〜９５Ｃを算出する。算出した結果
を図４１（Ｂ）に示す。項目１のエラー回数は１０、項
目２のエラー回数は５、項目３のエラー回数は０、項目
４のエラー回数は１、項目５のエラー回数は２である。

【００９０】次にステップＳ７５で図４１（Ｂ）に示す
エラー回数を表示処理する。表示により＋方向のマージ
ンに弱いことがわかる。また、次回の試験ではエラー回
数９５Ａ〜９５Ｃの多い順に試験を行うと、再現テスト
を加速することができる。したがって、障害を早期に発
見することができ、どの項目にエラーが多いかわかる。

【００９１】図４３は本発明の第８の実施形態を示す全
体構成図である。図４３において、図２に対して、マス
タプロセッサ８のマスタプログラム１１には第４の障害
早期発見プログラム９７が格納され、また、図４５に示
すように、時間別プロセッサ別のエラー回数累積値９８
が格納されている。スレーブプロセッサ９，１０のスレ
ーブプログラム１２，１３には、一定時間間隔でエラー
数をマスタプログラム１１に転送するエラー回数転送部
９９Ａ，９９Ｂがそれぞれ設けられている。一定の時間
間隔でプロセッサごとにエラー累積値９８を算出し、表
示処理することによってテクノロジ強度を判定し、品質
の良いものを早期に判定する。

【００９２】図４４はマスタプログラム１１の第４の障
害早期発見プログラム９７の構成例を示す図である。図
４４において、第４の障害早期発見プログラム９７は試
験プログラム組込み手段としての試験プログラム組込み
部９７Ａ、第４の試験プログラム起動手段としての第４
の試験プログラム起動部９７Ｂ、エラー回数収集手段と
してのエラー回数収集部９７Ｃ、エラー回数累積算出手
段としてのエラー回数累積産出部９７Ｄ、およびエラー
回数累積表示手段としてのエラー回数累積表示処理部９
７Ｅにより構成されている。

【００９３】試験プログラム組込み部９７Ａは試験プロ
グラム１４をマスタプログラム１１に組み込む。第４の
試験プログラム起動部９７Ｂは試験プログラム１４を起
動する。なお、図示していないが、試験プログラム組込
み部、第４の試験プログラム起動部は、スレーブプログ
ラム１２，１３にも設けられており、スレーブプログラ
ム１２，１３は試験プログラム１５，１６をスレーブプ
ログラム１２，１３に組み込み、試験プログラム１５，
１６を起動する。

【００９４】エラー回数収集部９７Ｃは、スレーブプロ
グラム１２，１３のエラー回数転送部９９Ａ，９９Ｂか
ら転送されてくるエラー回数を一定時間間隔で収集す
る。エラー回数累積算出部９７Ｄは、図４５に示すよう
に、一定時間間隔でプロセッサごとにエラー回数累積値
９８を算出する。エラー回数累積表示処理部９７Ｅは、
算出したエラー回数累積値９８を一定時間間隔でプロセ
ッサごとに表示処理する。

【００９５】図４６は第４の障害早期発見プログラム９
７の処理を説明するフローチャートである。図４６にお
いて、まず、ステップＳ８１で試験プログラム１４をマ
スタプログラム１１に組み込み、ステップＳ８２で試験
プログラム１４を起動する。そして、ステップＳ８２で
図４５に示すように、例えば１０分の時間間隔でスレー
ブプログラム１２，１３のエラー回数転送部９９Ａ，９
９Ｂから転送されてくるエラー回数を収集し、ステップ
Ｓ８４でエラー回数累積値９８を算出する。

【００９６】図４５に示すように、例えばマスタプロセ
ッサ８では１２０分のエラー回数累積値は「４」、スレ
ーブプロセッサ９の１２０分のエラー回数累積値は「１
１」、スレーブプロセッサ１０の１２０分のエラー回数
累積値は「２」である。ステップＳ８５で算出したエラ
ー回数累積値９８を一定時間ごとプロセッサごとに表示
処理する。

【００９７】表示処理された結果により、スレーブプロ
セッサ９が他のマスタプロセッサ８、スレーブプロセッ
サ１０に比べてテクノロジが弱いことがわかる。この実
施形態においては、メモリ試験に有効である。１ビット
エラーなどはハードが自分自身修復可能であり、エラー
が発生しても、たいして問題にならない。しかし、頻繁
に１ビットエラーが発生すると、修復不能な２ビットエ
ラーが発生する可能性があり、メモリを取り替える必要
がある。この実施形態においては、プロセッサごとに比
較できるので、試験者は特に弱いプロセッサ、例えばス
レーブプロセッサ９を知ることができる。

【００９８】

【発明の効果】以上説明してきたように、本発明によれ
ば、予めバックアップするプロセッサを１台決めておく
か、またはバックアップするプロセッサのリストを決め
ておくか、またはオペレータの指示によりバックアップ
するプロセッサを決めるため、マスタプロセッサ、マス
タプログラムが走行不能に陥った場合には決めておいた
プロセッサが処理を引き継ぐため、ただ１つのプロセッ
サの障害のためにプロセッサシステム全体が停止せず、
試験を続行することができる。また、ＨＭＩ制御プロセ
ッサが走行不能になった場合にも、それまでの状態を伝
達することができる。

【００９９】また、各プロセッサでエラー数をカウント
し、エラー数が少ないプロセッサを選択して、マスタプ
ログラムを移動させるため、プロセッサシステム全体の
安定走行を図ることができ、繰り返して走行する長時間
ランニング試験に有効である。また、エラーが発生した
ときのシード値を収集し、次回の試験にこのシード値を
もとに試験プログラムを起動するため、または、次回の
試験にシード値の中からエラー回数が多いシード値の順
に試験プログラムを起動するため、再現テストをさらに
加速し、早期に障害を発見することができる。

【０１００】また、項目ごとに決められた回数で同一の
シード値を設定して試験を行うため、どの項目が弱いか
判定することができる。さらに、一定時間間隔でプロセ
ッサごとにエラー回数累積値を算出するため、品質が良
いプロセッサを判定することができ、特にメモリ試験に
有効である。

【図面の簡単な説明】

【図１】本発明の原理説明図

【図２】本発明の一実施形態を示す全体構成図

【図３】エラー検出処理の説明図

【図４】エラー検出処理部の構成例を示す図

【図５】割込み処理部の構成例を示す図

【図６】監視部の構成例を示す図

【図７】エラー検出処理部の処理を説明するフローチャ
ート

【図８】割込み処理部の処理を説明するフローチャート

【図９】監視部の処理を説明するフローチャート

【図１０】本発明の第２の実施形態を示す全体構成図

【図１１】図１０の監視部の構成例を示す図

【図１２】図１０の監視部の処理を説明するフローチャ
ート

【図１３】本発明の第３の実施形態を示す全体構成図

【図１４】図１３の監視部の構成例を示す図

【図１５】図１３の選択指示部の構成例を示す図

【図１６】図１３の監視部の処理を説明するフローチャ
ート

【図１７】図１３の選択指示部の処理を説明するフロー
チャート

【図１８】本発明の第４の実施形態を示す全体構成図

【図１９】スレーブプログラムの構成例を示す図

【図２０】マスタプログラムの構成例を示す図

【図２１】各プロセッサのエラー数を示す図

【図２２】マスタプログラムの処理を説明するフローチ
ャート

【図２３】スレーブプログラムの処理を説明するフロー
チャート

【図２４】本発明の第５の実施形態を示す全体構成図

【図２５】試験プログラムの構成例を示す図

【図２６】ランダムデータによる命令列生成の説明図
（その一）

【図２７】ランダムデータによる命令列生成の説明図
（その二）

【図２８】ランダムデータ列生成の関数仕様を示す図

【図２９】シード値によるランダムデータ列生成の説明
図（その一）

【図３０】シード値によるランダムデータ列生成の説明
図（その二）

【図３１】シード値によるランダムデータ列生成の説明
図（その三）

【図３２】第１の障害早期発見プログラムの構成例を示
す図

【図３３】収集したシード値を示す図

【図３４】第１の障害早期発見プログラムの処理を説明
するフローチャート

【図３５】本発明の第６の実施形態を示す全体構成図

【図３６】第２の障害早期発見プログラムの構成例を示
す図

【図３７】シード値とエラーしたシード値のエラー回数
を示す図

【図３８】第２の障害早期発見プログラムの処理を説明
するフローチャート

【図３９】本発明の第７の実施形態を示す全体構成図

【図４０】第３の障害早期発見プログラムの構成例を示
す図

【図４１】設定した項目とエラー回数を示す図

【図４２】第３の障害早期発見プログラムの処理を説明
するフローチャート

【図４３】本発明の第８の実施形態を示す全体構成図

【図４４】第４の障害早期発見プログラムの構成例を示
す図

【図４５】エラー回数累積値を示す図

【図４６】第４の障害早期発見プログラムの処理を説明
するフローチャート

【図４７】従来の共有メモリ型のマルチプロセッサシス
テムを示す図

【図４８】従来の分散メモリ型のパラレルプロセッサシ
ステムを示す図

【図４９】従来の全体構成図

【符号の説明】

１，５１：高速ネットワーク ２〜４，５４，５５Ａ〜５５Ｇ：ＣＰＵ ５〜７，５６，５７Ａ〜５７Ｇ：メモリ ８，５２：マスタプロセッサ ９，１０，５３Ａ〜５３Ｇ：スレーブプロセッサ １１，５８：マスタプログラム １２，１３，５９Ａ〜５９Ｇ：スレーブプログラム １４〜１６，６０，６０Ａ〜６０Ｇ：試験プログラム １７，６３：サービスプロセッサ １８，６４：端末装置 １９〜２１：プログラムカウンタ ２２：ＨＭＩ制御プログラム ２３：エラー検出処理部（エラー検出処理手段） ２４：割込み処理部（割込み処理手段） ２５：ＰＣ格納領域 ２６，２６Ａ：監視部（監視手段） ２７，２７Ａ，６２：マスタコピープログラム ２８，２８Ａ〜２８Ｃ：選択プログラム ２９：エラー検出起動部 ３０：エラー検出実行部 ３１：エラー認識部（エラー認識手段） ３２：ＰＣ格納処理部（ＰＣ格納処理手段） ３３：割込み処理起動部 ３４：割込み元ＰＣ格納処理部 ３５：割込み処理実行部 ３６：割込み元復帰部 ３７：ＰＣデータ監視部（ＰＣデータ監視手段） ３８：データ正常異常判別部（データ正常異常判別手
段） ３９：マスタコピープログラム起動部（マスタコピープ
ログラム起動手段） ４０，４０Ａ：バックリスト表示部（バックリスト表示
手段） ４１：バックリスト参照部（バックリスト参照手段） ４２：選択指示部（選択指示手段） ４３：オペレータ ４４：オペレータ通知部（オペレータ通知手段） ４５：オペレータ指示受信部 ４６：プロセッサ選択指示部 ６５，６９：エラー数カウント部（エラー数カウント手
段） ６６：エラー数通知部（エラー数通知手段） ６７：マスタプログラムコピー部（マスタプログラムコ
ピー手段） ６８：マスタコピープログラム起動部（マスタコピープ
ログラム起動手段） ７０：エラー数受信部 ７１：プロセッサ選択部（プロセッサ選択手段） ７２：マスタプログラム移動部（マスタプログラム移動
手段） ７３：スレーブプログラム起動部 ７４：第１の障害早期発見プログラム ７５：シード値 ７６，７７：シード値転送部 ７８，７９：プログラム ８０：ランダムデータ生成部 ８１：命令生成部 ８２：命令実行部 ８３：データ比較部 ８４：ランダムデータ ８５：命令列 ８６，９６Ａ，９７Ａ：試験プログラム組込み部 ８７：シード値収集部（シード値収集手段） ８８：第１の試験プログラム起動部（第１の試験プログ
ラム起動手段） ８９：第２の障害早期発見プログラム ９０，９５Ａ〜９５Ｃ：エラー回数 ９１：エラー回数演算部（エラー回数演算手段） ９２：第２の試験プログラム起動部 ９３Ａ〜９３Ｃ：第３の障害早期発見プログラム ９４Ａ〜９４Ｃ：項目 ９６Ｂ：項目設定部（項目設定手段） ９６Ｃ：第３の試験プログラム起動部 ９６Ｄ：エラー回数算出部（エラー回数算出手段） ９６Ｅ：エラー回数表示処理部（エラー回数表示処理手
段） ９７：第４の障害早期発見プログラム ９８：エラー回数累積値 ９９Ａ，９９Ｂ：エラー回数転送部 ９７Ｂ：第４の試験プログラム起動部 ９７Ｃ：エラー回数収集部（エラー回数収集手段） ９７Ｄ：エラー回数累積算出部（エラー回数累積算出手
段） ９７Ｅ：エラー回数累積表示処理部（エラー回数累積表
示処理手段）

Claims (6)

【特許請求の範囲】
1. 【請求項１】ＣＰＵとメモリを有しマスタとして動作す
   るマスタプロセッサとスレーブとして動作する複数のス
   レーブプロセッサを並列に接続し、試験プログラムの実
   行中に前記マスタプロセッサが走行不能となったとき次
   のマスタプロセッサを選択するプロセッサシステムにお
   いて、 前記マスタプロセッサに、マスタプロセッサが走行不能
   となるエラーを検出するエラー検出処理手段と、 前記スレーブプロセッサの一つに、前記マスタプロセッ
   サが走行不能となることを監視する監視手段と、 前記マスタプロセッサ内のマスタプログラムをコピーし
   たマスタコピープログラムを設けたことを特徴とするプ
   ロセッサシステム。
2. 【請求項２】ＣＰＵとメモリを有しマスタとして動作す
   るマスタプロセッサとスレーブとして動作する複数のス
   レーブプロセッサを並列に接続し、試験プログラムをそ
   れぞれ実行するプロセッサシステムにおいて、 前記スレーブプロセッサは、 自己のエラー数をカウントするエラー数カウント手段
   と、 カウントしたエラー数を前記マスタプロセッサに通知す
   るエラー数通知手段と、 マスタプロセッサからの指示によりマスタプロセッサの
   マスタプログラムをコピーするマスタプログラムコピー
   手段と、を備え、 前記マスタプロセッサは、 前記スレーブプロセッサからのエラー数を受信し、自己
   のカウントしたエラー数を含めてエラー数の少ないプロ
   セッサを選択するプロセッサ選択手段と、 自己のマスタプログラムをエラー数の少ないプロセッサ
   に移動するマスタプログラム移動手段と、 を備えたことを特徴とするプロセッサシステム。
3. 【請求項３】ＣＰＵとメモリを有しマスタとして動作す
   るマスタプロセッサとスレーブとして動作する複数のス
   レーブプロセッサを並列に接続し、試験プログラムをそ
   れぞれ実行して障害を発見するプロセッサシステムにお
   いて、 前記マスタプロセッサに、 エラーが発生したときのシード値を前記スレーブプロセ
   ッサより収集するシード値収集手段と、 次回の試験では収集したシード値をもとに前記試験プロ
   グラムを起動する試験プログラム起動手段と、を備えた
   ことを特徴とするプロセッサシステム。
4. 【請求項４】ＣＰＵとメモリを有しマスタとして動作す
   るマスタプロセッサとスレーブとして動作する複数のス
   レーブプロセッサを並列に接続し、試験プログラムをそ
   れぞれ実行して障害を発見するプロセッサシステムにお
   いて、 前記マスタプロセッサに、 項目ごとに決められた回数と同一のシード値を設定する
   項目設定手段と、 設定された項目ごとに試験プログラムを起動する第３の
   試験プログラム起動手段と、 試験した結果発生したエラー回数を項目ごとに算出する
   エラー回数算出手段と、 算出された項目ごとのエラー回数を表示処理する表示処
   理手段と、を備えたことを特徴とするプロセッサシステ
   ム。
5. 【請求項５】ＣＰＵとメモリを有しマスタとして動作す
   るマスタプロセッサとスレーブとして動作する複数のス
   レーブプロセッサを並列に接続し、試験プログラムをそ
   れぞれ実行して障害を発見するプロセッサシステムにお
   いて、 前記マスタプロセッサに、 試験プログラムを起動して所定の時間間隔でエラー回数
   を前記スレーブプロセッサごとに収集するエラー回数収
   集手段と、 収集したエラー回数の累積値を前記スレーブプロセッサ
   ごとに算出するエラー回数累積値算出手段と、 エラー回数累積値を前記スレーブプロセッサごとに表示
   処理するエラー回数累積表示処理手段と、を備えたこと
   を特徴とするプロセッサシステム。
6. 【請求項６】ＣＰＵとメモリを有しマスタとして動作す
   るマスタプロセッサとスレーブとして動作する複数のス
   レーブプロセッサを並列に接続し、試験プログラムの実
   行中に前記マスタプロセッサが走行不能となったとき次
   のマスタプロセッサを選択するためにスレーブプロセッ
   サに設けられた選択プログラムを記録した媒体におい
   て、 前記マスタプロセッサが走行不能となったことを監視す
   る監視手段と、 前記マスタプロセッサ内のマスタプログラムをコピーし
   たマスタプログラムを設けたことを特徴とする選択プロ
   グラムを記録した媒体。