JPH1131104A - 不揮発性メモリへの書き込み方式 - Google Patents
不揮発性メモリへの書き込み方式Info
- Publication number
- JPH1131104A JPH1131104A JP9200926A JP20092697A JPH1131104A JP H1131104 A JPH1131104 A JP H1131104A JP 9200926 A JP9200926 A JP 9200926A JP 20092697 A JP20092697 A JP 20092697A JP H1131104 A JPH1131104 A JP H1131104A
- Authority
- JP
- Japan
- Prior art keywords
- write
- writing
- nonvolatile memory
- mode
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Storage Device Security (AREA)
- Stored Programmes (AREA)
Abstract
(57)【要約】
【課題】 読み書き可能な不揮発性メモリの内容破壊を
防ぐことができ、且つ書き換え時の作業も容易な不揮発
性メモリへの書き込み方式を提供する。 【解決手段】 不揮発性メモリへの書き込み方式におい
て、フラッシュメモリ1への書き込み処理を開始させる
書き込み起動手段と、書き込みモードにすることを指示
する指示手段と、第1のレジスタ7を有し、書き込み起
動手段により開始された書き込み処理のなかでフラグが
レジスタ7にセットされた状態のときに上記指示手段に
より書き込みモードが指示された場合のみ出力を書き込
みモード状態にするモードレジスタ3と、書き込み電圧
を供給するコントローラ4とを備え、書き込み処理が開
始されているときにモードレジスタ3が書き込みモード
状態になると、コントローラ4がフラッシュメモリ1へ
書き込み電圧を供給し、CPU2がフラッシュメモリ1
への書き込みを行う構成にした。
防ぐことができ、且つ書き換え時の作業も容易な不揮発
性メモリへの書き込み方式を提供する。 【解決手段】 不揮発性メモリへの書き込み方式におい
て、フラッシュメモリ1への書き込み処理を開始させる
書き込み起動手段と、書き込みモードにすることを指示
する指示手段と、第1のレジスタ7を有し、書き込み起
動手段により開始された書き込み処理のなかでフラグが
レジスタ7にセットされた状態のときに上記指示手段に
より書き込みモードが指示された場合のみ出力を書き込
みモード状態にするモードレジスタ3と、書き込み電圧
を供給するコントローラ4とを備え、書き込み処理が開
始されているときにモードレジスタ3が書き込みモード
状態になると、コントローラ4がフラッシュメモリ1へ
書き込み電圧を供給し、CPU2がフラッシュメモリ1
への書き込みを行う構成にした。
Description
【0001】
【発明の属する技術分野】本発明はパーソナルコンピュ
ータや複合機能装置など情報機器に用いられるフラッシ
ュメモリなど読み書き可能な不揮発性メモリへの書き込
み方式に係わり、特に不揮発性メモリに記憶されている
内容が破壊されるのを防ぐことができる書き込み方式に
関する。
ータや複合機能装置など情報機器に用いられるフラッシ
ュメモリなど読み書き可能な不揮発性メモリへの書き込
み方式に係わり、特に不揮発性メモリに記憶されている
内容が破壊されるのを防ぐことができる書き込み方式に
関する。
【0002】
【従来の技術】パーソナルコンピュータなど内蔵するプ
ログラムによって動作する情報機器においては、電源を
投入して機器(システム)を立ち上げる際、BIOS
(BasicInput / Output System )などと呼ばれている
プログラムに従って、初期化と呼ばれている初期データ
設定を行ったり、基本的なハードウェアを動作させたり
する。このプログラムは電源断時においても保持してお
く必要があるので、一般にはマスクROMなどに記憶し
ておくが、その場合、記憶内容の変更作業が容易でなく
なる。そのため、近年では、これらのROMに代わっ
て、フラッシュメモリ(フラッシュEPROM)など読
み書き可能な不揮発性メモリがしばしば用いられる。と
ころが、フラッシュメモリなどを用いた場合、CPUの
暴走や利用者の誤操作などによりメモリの記憶内容が破
壊されてしまうという問題がある。このような問題を解
決するために、ジャンパ線による接続作業やスイッチ切
り替え作業を行わなければフラッシュメモリなどの書き
換えができないようにした書込み方式も提案された。図
4はこのような従来の書き換え方式を採用した電子機器
の回路構成を示すブロック図であり、図示するように、
ジャンパ線(または切り替えスイッチ)11により例え
ばコントローラ14の端子Pが電源電圧Vccに接続され
たときのみ、CPU2の制御によりコントローラ14は
フラッシュメモリ1へ書き込み電圧を供給し、CPU2
によるフラッシュメモリ書き換え処理を可能にしてい
る。
ログラムによって動作する情報機器においては、電源を
投入して機器(システム)を立ち上げる際、BIOS
(BasicInput / Output System )などと呼ばれている
プログラムに従って、初期化と呼ばれている初期データ
設定を行ったり、基本的なハードウェアを動作させたり
する。このプログラムは電源断時においても保持してお
く必要があるので、一般にはマスクROMなどに記憶し
ておくが、その場合、記憶内容の変更作業が容易でなく
なる。そのため、近年では、これらのROMに代わっ
て、フラッシュメモリ(フラッシュEPROM)など読
み書き可能な不揮発性メモリがしばしば用いられる。と
ころが、フラッシュメモリなどを用いた場合、CPUの
暴走や利用者の誤操作などによりメモリの記憶内容が破
壊されてしまうという問題がある。このような問題を解
決するために、ジャンパ線による接続作業やスイッチ切
り替え作業を行わなければフラッシュメモリなどの書き
換えができないようにした書込み方式も提案された。図
4はこのような従来の書き換え方式を採用した電子機器
の回路構成を示すブロック図であり、図示するように、
ジャンパ線(または切り替えスイッチ)11により例え
ばコントローラ14の端子Pが電源電圧Vccに接続され
たときのみ、CPU2の制御によりコントローラ14は
フラッシュメモリ1へ書き込み電圧を供給し、CPU2
によるフラッシュメモリ書き換え処理を可能にしてい
る。
【0003】
【発明が解決しようとする課題】しかし、上述した従来
の方式では、不揮発性メモリの書き換えのために一々機
器の筐体を開いてジャンパ線による接続作業やスイッチ
切り替え作業を行い、書き換え終了後、ジャンパ線やス
イッチ等を元の状態に戻して筐体を閉じる作業を行わね
ばならず、書き換え作業が煩雑になるという問題があっ
た。切り替えスイッチを筐体の外部に設けることはでき
るが、それでは誤って書き換え可能に切り替えられてし
まう可能性があるため問題の解決にならない。本発明の
課題は、上記のような従来の技術の問題を解決し、読み
書き可能な不揮発性メモリの内容破壊を防ぐことがで
き、且つ書き換え時の作業も容易な不揮発性メモリへの
書き込み方式を提供することにある。
の方式では、不揮発性メモリの書き換えのために一々機
器の筐体を開いてジャンパ線による接続作業やスイッチ
切り替え作業を行い、書き換え終了後、ジャンパ線やス
イッチ等を元の状態に戻して筐体を閉じる作業を行わね
ばならず、書き換え作業が煩雑になるという問題があっ
た。切り替えスイッチを筐体の外部に設けることはでき
るが、それでは誤って書き換え可能に切り替えられてし
まう可能性があるため問題の解決にならない。本発明の
課題は、上記のような従来の技術の問題を解決し、読み
書き可能な不揮発性メモリの内容破壊を防ぐことがで
き、且つ書き換え時の作業も容易な不揮発性メモリへの
書き込み方式を提供することにある。
【0004】
【課題を解決するための手段】上記の課題を解決するた
めに、請求項1に記載の発明では、読み出しモードおよ
び書き込みモードを備えた不揮発性メモリへの書き込み
方式において、不揮発性メモリへの書き込み処理を開始
させる書き込み起動手段と、書き込みモードにすること
を指示する指示手段と、内部にフラグをセットしておく
レジスタを有し、上記書き込み起動手段により上記フラ
グが上記レジスタにセットされた状態のときに上記指示
手段により書き込みモードが指示された場合のみ出力を
書き込みモード状態にするモードレジスタと、上記書込
み起動手段により書き込み処理が開始されているときに
モードレジスタが書き込みモード状態であることを検出
すると、上記不揮発性メモリへ書き込み電圧を供給し、
不揮発性メモリへの書き込みを行う書き込み手段とを備
えたことを特徴としている。また、請求項2に記載の発
明では、請求項1に記載の書き込み方式において、不揮
発性メモリにフラッシュメモリを使用したことを特徴と
している。また、請求項3に記載の発明では、請求項1
または2に記載の書き込み方式において、不揮発性メモ
リ内のプログラムを書き換える際、書き換え部分の新プ
ログラムを着脱可能な記憶媒体からロードするように構
成したことを特徴としている。また、請求項4に記載の
発明では、請求項1〜3に記載の書き込み方式におい
て、書き換え部分の新プログラムがBIOSであると
き、その旨を示す情報を上記新プログラムに付加するよ
うに構成したことを特徴とする。
めに、請求項1に記載の発明では、読み出しモードおよ
び書き込みモードを備えた不揮発性メモリへの書き込み
方式において、不揮発性メモリへの書き込み処理を開始
させる書き込み起動手段と、書き込みモードにすること
を指示する指示手段と、内部にフラグをセットしておく
レジスタを有し、上記書き込み起動手段により上記フラ
グが上記レジスタにセットされた状態のときに上記指示
手段により書き込みモードが指示された場合のみ出力を
書き込みモード状態にするモードレジスタと、上記書込
み起動手段により書き込み処理が開始されているときに
モードレジスタが書き込みモード状態であることを検出
すると、上記不揮発性メモリへ書き込み電圧を供給し、
不揮発性メモリへの書き込みを行う書き込み手段とを備
えたことを特徴としている。また、請求項2に記載の発
明では、請求項1に記載の書き込み方式において、不揮
発性メモリにフラッシュメモリを使用したことを特徴と
している。また、請求項3に記載の発明では、請求項1
または2に記載の書き込み方式において、不揮発性メモ
リ内のプログラムを書き換える際、書き換え部分の新プ
ログラムを着脱可能な記憶媒体からロードするように構
成したことを特徴としている。また、請求項4に記載の
発明では、請求項1〜3に記載の書き込み方式におい
て、書き換え部分の新プログラムがBIOSであると
き、その旨を示す情報を上記新プログラムに付加するよ
うに構成したことを特徴とする。
【0005】上記のように構成したので、請求項1に記
載の発明では、操作部を操作して不揮発性メモリへの書
き込み処理を開始させ、さらに、指示手段により書き込
みモードが指示されることにより、不揮発性メモリへの
書き込みを行うようにすることができるので、不揮発性
メモリの内容がCPUの暴走や誤操作などによって破壊
されるのを防止でき、且つ簡単な操作で不揮発性メモリ
の内容を書き換えることができる。請求項2に記載の発
明では、操作部を操作してフラッシュメモリへの書き込
み処理を開始させ、さらに、指示手段により書き込みモ
ードが指示されることにより、フラッシュメモリへの書
き込みを行うようにすることができるので、フラッシュ
メモリの内容がCPUの暴走や誤操作などによって破壊
されるのを防止でき、且つ簡単な操作でフラッシュメモ
リの内容を書き換えることができる。請求項3に記載の
発明では、上記において、不揮発性メモり内のプログラ
ムを書き換える際、書き換え部分の新プログラムが着脱
可能な記憶媒体からロードされる。請求項4記載の発明
では、上記において、書き換え部分の新プログラムがB
IOSであるとき、その旨を示す情報が上記新プログラ
ムに付加される。
載の発明では、操作部を操作して不揮発性メモリへの書
き込み処理を開始させ、さらに、指示手段により書き込
みモードが指示されることにより、不揮発性メモリへの
書き込みを行うようにすることができるので、不揮発性
メモリの内容がCPUの暴走や誤操作などによって破壊
されるのを防止でき、且つ簡単な操作で不揮発性メモリ
の内容を書き換えることができる。請求項2に記載の発
明では、操作部を操作してフラッシュメモリへの書き込
み処理を開始させ、さらに、指示手段により書き込みモ
ードが指示されることにより、フラッシュメモリへの書
き込みを行うようにすることができるので、フラッシュ
メモリの内容がCPUの暴走や誤操作などによって破壊
されるのを防止でき、且つ簡単な操作でフラッシュメモ
リの内容を書き換えることができる。請求項3に記載の
発明では、上記において、不揮発性メモり内のプログラ
ムを書き換える際、書き換え部分の新プログラムが着脱
可能な記憶媒体からロードされる。請求項4記載の発明
では、上記において、書き換え部分の新プログラムがB
IOSであるとき、その旨を示す情報が上記新プログラ
ムに付加される。
【0006】
【発明の実施の形態】以下、図面により本発明の実施の
形態を詳細に説明する。図1(a)は本発明の第1の実
施の形態における不揮発性メモリへの書き込み手段を含
む情報機器の要部の構成を示すブロック図である。図示
するように、この実施の形態の情報機器は、読み書き可
能な不揮発性メモリとしてのフラッシュメモリ1、フラ
ッシュメモリ1に対する読み書き制御を行うと共に情報
機器全体を制御するCPU2、フラッシュメモリ1が読
み出しモード(通常モード)か書き込みモードかを示す
モード状態を出力するモードレジスタ3、モードレジス
タ3が書き込みモード状態のときのみCPU2の制御に
よりフラッシュメモリ1へ書き込み電圧Vpp を供給する
コントローラ(書込み手段)4、RAM5、フロッピー
ディスク装置6などを備えている。なお、上記モードレ
ジスタ3は、図4に示した従来の技術におけるジャンパ
線(あるいは切り替えスイッチ)11の役割を果たす。
また、図1において、信号aはCPU2のみをリセット
状態にするソフトリセット信号、信号bは情報機器全体
をリセット状態にするシステムリセット信号、信号cは
モードレジスタ3内のレジスタにフラグを書き込むリー
ド・ライト信号である。
形態を詳細に説明する。図1(a)は本発明の第1の実
施の形態における不揮発性メモリへの書き込み手段を含
む情報機器の要部の構成を示すブロック図である。図示
するように、この実施の形態の情報機器は、読み書き可
能な不揮発性メモリとしてのフラッシュメモリ1、フラ
ッシュメモリ1に対する読み書き制御を行うと共に情報
機器全体を制御するCPU2、フラッシュメモリ1が読
み出しモード(通常モード)か書き込みモードかを示す
モード状態を出力するモードレジスタ3、モードレジス
タ3が書き込みモード状態のときのみCPU2の制御に
よりフラッシュメモリ1へ書き込み電圧Vpp を供給する
コントローラ(書込み手段)4、RAM5、フロッピー
ディスク装置6などを備えている。なお、上記モードレ
ジスタ3は、図4に示した従来の技術におけるジャンパ
線(あるいは切り替えスイッチ)11の役割を果たす。
また、図1において、信号aはCPU2のみをリセット
状態にするソフトリセット信号、信号bは情報機器全体
をリセット状態にするシステムリセット信号、信号cは
モードレジスタ3内のレジスタにフラグを書き込むリー
ド・ライト信号である。
【0007】図1(a)にモードレジスタ3の詳細を示
す。図示するように、このモードレジスタ3は、例えば
Dタイプフリップフロップなどで構成される第1及び第
2のレジスタ7、8を備え、信号cにより第1のレジス
タ7がフラグセット状態(つまり、Q出力がHighレベル
の状態)になり、この状態のときに信号aが入力される
と第2のレジスタ8がセット状態(Q出力がHighレベル
の状態)になり、信号bにより上記二つのレジスタ5、
6がリセット状態(Q出力がLow レベルの状態)になる
ように構成されている。
す。図示するように、このモードレジスタ3は、例えば
Dタイプフリップフロップなどで構成される第1及び第
2のレジスタ7、8を備え、信号cにより第1のレジス
タ7がフラグセット状態(つまり、Q出力がHighレベル
の状態)になり、この状態のときに信号aが入力される
と第2のレジスタ8がセット状態(Q出力がHighレベル
の状態)になり、信号bにより上記二つのレジスタ5、
6がリセット状態(Q出力がLow レベルの状態)になる
ように構成されている。
【0008】以下、図2に示す動作フローに従って、フ
ラッシュメモリ1内のBIOSプログラムを書き換える
場合におけるこの実施の形態の動作を説明する。ここで
は当所モードレジスタ3が読み出しモード(通常モー
ド)を示しているものとする。まず、利用者が表示部
(図示省略)に表示されたメニューに従ってBIOSプ
ログラムの書き換え(フラッシュメモリ書き換え)開始
を指示すると(S1)、アプリケーションプログラムと
して実現されたフラッシュメモリ1またはRAM5内の
フラッシュメモリ書き込み処理プログラムが起動され
る。その結果、そのプログラムに従って動作するCPU
2の制御により、コントローラ4が信号cを発生させ、
モードレジスタ3内の第1のレジスタ(書き換え用レジ
スタ)7にフラグをセットする(S2)。しかし、この
時点ではまだ第2のレジスタ8はセットされないのでモ
ードレジスタ3の出力dは読み出しモード(Low レベ
ル)を示している。続いて、CPU2は、上記書き込み
処理プログラムに従ってメニューなどを表示させ、それ
によって利用者に書き込みモードへの切り替え指示を求
める。その結果、利用者が書き込みモードへの切り替え
を指示すると、CPU2はソフトリセット信号aを出力
する(S3)。これによりCPU2がリセットされ、ま
た、D入力がHighレベルになっている第2のレジスタ8
がセットされる。つまり、モードレジスタ3は書き込み
モードを示すようになる。
ラッシュメモリ1内のBIOSプログラムを書き換える
場合におけるこの実施の形態の動作を説明する。ここで
は当所モードレジスタ3が読み出しモード(通常モー
ド)を示しているものとする。まず、利用者が表示部
(図示省略)に表示されたメニューに従ってBIOSプ
ログラムの書き換え(フラッシュメモリ書き換え)開始
を指示すると(S1)、アプリケーションプログラムと
して実現されたフラッシュメモリ1またはRAM5内の
フラッシュメモリ書き込み処理プログラムが起動され
る。その結果、そのプログラムに従って動作するCPU
2の制御により、コントローラ4が信号cを発生させ、
モードレジスタ3内の第1のレジスタ(書き換え用レジ
スタ)7にフラグをセットする(S2)。しかし、この
時点ではまだ第2のレジスタ8はセットされないのでモ
ードレジスタ3の出力dは読み出しモード(Low レベ
ル)を示している。続いて、CPU2は、上記書き込み
処理プログラムに従ってメニューなどを表示させ、それ
によって利用者に書き込みモードへの切り替え指示を求
める。その結果、利用者が書き込みモードへの切り替え
を指示すると、CPU2はソフトリセット信号aを出力
する(S3)。これによりCPU2がリセットされ、ま
た、D入力がHighレベルになっている第2のレジスタ8
がセットされる。つまり、モードレジスタ3は書き込み
モードを示すようになる。
【0009】CPU2がリセットされ、再び立ち上がる
と、例えばBIOSプログラムがCPU2によりフラッ
シュメモリ1からRAM5にロードされ(S4)、ここ
からは上記BIOSプログラムに従った動作が実行され
る。つまり、まず、CPU2は、BIOSプログラムに
従って、モードレジスタ3が書き込みモードを示してい
るか否かをコントローラ4を介して判定する(S5)。
そして、この場合は書き込みモードを示しているので
(S5でYes)、コントローラ4を制御して書き込み
電圧Vpp をフラッシュメモリ1へ供給させるとともに、
フラッシュメモリ1内のBIOSプログラムを書き換え
る処理を実行する(S6)。つまり、フロッピーディス
ク装置6内のフロッピーなどから供給された新BIOS
プログラムをRAM5にロードし、その新BIOSをフ
ラッシュメモリ1にコピーする。続いて、必要ならば利
用者はシステムリセットを行い(S7)、新プログラム
による動作を実行させる。つまり、システムリセットス
イッチを押すか、または、この情報機器の電源を一旦切
った後、再び電源を投入することによりシステムリセッ
ト信号bを発生させる。すると、ステップ4の動作が再
び実行され、今度はシステムリセット信号bによりリセ
ットされてモードレジスタ3は読み取りモードを示して
いるので(S5でNo)、新BIOSプログラムによっ
た通常の立ち上げ処理(初期化や基本的なハードウェア
動作)が実行される(S8)。
と、例えばBIOSプログラムがCPU2によりフラッ
シュメモリ1からRAM5にロードされ(S4)、ここ
からは上記BIOSプログラムに従った動作が実行され
る。つまり、まず、CPU2は、BIOSプログラムに
従って、モードレジスタ3が書き込みモードを示してい
るか否かをコントローラ4を介して判定する(S5)。
そして、この場合は書き込みモードを示しているので
(S5でYes)、コントローラ4を制御して書き込み
電圧Vpp をフラッシュメモリ1へ供給させるとともに、
フラッシュメモリ1内のBIOSプログラムを書き換え
る処理を実行する(S6)。つまり、フロッピーディス
ク装置6内のフロッピーなどから供給された新BIOS
プログラムをRAM5にロードし、その新BIOSをフ
ラッシュメモリ1にコピーする。続いて、必要ならば利
用者はシステムリセットを行い(S7)、新プログラム
による動作を実行させる。つまり、システムリセットス
イッチを押すか、または、この情報機器の電源を一旦切
った後、再び電源を投入することによりシステムリセッ
ト信号bを発生させる。すると、ステップ4の動作が再
び実行され、今度はシステムリセット信号bによりリセ
ットされてモードレジスタ3は読み取りモードを示して
いるので(S5でNo)、新BIOSプログラムによっ
た通常の立ち上げ処理(初期化や基本的なハードウェア
動作)が実行される(S8)。
【0010】このように、第1の実施の形態によれば、
不揮発性メモリの内容を書き換えるには、利用者の指示
(操作)を2回必要とするので、CPUの暴走や誤操作
によって不揮発性メモリの内容が書き換えられてしまう
ということがなくなる。また、上記の利用者の指示は操
作部により行うことができるので、書き換えのために筐
体を開けねばならないというような面倒な作業がなくな
る。また、新プログラムに書き換えるためには、その供
給源として着脱可能な記憶媒体をセットせねばならない
ので、そのような点からも誤って不揮発性メモリの内容
が破壊されてしまうのを防止できる。なお、上記におい
て、新プログラムを供給するための記憶媒体としては、
フロッピー以外に、ICカード(メモリカード)やCD
- ROMなどの着脱可能な記憶媒体も使用可能である。
不揮発性メモリの内容を書き換えるには、利用者の指示
(操作)を2回必要とするので、CPUの暴走や誤操作
によって不揮発性メモリの内容が書き換えられてしまう
ということがなくなる。また、上記の利用者の指示は操
作部により行うことができるので、書き換えのために筐
体を開けねばならないというような面倒な作業がなくな
る。また、新プログラムに書き換えるためには、その供
給源として着脱可能な記憶媒体をセットせねばならない
ので、そのような点からも誤って不揮発性メモリの内容
が破壊されてしまうのを防止できる。なお、上記におい
て、新プログラムを供給するための記憶媒体としては、
フロッピー以外に、ICカード(メモリカード)やCD
- ROMなどの着脱可能な記憶媒体も使用可能である。
【0011】図4は、本発明の第2の実施の形態を示す
情報機器のファイル構成図である。図示するように、こ
の実施の形態では、フラッシュメモリ1内の書き換えら
れるデータがBIOSプログラムであるとき、供給され
る新BIOSプログラムのファイルのヘッダ部にその旨
を示す情報Aを付加したデータ構成になっている。そし
て、図2に示した動作がBIOSプログラムの書き換え
である場合、ステップ6に示した書き換え処理時、書き
換えに先立って上記ヘッダ部にBIOSプログラムであ
ることを示す情報Aが付加されているか否かを判定し、
付加されているときのみ書き換えを実行する。したがっ
て第2の実施の形態によれば、フラッシュメモリ1内の
BIOSプログラムがBIOSプログラムでないデータ
に書き換えられるのを防止することができる。以上、不
揮発性メモリがフラッシュメモリの場合について説明し
たが、不揮発性メモリはフラッシュメモリだけに限定さ
れない。
情報機器のファイル構成図である。図示するように、こ
の実施の形態では、フラッシュメモリ1内の書き換えら
れるデータがBIOSプログラムであるとき、供給され
る新BIOSプログラムのファイルのヘッダ部にその旨
を示す情報Aを付加したデータ構成になっている。そし
て、図2に示した動作がBIOSプログラムの書き換え
である場合、ステップ6に示した書き換え処理時、書き
換えに先立って上記ヘッダ部にBIOSプログラムであ
ることを示す情報Aが付加されているか否かを判定し、
付加されているときのみ書き換えを実行する。したがっ
て第2の実施の形態によれば、フラッシュメモリ1内の
BIOSプログラムがBIOSプログラムでないデータ
に書き換えられるのを防止することができる。以上、不
揮発性メモリがフラッシュメモリの場合について説明し
たが、不揮発性メモリはフラッシュメモリだけに限定さ
れない。
【0012】
【発明の効果】以上説明したように、本発明は以下のよ
うな顕著な効果を奏する。請求項1に記載の発明では、
簡単な操作で不揮発性メモリへの書き込み処理を開始さ
せることができ、且つ、書き込みモードへの切り替えを
指示することによってはじめて、不揮発性メモリへの書
き込みを行うようにすることができるので、不揮発性メ
モリの内容がCPUの暴走や誤操作などによって破壊さ
れるのを防止でき、且つ簡単な操作で不揮発性メモリの
内容を書き換えることができる。また、請求項2に記載
の発明では、不揮発性メモリにフラッシュメモリを使用
した場合において請求項1の効果が得られる。また、請
求項3に記載の発明では、請求項1、2の効果に加え、
不揮発性メモり内のプログラムを書き換える際、書き換
え部分の新プログラムが着脱可能な記憶媒体からロード
されるので、書き換えの際は利用者が記憶媒体をセット
するという操作が加わり、したがって、不揮発性メモリ
の内容が破壊されるという問題がさらに効果的に解消さ
れる。また、請求項4に記載の発明では、請求項1〜3
の効果に加え、書き換え部分の新プログラムがBIOS
であるとき、その旨を示す情報が上記新プログラムに付
加されるので、誤って、BIOSでないプログラムでB
IOSを書き換えてしまうということがなくなるという
効果が得られる。
うな顕著な効果を奏する。請求項1に記載の発明では、
簡単な操作で不揮発性メモリへの書き込み処理を開始さ
せることができ、且つ、書き込みモードへの切り替えを
指示することによってはじめて、不揮発性メモリへの書
き込みを行うようにすることができるので、不揮発性メ
モリの内容がCPUの暴走や誤操作などによって破壊さ
れるのを防止でき、且つ簡単な操作で不揮発性メモリの
内容を書き換えることができる。また、請求項2に記載
の発明では、不揮発性メモリにフラッシュメモリを使用
した場合において請求項1の効果が得られる。また、請
求項3に記載の発明では、請求項1、2の効果に加え、
不揮発性メモり内のプログラムを書き換える際、書き換
え部分の新プログラムが着脱可能な記憶媒体からロード
されるので、書き換えの際は利用者が記憶媒体をセット
するという操作が加わり、したがって、不揮発性メモリ
の内容が破壊されるという問題がさらに効果的に解消さ
れる。また、請求項4に記載の発明では、請求項1〜3
の効果に加え、書き換え部分の新プログラムがBIOS
であるとき、その旨を示す情報が上記新プログラムに付
加されるので、誤って、BIOSでないプログラムでB
IOSを書き換えてしまうということがなくなるという
効果が得られる。
【図1】(a)は本発明の書き換え方式を実施する情報
機器の第1の実施の形態を示すブロック図、(b)は
(a)に示すモードレジスタの詳細回路図である。
機器の第1の実施の形態を示すブロック図、(b)は
(a)に示すモードレジスタの詳細回路図である。
【図2】本発明の第1の実施の形態における情報機器の
動作フロー図である。
動作フロー図である。
【図3】本発明の第2の実施の形態の情報機器で実施さ
れるファイル構成図である。
れるファイル構成図である。
【図4】従来の技術の一例を示す情報機器の要部ブロッ
ク図である。
ク図である。
1 フラッシュメモリ(不揮発性メモリ)、2 CP
U、3 モードレジスタ、4 コントローラ(書込み装
置)、5 RAM、6 フロッピーディスク装置、
7 第1のレジスタ、8 第2のレジスタ。
U、3 モードレジスタ、4 コントローラ(書込み装
置)、5 RAM、6 フロッピーディスク装置、
7 第1のレジスタ、8 第2のレジスタ。
Claims (4)
- 【請求項1】 読み出しモードおよび書き込みモードを
備えた不揮発性メモリへの書き込み方式において、 不揮発性メモリへの書き込み処理を開始させる書き込み
起動手段と、 書き込みモードに設定することを指示する指示手段と、 内部にフラグをセットしておくレジスタを有し、上記書
き込み起動手段により開始された書き込み処理過程のな
かで上記フラグが上記レジスタにセットされた状態のと
きに上記指示手段により書き込みモードが指示された場
合のみ出力を書き込みモード状態にするモードレジスタ
と、 上記書込み起動手段により書き込み処理が開始されてい
るときに上記モードレジスタが書き込みモード状態であ
ることを検出すると、上記不揮発性メモリへ書き込み電
圧を供給し、不揮発性メモリへの書き込みを行う書き込
み手段と、を備えたことを特徴とする不揮発性メモリへ
の書き込み方式。 - 【請求項2】 請求項1に記載の不揮発性メモリへの書
き込み方式において、上記不揮発性メモリにフラッシュ
メモリを使用したことを特徴とする不揮発性メモリへの
書き込み方式。 - 【請求項3】 請求項1又は2に記載の不揮発性メモリ
への書き込み方式において、不揮発性メモリ内のプログ
ラムを書き換える際、書き換え部分の新プログラムを着
脱可能な記憶媒体からロードするように構成したことを
特徴とする不揮発性メモリへの書き込み方式。 - 【請求項4】 請求項1〜3の何れかに記載の不揮発性
メモリへの書き込み方式において、書き換え部分の新プ
ログラムがBIOSであるとき、その旨を示す情報を上
記新プログラムに付加するように構成したことを特徴と
する不揮発性メモリへの書き込み方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9200926A JPH1131104A (ja) | 1997-07-10 | 1997-07-10 | 不揮発性メモリへの書き込み方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9200926A JPH1131104A (ja) | 1997-07-10 | 1997-07-10 | 不揮発性メモリへの書き込み方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1131104A true JPH1131104A (ja) | 1999-02-02 |
Family
ID=16432587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9200926A Pending JPH1131104A (ja) | 1997-07-10 | 1997-07-10 | 不揮発性メモリへの書き込み方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1131104A (ja) |
-
1997
- 1997-07-10 JP JP9200926A patent/JPH1131104A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0315212B2 (ja) | ||
| JP3056131B2 (ja) | システムのリセット方式 | |
| KR100223844B1 (ko) | 옵션 자동 설정 회로 | |
| KR100310486B1 (ko) | 마이크로컴퓨터 | |
| JP3987244B2 (ja) | 電子機器 | |
| JPH1131104A (ja) | 不揮発性メモリへの書き込み方式 | |
| JPS59107491A (ja) | Icカ−ド | |
| US20020157036A1 (en) | Portable device | |
| JP2005128613A (ja) | 画像形成装置 | |
| JPH09231065A (ja) | プログラム変更可能な電子制御装置 | |
| JP2000276347A (ja) | 携帯電子機器 | |
| JPH04243427A (ja) | 情報処理システム | |
| JP3066063U (ja) | 回復能力を有するフラッシュメモリ | |
| JPH06149682A (ja) | メモリデータ保護回路 | |
| JP3405239B2 (ja) | 初期値設定変更装置 | |
| JPH04276838A (ja) | メモリ内蔵cpu装置 | |
| CN120215962A (zh) | 用于处理电源开启设定的系统及方法 | |
| JPH11272642A (ja) | 1チップマイクロコンピュータ及び起動アドレス設定方法 | |
| JP2004038374A (ja) | ブートシステム | |
| JPH07193860A (ja) | プログラムメモリを有した携帯端末装置 | |
| JPH1011357A (ja) | データ書き込み装置 | |
| JPH11149407A (ja) | メモリシステムおよび外部不揮発メモリの使用方法 | |
| JPS61281351A (ja) | Prom内蔵小型情報処理機器 | |
| JP2000207066A (ja) | マイクロコンピュ―タの立上方法及び立上システム | |
| JPH05241847A (ja) | 情報処理装置 |