JPH11312356A - 信号処理装置の電源供給方法、信号処理装置、制御装置及びディスク装置 - Google Patents

信号処理装置の電源供給方法、信号処理装置、制御装置及びディスク装置

Info

Publication number
JPH11312356A
JPH11312356A JP10118829A JP11882998A JPH11312356A JP H11312356 A JPH11312356 A JP H11312356A JP 10118829 A JP10118829 A JP 10118829A JP 11882998 A JP11882998 A JP 11882998A JP H11312356 A JPH11312356 A JP H11312356A
Authority
JP
Japan
Prior art keywords
circuit
signal processing
read
write
servo
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10118829A
Other languages
English (en)
Other versions
JPH11312356A5 (ja
Inventor
Hiroko Haraguchi
裕子 原口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu VLSI Ltd
Fujitsu Ltd
Original Assignee
Fujitsu VLSI Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu VLSI Ltd, Fujitsu Ltd filed Critical Fujitsu VLSI Ltd
Priority to JP10118829A priority Critical patent/JPH11312356A/ja
Priority to US09/169,445 priority patent/US6292322B1/en
Priority to TW087116909A priority patent/TW409242B/zh
Priority to KR1019980044956A priority patent/KR100279879B1/ko
Publication of JPH11312356A publication Critical patent/JPH11312356A/ja
Publication of JPH11312356A5 publication Critical patent/JPH11312356A5/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3268—Power saving in hard disk drive
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10037—A/D conversion, D/A conversion, sampling, slicing and digital quantisation or adjusting parameters thereof
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3221—Monitoring of peripheral devices of disk drive devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
    • G11B19/02—Control of operating function, e.g. switching from recording to reproducing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10222—Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation
    • G11B20/1024—Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation wherein a phase-locked loop [PLL] is used
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B2020/10935—Digital recording or reproducing wherein a time constraint must be met
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/20—Disc-shaped record carriers
    • G11B2220/25—Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
    • G11B2220/2508—Magnetic discs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B33/00—Constructional parts, details or accessories not provided for in the other groups of this subclass
    • G11B33/12—Disposition of constructional parts in the apparatus, e.g. of power supply, of modules
    • G11B33/121—Disposition of constructional parts in the apparatus, e.g. of power supply, of modules the apparatus comprising a single recording/reproducing device
    • G11B33/122—Arrangements for providing electrical connections, e.g. connectors, cables, switches
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Moving Of The Head To Find And Align With The Track (AREA)
  • Digital Magnetic Recording (AREA)
  • Power Sources (AREA)

Abstract

(57)【要約】 【課題】 高速化を保持しつつ消費電力のさらなる低減
を図ることができる信号処理装置を提供することにあ
る。 【解決手段】 リード処理動作、ライト処理動作又はサ
ーボ期間中において、信号処理装置１１の各回路２１〜
３３について、その立ち上がり時間以上の動作停止期間
が存在するとき、当該回路２１〜３３はその動作停止期
間中、電源制御回路３４に設けた対応するゲート回路Ｇ
１〜Ｇ１３がオフされてその電源の供給が遮断される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、信号処理装置の電
源供給方法、信号処理装置及びディスク装置に係り、詳
しくはディスク装置に備えられた信号処理装置の低消費
電力化に関するものである。
【０００２】磁気ディスク等に対してデータ（信号）の
記録・再生を行うためのデータ（信号）処理装置では高
速に動作してデータ（信号）を高速処理することがより
強く求められている。この高速処理のためのＣＰＵが提
供されている。これに伴い処理装置では消費電力が増大
する。その結果、高速処理を保持しつつ消費電力の低減
が望まれている。
【０００３】
【従来の技術】磁気ディスク装置には、ドライブヘッド
にて読み出された磁気ディスクに記録されたデータを信
号処理したり、反対に磁気ディスクに書き込むデータを
信号処理するための信号処理装置が設けられている。
【０００４】この信号処理装置は１チップの半導体集積
回路装置にて構成されている。近年、磁気ディスク装置
においては高速化を図るために、信号処理装置の高速化
が進みそれに伴って消費電力が増大している。そこで、
消費電力の低減を図るために、種々の提案がなされてい
る。
【０００５】例えば、特開平３−１２２８６５号公報で
は、リード及びライト命令のない時（粗サーボの時）
に、信号処理装置の電源を遮断し、リード及びライト命
令に入る間際にあるファインサーボ区間に入ると同時に
信号処理装置に電源を供給して、消費電力の低減を図る
ようにしたものが提案されている。
【０００６】又、電源の供給遮断についてその他の信号
処理装置としては、その装置内の各モジュール毎に電源
をオン・オフさせる回路を設けたものが提案されてい
る。
【０００７】
【発明が解決しようとする課題】しかしながら、特開平
３−１２２８６５号公報の信号処理装置では、リード及
びライト命令のない時（粗サーボの時）にしか電源を遮
断することができないため、消費電力の低減を図る上で
あまり効果はなかった。
【０００８】又、その装置内の各モジュール毎に電源を
オン・オフさせる回路を設けたものについて、アナログ
モジュールは、電力消費が大きく、一旦電源を落とすと
立ち上げまでに時間を要する。その結果、立ち上げのタ
イムロスを発生させないために、アナログモジュール等
の立ち上がり時間を有するものについては電源を遮断す
ることができず、その分だけ消費電力の低減を図ること
ができない。
【０００９】本発明は、高速化を保持しつつさらなる消
費電力の低減を図ることができる信号処理装置の電源供
給方法、信号処理装置及びディスク装置を提供すること
にある。
【００１０】
【課題を解決するための手段】請求項１に記載の発明
は、リード処理動作においてドライブヘッドにて読み取
られたリード信号からユーザデータを抽出するためにリ
ード信号を信号処理するためのリード用信号処理回路部
と、ライト処理動作においてライトデータをドライブヘ
ッドにて書き込むためにそのライトデータをライト信号
に信号処理するためのライト用信号処理回路部と、サー
ボ期間において前記リード信号からサーボ情報を抽出す
るためにリード信号を信号処理するためのサーボ用信号
処理回路部とを備えた信号処理装置の電源供給方法であ
って、リード用信号処理回路部を構成する各回路、ライ
ト用信号処理回路部を構成する各回路及びサーボ用信号
処理回路部を構成する各回路の少なくとも１つの信号処
理回路部の各回路について、それぞれ電源投入し安定動
作するまでの立ち上がり時間を予め求め、その立ち上が
り時間を超える動作停止期間が回路に存在するとき、当
該回路に対してその動作停止期間中その電源の供給を遮
断するようにした。
【００１１】請求項２に記載の発明は、請求項１に記載
の信号処理装置の電源供給方法であって、リード用信号
処理回路部を構成する各回路は、オートゲインコントロ
ールアンプ、アナログフィルタ、Ａ／Ｄ変換回路、リー
ド系デジタル信号処理部、及び、Ｄ／Ａ変換回路であ
り、ライト処理動作中及びサーボ期間中の少なくともい
ずれか一方の動作中において、その立ち上がり時間を超
える動作停止期間が前記回路に存在するとき、当該回路
に対してその動作停止期間中その電源の供給を遮断する
ようにした。
【００１２】請求項３に記載の発明は、請求項１に記載
の信号処理装置の電源供給方法であって、ライト用信号
処理回路部を構成する各回路は、ライトドライバ、プリ
コンペセイト、及び、ライト系デジタル信号処理部であ
り、リード処理動作中及びサーボ期間中の少なくともい
ずれか一方の動作中において、その立ち上がり時間を超
える動作停止期間が前記回路に存在するとき、当該回路
に対してその動作停止期間中その電源の供給を遮断する
ようにした。
【００１３】請求項４に記載の発明は、請求項１に記載
の信号処理装置の電源供給方法であって、サーボ用信号
処理回路部を構成する各回路は、サーボ情報抽出回路及
びサーボＰＬＬであり、リード処理動作中及びライト動
作中の少なくともいずれか一方の動作中において、その
立ち上がり時間を超える動作停止期間が前記回路に存在
するとき、当該回路に対してその動作停止期間中その電
源の供給を遮断するようにした。
【００１４】請求項５に記載の発明は、請求項１乃至４
のいずれか１に記載の信号処理装置の電源供給方法であ
って、前記信号処理装置が行う数サイクル先のリード処
理動作又はライト処理動作を先読みした情報に基づいて
その立ち上がり時間を超える動作停止期間が存在する回
路を求め、前記サーボ情報に基づいて電源の供給を遮断
するタイミングを決定するようにした。
【００１５】請求項６に記載の発明は、請求項５に記載
の信号処理装置の電源供給方法であって、前記信号処理
装置が行う数サイクル先のリード処理動作又はライト処
理動作を先読みした情報に基づいてその立ち上がり時間
を超える動作停止期間が存在する回路を求める場合、同
じ処理動作が連続する数に基づいて電源の供給を遮断す
る回路を求めるようにした。
【００１６】請求項７に記載の発明は、請求項１乃至６
のいずれか１に記載の信号処理装置の電源供給方法であ
って、前記信号処理装置には、前記各回路に対して電源
を供給制御するゲート回路をそれぞれ設けた電源制御回
路が備えられ、そのゲート回路をオフさせて回路への電
源の供給を遮断させるようにした。
【００１７】請求項８に記載の発明は、請求項１乃至７
のいずれか１に記載の信号処理装置の電源供給方法であ
って、信号処理装置は１チップの半導体集積回路装置で
ある。
【００１８】請求項９に記載の発明は、リード処理動作
においてドライブヘッドにて読み取られたリード信号か
らユーザデータを抽出するためにリード信号を信号処理
するためのリード用信号処理回路部と、ライト処理動作
においてライトデータをドライブヘッドにて書き込むた
めにそのライトデータをライト信号に信号処理するため
のライト用信号処理回路部と、サーボ期間において前記
リード信号からサーボ情報を抽出するためにリード信号
を信号処理するためのサーボ用信号処理回路部とを備え
た信号処理装置であって、リード用信号処理回路部を構
成する各回路、ライト用信号処理回路部を構成する各回
路及びサーボ用信号処理回路部を構成する各回路の少な
くとも１つの信号処理回路部の各回路に対してそれぞれ
電源を供給制御するゲート回路をそれぞれ設けた電源制
御回路を備えた。
【００１９】請求項１０に記載の発明は、請求項９に記
載の信号処理装置であって、前記信号処理装置は１チッ
プの半導体集積回路装置である。請求項１１に記載の発
明は、リード処理動作においてドライブヘッドにて読み
取られたリード信号からユーザデータを抽出するために
リード信号を信号処理するためのリード用信号処理回路
部と、ライト処理動作においてライトデータをドライブ
ヘッドにて書き込むためにそのライトデータをライト信
号に信号処理するためのライト用信号処理回路部と、サ
ーボ期間において前記リード信号からサーボ情報を抽出
するためにリード信号を信号処理するためのサーボ用信
号処理回路部とを備えた信号処理装置を制御する制御装
置であって、外部装置からのリード情報又はライト情報
に基づいて前記信号処理装置が行う数サイクル先のリー
ド処理動作又はライト処理動作を先読みした情報を演算
し、前記リード用信号処理回路部を構成する各回路、ラ
イト用信号処理回路部を構成する各回路及びサーボ用信
号処理回路部を構成する各回路の少なくとも１つの信号
処理回路部の各回路について、それぞれ電源投入し安定
動作するまでの立ち上がり時間と前記先読みした情報に
基づいてその立ち上がり時間を超える動作停止期間が存
在する回路を求め、前記信号処理装置からのサーボ情報
に基づいて電源の供給を遮断するタイミングを決定し、
当該回路に対して電源の供給を遮断するようにした。
【００２０】請求項１２に記載の発明は、請求項１に記
載の制御装置であって、前記制御装置は１チップの半導
体集積回路装置である。請求項１３に記載の発明は、リ
ード処理動作においてドライブヘッドにて読み取られた
リード信号からユーザデータを抽出するためにリード信
号を信号処理するためのリード用信号処理回路部と、ラ
イト処理動作においてライトデータをドライブヘッドに
て書き込むためにそのライトデータをライト信号に信号
処理するためのライト用信号処理回路部と、サーボ期間
において前記リード信号からサーボサーボ情報を抽出す
るためにリード信号を信号処理するためのサーボ用信号
処理回路部とを備えた信号処理装置と、外部装置からの
リード情報又はライト情報に基づいて前記信号処理装置
が行う数サイクル先のリード処理動作又はライト処理動
作を先読みした情報を演算し、前記リード用信号処理回
路部を構成する各回路、ライト用信号処理回路部を構成
する各回路及びサーボ用信号処理回路部を構成する各回
路の少なくとも１つの信号処理回路部の各回路につい
て、それぞれ電源投入し安定動作するまでの立ち上がり
時間と前記先読みした情報に基づいてその立ち上がり時
間を超える動作停止期間が存在する回路を求め、前記信
号処理装置からのサーボ情報に基づいて電源の供給を遮
断するタイミングを決定し、当該回路に対して電源の供
給を遮断する制御装置とを備えたディスク装置をその要
旨とする。
【００２１】請求項１４に記載の発明は、請求項１３に
記載のディスク装置であって、前記信号処理装置及び制
御装置はそれぞれ１チップの半導体集積回路装置であ
る。 （作用）請求項１に記載の発明によれば、信号処理回路
部の各回路について、その立ち上がり時間を超える動作
停止期間が存在するとき、当該回路はその動作停止期間
中その電源の供給が遮断される。従って、信号処理装置
はその処理回路部の回路に対して信号処理動作に支障を
きたすことがない時間だけ電源の供給が遮断される。そ
の結果、信号処理装置について高速化を保持しつつ消費
電力の低減を図ることができる。
【００２２】請求項２に記載の発明によれば、ライト処
理動作中及びサーボ期間中の少なくともいずれか一方の
動作中において、リード用信号処理回路部を構成するオ
ートゲインコントロールアンプ、アナログフィルタ、Ａ
／Ｄ変換回路、リード系デジタル信号処理部、及び、Ｄ
／Ａ変換回路について、その立ち上がり時間を超える動
作停止期間が存在するとき、当該回路は動作停止期間中
その電源の供給が遮断される。従って、リード処理動作
中及びライト動作中の少なくともいずれか一方の動作中
において、信号処理装置はその処理回路部の回路に対し
て信号処理動作に支障をきたすことがない時間だけ電源
の供給が遮断される。その結果、信号処理装置について
高速化を保持しつつ消費電力の低減を図ることができ
る。
【００２３】請求項３に記載の発明によれば、リード処
理動作中及びサーボ期間中の少なくともいずれか一方の
動作中において、ライト用信号処理回路部を構成するラ
イトドライバ、プリコンペセイト、及び、ライト系デジ
タル信号処理部について、その立ち上がり時間を超える
動作停止期間が存在するとき、当該回路は動作停止期間
中その電源の供給が遮断される。従って、リード処理動
作中及びサーボ期間中の少なくともいずれか一方の動作
中において、信号処理装置はその処理回路部の回路に対
して信号処理動作に支障をきたすことがない時間だけ電
源の供給が遮断される。その結果、信号処理装置につい
て高速化を保持しつつ消費電力の低減を図ることができ
る。
【００２４】請求項４に記載の発明によれば、リード処
理動作中及びライト動作中の少なくともいずれか一方の
動作中において、サーボ用信号処理回路部を構成するサ
ーボ情報抽出回路及びサーボＰＬＬについて、その立ち
上がり時間を超える動作停止期間が存在するとき、当該
回路は動作停止期間中その電源の供給が遮断される。従
って、リード処理動作中及びライト処理動作中の少なく
ともいずれか一方の動作中において、信号処理装置はそ
の処理回路部の回路に対して信号処理動作に支障をきた
すことがない時間だけ電源の供給が遮断される。その結
果、信号処理装置について高速化を保持しつつ消費電力
の低減を図ることができる。
【００２５】請求項５に記載の発明によれば、信号処理
回路部を構成する各回路について、その立ち上がり時間
を超える動作停止期間が存在する判断は、信号処理装置
が行う数サイクル先のリード処理動作又はライト処理動
作を先読みした情報に基づいて求められ、電源の供給を
遮断するタイミングはサーボ情報に基づいて決定され
る。従って、信号処理装置はその処理回路部の回路に対
して信号処理動作に支障をきたすことがない時間だけ電
源の供給が遮断される。その結果、信号処理装置につい
て高速化を保持しつつ消費電力の低減を図ることができ
る。
【００２６】請求項６に記載の発明によれば、信号処理
回路部を構成する各回路について、その立ち上がり時間
を超える動作停止期間が存在する判断は、同じ処理動作
が連続する数に基づいて電源の供給を遮断する回路を求
めるようにした。従って、信号処理装置はその処理回路
部の回路に対して信号処理動作に支障をきたすことがな
い時間だけ電源の供給が遮断される。その結果、信号処
理装置について高速化を保持しつつ消費電力の低減を図
ることができる。
【００２７】請求項７に記載の発明によれば、電源制御
回路の各ゲート回路により各回路は電源の供給を遮断さ
れる。請求項８に記載の発明によれば、電源供給方法に
使用される信号処理装置は１チップの半導体集積回路装
置である。半導体集積回路装置の消費電力は低減され
る。
【００２８】請求項９に記載の発明によれば、電源制御
回路の各ゲート回路により各回路は電源の供給を遮断さ
れる。従って、信号処理装置に設けた処理回路部の各回
路に対して信号処理動作に支障をきたすことがない時間
だけ電源供給の制御が可能となる。その結果、信号処理
装置について高速化を保持しつつ消費電力の低減を図る
ことができる。
【００２９】請求項１０に記載の発明によれば、請求項
９に記載の信号処理装置は１チップの半導体集積回路装
置である。従って、半導体集積回路装置の消費電力は低
減される。
【００３０】請求項１１に記載の発明によれば、制御装
置は数サイクル先のリード処理動作又はライト処理動作
を先読みした情報に基づいて信号処理回路部を構成する
各回路について、その立ち上がり時間を超える動作停止
期間が存在する回路を求め、サーボ情報に基づいて電源
の供給を遮断するタイミングを決定して当該回路に対し
て電源の供給を遮断するようにした。従って、制御装置
は、信号処理装置に設けた処理回路部の各回路に対して
信号処理動作に支障をきたすことがない時間だけ電源供
給の制御が可能となる。その結果、信号処理装置につい
て高速化を保持しつつ消費電力の低減を図ることができ
る。
【００３１】請求項１２に記載の発明によれば、請求項
１に記載の制御装置は１チップの半導体集積回路装置で
ある。従って、半導体集積回路装置の消費電力は低減さ
れる。
【００３２】請求項１３に記載の発明によれば、制御装
置は数サイクル先のリード処理動作又はライト処理動作
を先読みした情報に基づいて信号処理装置の信号処理回
路部を構成する各回路について、その立ち上がり時間を
超える動作停止期間が存在する回路を求め、サーボ情報
に基づいて電源の供給を遮断するタイミングを決定して
当該回路に対して電源の供給を遮断する。従って、制御
装置は、信号処理装置の処理回路部の各回路に対して信
号処理動作に支障をきたすことがない時間だけ電源の供
給を遮断することができる。その結果、ディスク装置は
信号処理装置について高速化を保持しつつ消費電力の低
減を図ることができる。
【００３３】請求項１４に記載の発明によれば、請求項
１３に記載のディスク装置の信号処理装置及び制御装置
はそれぞれ１チップの半導体集積回路装置である。従っ
て、半導体集積回路装置の消費電力は低減される。
【００３４】
【発明の実施の形態】以下、本発明を具体化した磁気デ
ィスク装置について説明する。図１は磁気ディスク装置
１０を説明するための要部システムブロツク図である。
図１において、磁気ディスク装置１０は、信号処理装置
１１、ハードディスクコントローラ（以下、ＨＤＣとい
う。ＨＤＣ；Hard Disk Controller）１２、デジタルシ
グナルプロセッサ（以下、ＤＳＰという。ＤＳＰ；Digi
tal Signal Processor）１３、制御装置としのマイクロ
コントローラユニット（以下、ＭＣＵという。ＭＣＵ；
Micro Controller Unit ）１４を備えている。そして、
本実施形態では、信号処理装置１１、ＨＤＣ１２、ＤＳ
Ｐ１３及びＭＣＵ１４は、それぞれ１チップの半導体集
積回路装置にて形成されている。
【００３５】１チップの半導体集積回路装置よりなる信
号処理装置１１はドライブヘッド１５を介して図示しな
い記録媒体としての磁気ディスクから読み出されたリー
ド信号を外部装置１６に出力するために信号処理すると
ともに、ドライブヘッド１５を介して磁気ディスクに書
き込むための外部装置１６からのライトデータを信号処
理する。又、信号処理装置１１はその時々のドライブヘ
ッド１５のサーボ情報（位置情報）を磁気ディスクから
読み出しＨＤＣ１２及びＭＣＵ１４に出力する。
【００３６】図２は、信号処理装置１１の構成を説明す
るための電気ブロック回路である。図２において、オー
トゲインコントロールアンプ（以下、ＡＧＣという）２
１は、ドライブヘッド１５から読み出されたリード信号
を増幅し、アナログフィルタ２２に出力する。アナログ
フィルタ２２は、増幅されたリード信号に含まれる不要
な周波数成分を除去し、その除去したリード信号をＡ／
Ｄ変換回路（以下、ＡＤＣという）２３に出力する。Ａ
ＤＣ２３はフィルタ２３からのリード信号をアナログ信
号として取り扱いデジタル値に変換する。ＡＤＣ２３に
てデジタル変換されたリード信号はリード系デジタル信
号処理部２４に構成された複合演算回路２５に出力され
る。複合演算回路２５は、リード信号を２値化するとと
もに、リード信号のレベル及び位相を検出する。
【００３７】そして、複合演算回路２５にて２値化され
たリード信号は、リード系デジタル信号処理部２４内の
各内部回路にて信号処理されパラレル信号になって前記
ＨＤＣ１２に出力される。ＨＤＣ１２は、このリード信
号に基づいてユーザデータを抽出する。
【００３８】複合演算回路２５が検出したリード信号の
レベル信号は、Ｄ／Ａ変換回路（以下、ＩＤＡＣとい
う）２６にてアナログ変換され、前記ＡＧＣ２１の増幅
率を制御する。又、前記ＡＧＣ２１の増幅率は、アナロ
グフィルタ２２からＡＤＣ２３に出力されるリード信号
に基づいて制御される。
【００３９】サーボ情報抽出回路（以下、ＳＥＲＶＯ）
２７は、ＡＤＣ２３にてデジタル変換されたリード信号
を入力する。ＳＥＲＶＯ２７はその入力したリード信号
がサーボ領域のリード信号であるとき、そのリード信号
に基づいてドライブヘッド１５のサーボ情報（位置情
報）を検出する。該サーボ情報はＨＤＣ１２及びＭＣＵ
１４に出力される。
【００４０】ＨＤＣ１２はこのサーボ情報（位置情報）
に基づいて書き込み又は読み出しのセクタとドライブヘ
ッド１５の相対位置を求める。一方、ＭＣＵ１４は、こ
のサーボ情報（位置情報）に基づいて信号処理装置１１
のリード処理動作、ライト処理動作及びサーボ期間等の
処理状況を判別するようになっている。
【００４１】ライト系デジタル処理部２８は、ＨＤＣ１
２からのパラレル信号からなる書き込みためのライトデ
ータを入力する。ライト系デジタル処理部２８は、ライ
トデータがシリアルデータに変換される前に各ビットの
「０」「１」が連続しないように所定の方式でそのデー
タの並び替え（スクランブル処理）をしたの後、その並
び替えした後のデータを所定の方式で符号化する。そし
て、ライト系デジタル処理部２８は符号化されたデータ
をシリアルデータに変換し、その変換したシリアルデー
タをプリコンペンセイト２９及びライトドライバ３０を
介してライト信号にしてドライブヘッド１５に出力す
る。そして、ライト信号に基づいて磁気ディスクにライ
トデータが符号化されて順次書き込まれる。
【００４２】信号処理装置１１は、シンセサイザＰＬＬ
３１、リードＰＬＬ３２及びサーボＰＬＬ３３を備えて
いる。シンセサイザＰＬＬ３１は、外部から基本クロッ
クを入力し、その基本クロックを所定の周波数に変換し
た基準クロックをリードＰＬＬ３２に出力する。リード
ＰＬＬは、その基準クロックと、リード系デジタル信号
処理部２４内の２値化されたリード信号（比較信号）を
入力し、位相及び周波数を調整してリード信号を読み込
むための同期信号を生成して前記したリード系デジタル
処理部２４等に出力する。又、シンセサイザＰＬＬ３１
から出力される基準クロックは、同期信号として前記し
たライト系デジタル処理部２８等にも出力される。
【００４３】サーボＰＬＬ３３は、外部からの基本クロ
ックを入力し、その基本クロックを所定の周波数に変換
したクロックをＳＥＲＶＯ２７に出力する。ＳＥＲＶＯ
２７は、クロックに同期して前記リード信号からサーボ
情報（位置情報）を検出する。
【００４４】信号処理装置１１は、電源制御回路３４を
備えている。電源制御回路３４は信号処理装置１１の前
記各回路２１〜３３に対して駆動電源の供給を制御する
第１〜第１３ゲート回路Ｇ１〜Ｇ１３が形成されてい
る。各ゲート回路Ｇ１〜Ｇ１３はＮチャネルＭＯＳトラ
ンジスタとＰチャネルＭＯＳトランジスタとから形成さ
れている。各ゲート回路Ｇ１〜Ｇ１３は、ＭＣＵ１４か
らの電源制御信号ＳＧ１〜ＳＧ１３に基づいてそれぞれ
オン・オフ制御される。
【００４５】第１ゲート回路Ｇ１は、電源制御信号ＳＧ
１に基づいてオン・オフ制御される。第１ゲート回路Ｇ
１は、一端が外部電源線Ｌ０に接続され、他端が配線Ｌ
１を介してＡＧＣ２１に接続されている。ＡＧＣ２１は
第１ゲート回路Ｇ１がオンのとき外部電源線Ｌ０から駆
動電源が供給され動作状態となり、第１ゲート回路Ｇ１
がオフのとき駆動電源が遮断され非動作状態となる。
【００４６】第２ゲート回路Ｇ２は、電源制御信号ＳＧ
２に基づいてオン・オフ制御される。第２ゲート回路Ｇ
２は、一端が外部電源線Ｌ０に接続され、他端が配線Ｌ
２を介してアナログフィルタ２２に接続されている。ア
ナログフィルタ２２は第２ゲート回路Ｇ２がオンのとき
外部電源線Ｌ０から駆動電源が供給され動作状態とな
り、第２ゲート回路Ｇ２がオフのとき駆動電源が遮断さ
れ非動作状態となる。
【００４７】第３ゲート回路Ｇ３は、電源制御信号ＳＧ
３に基づいてオン・オフ制御される。第３ゲート回路Ｇ
３は、一端が外部電源線Ｌ０に接続され、他端が配線Ｌ
３を介してＡＤＣ２３に接続されている。ＡＤＣ２３は
第３ゲート回路Ｇ３がオンのとき外部電源線Ｌ０から駆
動電源が供給され動作状態となり、第３ゲート回路Ｇ３
がオフのとき駆動電源が遮断され非動作状態となる。
【００４８】第４ゲート回路Ｇ４は、電源制御信号ＳＧ
４に基づいてオン・オフ制御される。第４ゲート回路Ｇ
４は、一端が外部電源線Ｌ０に接続され、他端が配線Ｌ
４を介してリード系デジタル処理部２４に接続されてい
る。リード系デジタル処理部２４は第４ゲート回路Ｇ４
がオンのとき外部電源線Ｌ０から駆動電源が供給され動
作状態となり、第４ゲート回路Ｇ４がオフのとき駆動電
源が遮断され非動作状態となる。
【００４９】第５ゲート回路Ｇ５は、電源制御信号ＳＧ
５に基づいてオン・オフ制御される。第５ゲート回路Ｇ
５は、一端が外部電源線Ｌ０に接続され、他端が配線Ｌ
５介してリード系デジタル処理部２４内の複合演算回路
２５に接続されている。複合演算回路２５は第５ゲート
回路Ｇ５がオンのとき外部電源線Ｌ０から駆動電源が供
給され動作状態となり、第５ゲート回路Ｇ５がオフのと
き駆動電源が遮断され非動作状態となる。
【００５０】第６ゲート回路Ｇ６は、電源制御信号ＳＧ
６に基づいてオン・オフ制御される。第６ゲート回路Ｇ
６は、一端が外部電源線Ｌ０に接続され、他端が配線Ｌ
６を介してＩＤＡＣ２６に接続されている。ＩＤＡＣ２
６は第６ゲート回路Ｇ６がオンのとき外部電源線Ｌ０か
ら駆動電源が供給され動作状態となり、第６ゲート回路
Ｇ６がオフのとき駆動電源が遮断され非動作状態とな
る。
【００５１】第７ゲート回路Ｇ７は、電源制御信号ＳＧ
７に基づいてオン・オフ制御される。第７ゲート回路Ｇ
７は、一端が外部電源線Ｌ０に接続され、他端が配線Ｌ
７を介してＳＥＲＶＯ２７に接続されている。ＳＥＲＶ
Ｏ２７は第７ゲート回路Ｇ７がオンのとき外部電源線Ｌ
０から駆動電源が供給され動作状態となり、第７ゲート
回路Ｇ７がオフのとき駆動電源が遮断され非動作状態と
なる。
【００５２】第８ゲート回路Ｇ８は、電源制御信号ＳＧ
８に基づいてオン・オフ制御される。第８ゲート回路Ｇ
８は、一端が外部電源線Ｌ０に接続され、他端が配線Ｌ
８を介してライト系デジタル処理部２８に接続されてい
る。ライト系デジタル処理部２８は第８ゲート回路Ｇ８
がオンのとき外部電源線Ｌ０から駆動電源が供給され動
作状態となり、第８ゲート回路Ｇ８がオフのとき駆動電
源が遮断され非動作状態となる。
【００５３】第９ゲート回路Ｇ９は、電源制御信号ＳＧ
９に基づいてオン・オフ制御される。第９ゲート回路Ｇ
９は、一端が外部電源線Ｌ０に接続され、他端が配線Ｌ
９を介してプリコンペイセイト２９に接続されている。
プリコンペイセイト２９は第９ゲート回路Ｇ９がオンの
とき外部電源線Ｌ０から駆動電源が供給され動作状態と
なり、第９ゲート回路Ｇ９がオフのとき駆動電源が遮断
され非動作状態となる。
【００５４】第１０ゲート回路Ｇ１０は、電源制御信号
ＳＧ１０に基づいてオン・オフ制御される。第１０ゲー
ト回路Ｇ１０は、一端が外部電源線Ｌ０に接続され、他
端が配線Ｌ１０介してライトドライバ３０に接続されて
いる。ライトドライバ３０は第１０ゲート回路Ｇ１０が
オンのとき外部電源線Ｌ０から駆動電源が供給され動作
状態となり、第１０ゲート回路Ｇ１０がオフのとき駆動
電源が遮断され非動作状態となる。
【００５５】第１１ゲート回路Ｇ１１は、電源制御信号
ＳＧ１１に基づいてオン・オフ制御される。第１１ゲー
ト回路Ｇ１１は、一端が外部電源線Ｌ０に接続され、他
端が配線Ｌ１１を介してシンセサイザＰＬＬ３１に接続
されている。シンセサイザＰＬＬ３１は第１１ゲート回
路Ｇ１１がオンのとき外部電源線Ｌ０から駆動電源が供
給され動作状態となり、第１１ゲート回路Ｇ１１がオフ
のとき駆動電源が遮断され非動作状態となる。
【００５６】第１２ゲート回路Ｇ１２は、電源制御信号
ＳＧ１２に基づいてオン・オフ制御される。第１２ゲー
ト回路Ｇ１２は、一端が外部電源線Ｌ０に接続され、他
端が配線Ｌ１２を介してリードＰＬＬ３２に接続されて
いる。リードＰＬＬ３２は第１２ゲート回路Ｇ１２がオ
ンのとき外部電源線Ｌ０から駆動電源が供給され動作状
態となり、第１２ゲート回路Ｇ１２がオフのとき駆動電
源が遮断され非動作状態となる。
【００５７】第１３ゲート回路Ｇ１３は、電源制御信号
ＳＧ１３に基づいてオン・オフ制御される。第１３ゲー
ト回路Ｇ１３は、一端が外部電源線Ｌ０に接続され、他
端が配線Ｌ１３を介してサーボＰＬＬ３３に接続されて
いる。サーボＰＬＬ３３は第１３ゲート回路Ｇ１３がオ
ンのとき外部電源線Ｌ０から駆動電源が供給され動作状
態となり、第１３ゲート回路Ｇ１３がオフのとき駆動電
源が遮断され非動作状態となる。
【００５８】従って、信号処理装置１１に形成した前記
各回路２１〜３３は、ＭＣＵ１４からの電源制御信号Ｓ
Ｇ１〜ＳＧ１３に基づいて駆動電源の供給が制御されて
動作状態と非動作状態の２つの状態が所定のタイミング
で制御されることになる。
【００５９】尚、前記外部電源線Ｌ０は磁気ディスク装
置１０に設けた図示しない電源装置に接続され、その電
源装置から駆動電源が印加されている。ＨＤＣ１２は、
信号処理装置１１を読み出し動作（リード処理動作）及
び書き込み動作（ライト処理動作）させるための各種制
御を出力する。又、ＨＤＣ１２は、信号処理装置１１の
リード系デジタル処理部２４から出力されるリード信号
を信号処理して得られたパラレル信号に基づいてユーザ
データを抽出しＭＣＵ１４を介して外部装置１６に出力
する。更に、ＨＤＣ１２は、磁気ディスクに書き込むた
めの外部装置１６からＭＣＵ１４を介して出力されたラ
イトデータを入力し、該データを信号処理装置１１のラ
イト系デジタル処理部２８に出力する。
【００６０】ＤＳＰ１３は、前記信号処理装置１１のＳ
ＥＲＶＯ２７からのサーボ情報（位置情報）に基づいて
ドライブヘッド１５の位置を演算し、該位置とＨＤＣ１
２からの読み出し又は書き込みのセクタ位置とに基づい
てドライブヘッド１５を移動させるための制御信号を生
成する。ＤＳＰ１３は、この制御信号を図示しない移動
制御装置及び図示しないヘッド制御装置に出力する。移
動制御装置はこのサーボ制御信号に基づいてドライブヘ
ッド１５を所定の位置に移動させる。又、ヘッド制御装
置は、ドライブヘッド１５の読み出し及び書き込みの動
作を制御する。
【００６１】ＭＣＵ１４は、外部装置１６との間で相互
に各種のデータの授受を行い装置１０全体を制御する。
ＭＣＵ１４は、外部装置１６から磁気ディスクに記録さ
れているデータを読み出すためのリード情報を入力す
る。ＭＣＵ１４は、そのリード情報に基づいて磁気ディ
スクに記録されている所定のデータを読み出し外部装置
１６に転送するために、信号処理装置１１、ＨＤＣ１
２、ＤＳＰ１３等を制御する。詳述すると、ＭＣＵ１４
は、外部装置１６からリード情報を入力すると、その読
み出すデータが、どのくらい長いデータ長でどのセクタ
に記録されているかを演算するようになっている。そし
て、それらの演算結果に基づいてＭＣＵ１４は、信号処
理装置１１、ＨＤＣ１２、ＤＳＰ１３等を制御する。
【００６２】又、ＭＣＵ１４は、外部装置１６から磁気
ディスクにデータを書き込むためのライト情報を入力す
る。ＭＣＵ１４は、そのライト情報に基づいて外部装置
から転送されてくるライトデータを磁気ディスクの所定
のセクタに書き込むために、信号処理装置１１、ＨＤＣ
１２、ＤＳＰ１３等を制御する。
【００６３】詳述すると、ＭＣＵ１４は、外部装置１６
からライト情報を入力すると、記録するライトデータ
が、どのくらい長いデータ長でどのセクタに記録するか
を演算するようになっている。そして、それらの演算結
果に基づいてＭＣＵ１４は、信号処理装置１４、ＨＤＣ
１２、ＤＳＰ１３等を制御する。
【００６４】又、ＭＣＵ１４は、外部装置１６からのリ
ード情報及びライト情報に基づいて前記信号処理装置１
１を前記信号処理動作を実行させる際、その信号処理装
置１１の各回路２１〜３３に駆動電源を供給制御するた
めの電源制御信号ＳＧ１〜ＳＧ１３を生成する。図３〜
図６は、外部装置１６からのリード情報及びライト情報
に基づく一連の処理動作を示す。
【００６５】図３は、リード→サーボ→リード→サーボ
→といったリード処理が連続して繰り返される動作であ
る。図４は、ライト→サーボ→ライト→サーボ→といっ
たライト処理が連続して繰り返される動作である。図５
は、リード→サーボ→ライト→サーボ→といったそれぞ
れ１回（１セクタ）のリード処理とライト処理が交互に
繰り返される動作である。図６は、ライト→サーボ→ラ
イト→サーボ→リード→サーボ→リード→といったそれ
ぞれ２回（２セクタ）のリード処理とライト処理が交互
に繰り返される動作である。
【００６６】上記した図３〜図６に示すような各種の一
連の動作のリード情報及びライト情報を外部装置１６か
ら入力した場合、ＭＣＵ１４は、信号処理装置１１、Ｈ
ＤＣ１２等に対する制御のための演算を、ドライブヘッ
ド１５が読み取り又は書き込み動作し信号処理装置１１
がそのために現在処理動作を行っている処理動作よりさ
らに数サイクル先までの各処理を演算している。即ち、
先読みした情報を演算する。これは、ドライブヘッド１
５が所定のセクタからデータを読み出したり、所定のセ
クタにデータを書き込んだりする時間より、リード及び
ライト情報の方が外部装置１６からＭＣＵ１４に入力さ
れ信号処理される時間よりはるかに長いからである。
【００６７】従って、ＭＣＵ１４は、外部装置１４から
の図３〜図６に示すような一連のリード情報及びライト
情報が順次入力されると、ドライブヘッド１５が１つの
リード又はライト処理が完了するまでに、数サイクル先
までのリード動作及びライト動作のために信号処理装置
１１を制御するための演算を完了させ待機状態になって
いる。つまり、ＭＣＵ１４は、数サイクル先まで、信号
処理装置１１の各回路２１〜３３のどの回路を動作させ
ればよいか予め把握することができる。
【００６８】又、ＭＣＵ１４は、前記信号処理装置１１
の各回路２１〜３３について電源投入してから安定動作
するまでに要する時間（以下、立ち上がり時間という）
のデータを記憶している。そして、ＭＣＵ１４は、この
回路２１〜３３の立ち上がり時間と前記先読みした情報
とに基づいて各処理動作について動作が停止状態にある
回路を求める。つまり、ＭＣＵ１４は、求められた回路
についてその回路の動作停止期間がその回路の立ち上が
り時間を超えるかどうか判別する。そして、ＭＣＵ１４
は、超える回路についてその電源の供給を遮断するタイ
ミングを演算して記憶する。
【００６９】そして、ＭＣＵ１４は、各処理動作の状況
毎にに以下のような演算処理を行い、前記信号処理装置
１１の電源制御回路３４に対して電源制御信号ＳＧ１〜
ＳＧ１３を出力する。詳しくは、ＭＣＵ１４は、電源制
御回路３４の第１〜第１３ゲート回路Ｇ１〜Ｇ１３に出
力する電源制御信号ＳＧ１〜ＳＧ１３を生成する。
【００７０】[ リード処理動作の場合]図３に示すリー
ド処理動作が連続する場合について説明する。ＭＣＵ１
４は、事前にリード処理動作が連続することを把握する
と、信号処理装置１１に対して以下の電圧制御信号ＳＧ
１〜ＳＧ１３を生成する。
【００７１】信号処理装置１１は、リード処理動作のみ
でライト処理を行わない。従って、信号処理装置１１内
のリード系の各回路２１〜２７及び各ＰＬＬ３１〜３３
は動作状態にする必要があるが、ライト系の各回路２８
〜３０は動作を非動作しても支障がない。そこで、ＭＣ
Ｕ１４は、この処理動作中、ライト系の各回路２８〜３
０の駆動電源を遮断すべく該ライト系各回路２８〜３０
に対応する第８〜第１０ゲート回路Ｇ８〜Ｇ１０をオフ
させるための電源制御信号ＳＧ８〜ＳＧ１０を生成す
る。
【００７２】又、ＭＣＵ１４は、この処理動作中、リー
ド系の各回路２１〜２７に駆動電源を供給すべく該リー
ド系の各回路２１〜２７に対応する第１〜第７ゲート回
路Ｇ１〜Ｇ７をオンさせるための電源制御信号ＳＧ１〜
ＳＧ７を生成する。
【００７３】ところで、このリード処理においてセクタ
から次のセクタに移る途中のサーボ期間中には、ユーザ
データが読み出されることはない。つまり、複合演算回
路２５を除くリード系デジタル処理部２４内の各回路
を、ユーザデータが読み出されることがないので実質的
に動作停止状態である。そして、その動作停止期間は各
回路２１〜２７の立ち上がり時間よりも長い。が又、複
合演算回路２５を除くリード系デジタル処理部２４は、
デジタルモジュールなので立ち上がり時間は非常に短
い。
【００７４】ＭＣＵ１４は、サーボ期間中、複合演算回
路２５を除くリード系デジタル処理部２４内の各回路を
非動作状態にさせる制御を行う。詳しくは、ＭＣＵ１４
は、複合演算回路２５を除くリード系デジタル処理部２
４内の各回路に対応する第４ゲート回路Ｇ４をオフさせ
るための電源制御信号ＳＧ４を生成する。
【００７５】そして、ＭＣＵ１４がこの電源制御信号Ｓ
Ｇ４を第４ゲート回路Ｇ４に出力するタイミングは、該
セクタのリード処理がいつ終了して次のセクタ内のリー
ドを行うためのサーボが開始されるタイミングを予め該
セクタのデータ長等から演算する。又、ＭＣＵ１４は、
サーボ期間が完了するタイミングを信号処理装置１１か
らのサーボ情報から演算する。そして、ＭＣＵ１４は、
このサーボ情報に基づいてサーボ期間の開始と終了を判
別して電源制御信号ＳＧ４を第４ゲート回路Ｇ４に出力
するようにしている。
【００７６】又、サーボ期間中はサーボ情報を読み出す
必要があることから、サーボ期間中においても、ＡＧＣ
２１、アナログフィルタ２２、ＡＤＣ２３、複合演算回
路２５及びＩＤＡＣ２６は、動作状態にしておく必要が
ある。従って、シンセサイザＰＬＬ３１及びリードＰＬ
Ｌ３２も動作状態にしておく必要がある。
【００７７】ＭＣＵ１４は、終始処理動作中、ＡＧＣ２
１、アナログフィルタ２２、ＡＤＣ２３、複合演算回路
２５、ＩＤＡＣ２６、シンセサイザＰＬＬ３１及びリー
ドＰＬＬ３２を動作させる制御を行う。詳しくは、ＭＣ
Ｕ１４は、該各回路２１〜２３，２５，２６，３１，３
２に対応する第１〜第３、第５、第６、第１１、第１２
ゲート回路Ｇ１〜Ｇ３，Ｇ５，Ｇ６，Ｇ１１，Ｇ１２を
オンさせるための電源制御信号ＳＧ１〜ＳＧ３，ＳＧ
５，ＳＧ６，ＳＧ１１，ＳＧ１２を生成する。
【００７８】又、リード動作中においては、サーボ情報
は読み出されないので、ＳＥＲＶＯ２７は実質的に動作
停止状態である。従って、サーボＰＬＬ３３もリード動
作中においては実質的に動作停止状態である。そして、
その動作停止期間は、ＳＥＲＶＯ２７及びサーボＰＬＬ
３３の立ち上がり時間より長い。しかし、ＳＥＲＶＯ２
７は、立ち上がり時間が長くサーボ期間開始と同時に、
電源を供給開始することはできない。つまり、サーボ期
間開始前に電源を投入する必要がある。
【００７９】従って、ＳＥＲＶＯ２７及びサーボＰＬＬ
３３については、リード処理動作開始と同時に電源を遮
断し、サーボ期間開始前の予め定めた時間（ＳＥＲＶＯ
２７サーボＰＬＬ３３の立ち上がり時間であって、以下
第１フライング時間Ｔｆ１という）になった時に電源を
供給する。
【００８０】ＭＣＵ１４は、リード処理動作開始からサ
ーボ期間開始前の第１フライング時間Ｔｆ１までの間、
第７及び第１３ゲート回路Ｇ７，Ｇ１３をオフ動作させ
る制御を行う。詳しくは、ＭＣＵ１４は、該ＳＥＲＶＯ
２７及びサーボＰＬＬ３３に対応する第７及び第１３ゲ
ート回路Ｇ７，Ｇ１３をオフさせるための電源制御信号
ＳＧ７，ＳＧ１３を生成する。
【００８１】ＭＣＵ１４がこの電源制御信号ＳＧ７，Ｓ
Ｇ１３を第７及び第１３ゲート回路Ｇ７，Ｇ１３に出力
するタイミングは、信号処理装置１１からのサーボ情報
に基づいて行われる。ＭＣＵ１４は一つ前のサーボ情報
に基づいてサーボ期間が終了しセクタ内のリードを開始
されると、第７及び第１３ゲート回路Ｇ７，Ｇ１３をオ
フさせるための電源制御信号ＳＧ７，ＳＧ１７を該ゲー
ト回路Ｇ７，Ｇ１３に出力する。
【００８２】そして、ＭＣＵ１４は、該セクタのリード
処理がいつ終了して次のセクタ内のリードを行うための
サーボ期間が開始される時間及びサーボ期間が開始され
る前の第１フライング時間Ｔｆ１を演算する。そして、
ＭＣＵ１４はサーボ期間が開始される前の第１フライン
グ時間Ｔｆ１になると、第７及び第１３ゲート回路Ｇ
７，Ｇ１３をオンさせるための電源制御信号ＳＧ７，Ｓ
Ｇ１３を該ゲート回路Ｇ７，Ｇ１３に出力する。
【００８３】このように、図３に示すリード処理動作が
連続する一連の動作においては、ＭＣＵ１４は、信号処
理装置１１のライト系各回路２８〜３０に対応する第８
〜第１０ゲート回路Ｇ８〜Ｇ１０をオフさせるための電
源制御信号ＳＧ８〜ＳＧ１０をそれぞれのゲート回路Ｇ
８〜Ｇ１０に出力する。
【００８４】又、ＭＣＵ１４は、信号処理装置１１のリ
ード系各回路２１〜２３，２５，２６，３１，３２に対
応する第１〜第３、第５、第６、第１１、第１２ゲート
回路Ｇ１〜Ｇ３，Ｇ５，Ｇ６，Ｇ１１，Ｇ１２をオンさ
せるための電源制御信号ＳＧ１〜ＳＧ３，ＳＧ５，ＳＧ
６，ＳＧ１１，ＳＧ１２をそれぞれのゲート回路Ｇ１〜
Ｇ３，Ｇ５，Ｇ６，Ｇ１１，Ｇ１２に出力する。
【００８５】さらに、ＭＣＵ１４は、サーボ期間中、複
合演算回路２５を除くリード系デジタル処理部２４内の
各回路に対応する第４ゲート回路Ｇ４をオフさせるため
の電源制御信号ＳＧ４を該ゲート回路Ｇ４に出力する。
【００８６】さらに又、ＭＣＵ１４は、一つ前のサーボ
情報に基づいてサーボ期間が終了しセクタ内のリードを
開始されるたびごとに次のサーボ期間が開始される前の
第１フライング時間Ｔｆ１になるまでの間だけ、ＳＥＲ
ＶＯ２７及びサーボＰＬＬ３３に対応する第７及び第１
３ゲート回路Ｇ７，Ｇ１３をオフさせるための電源制御
信号ＳＧ７，ＳＧ１３を該ゲート回路Ｇ７，Ｇ１３に出
力する。
【００８７】従って、図３に示すリード処理動作が連続
する一連の動作においては、以下のような特徴を有す
る。 （１）信号処理装置１１のライト系各回路２８〜３０
は、終始電源が遮断されている。その結果、信号処理装
置１１のライト系各回路２８〜３０による消費電力はな
い。
【００８８】（２）複合演算回路２５を除くリード系デ
ジタル処理部２４内の各回路は、サーボ期間中、電源の
供給が遮断される。その結果、複合演算回路２５を除く
リード系デジタル処理部２４内の各回路による消費電力
はない。
【００８９】（３）信号処理装置１１のＳＥＲＶＯ２７
及びサーボＰＬＬ３３は、リード処理が開始されるたび
ごとに次のサーボ期間が開始される前の第１フライング
時間Ｔｆ１になるまでの間、電源の供給が遮断される。
その結果、信号処理装置１１のＳＥＲＶＯ２７及びサー
ボＰＬＬ３３による消費電力はない。
【００９０】（４）リード系のＡＧＣ２１、アナログフ
ィルタ２２、ＡＤＣ２３、複合演算回路２５、ＩＤＡＣ
２６、シンセサイザＰＬＬ３１及びリードＰＬＬ３２は
終始電源が供給されている。そして、リード系デジタル
処理部２４、ＳＥＲＶＯ２７及びサーボＰＬＬ３３はリ
ード処理に必要な時に電源が供給される。従って、信号
処理装置１１はリード処理に支障をきたすことなく消費
電力の低減を図ることができる。
【００９１】[ ライト処理動作の場合]図４に示すライ
ト処理動作が連続する場合について説明する。ＭＣＵ１
４は、事前にライト処理動作が連続することを把握する
と、信号処理装置１１に対して以下の電源制御信号ＳＧ
１〜ＳＧ１３を生成する。
【００９２】この場合、信号処理装置１１は、ライト処
理動作のみでユーザデータを抽出するためのリード処理
を行わない。従って、信号処理装置１１内のリード系デ
ジタル処理部２４（本実施形態では複合演算回路２５を
含む）は、実質的に動作停止状態である。そして、その
動作停止期間は、リード系デジタル処理部２４の立ち上
がり時間よりも長い。
【００９３】ＭＣＵ１４は、このライト処理動作中、リ
ード系デジタル処理部２４（本実施形態では複合演算回
路２５を含む）及びＩＤＡＣ２６の駆動電源を遮断すべ
く該リード系デジタル処理部２４、リードＰＬＬ３２及
びＩＤＡＣ２６に対応する第４〜第６，第１２ゲート回
路Ｇ４〜Ｇ６，Ｇ１２をオフさせるための電源制御信号
ＳＧ４〜ＳＧ６，ＳＧ１２を生成する。尚、本実施形態
ではＩＤＡＣ２６は複合演算回路２５を非動作させてい
るので、それにあわせて電源の供給を終始遮断させてい
る。因みに、ＡＧＣ２１の増幅率は、アナログフィルタ
２２からの出力信号に基づいて制御される。
【００９４】又、ライト処理動作及びサーボ期間は、そ
の系の各回路２１〜２３の立ち上がり時間より長い。し
かし、ライト処理動作においてドライブヘッド１５を所
定のセクタまで案内しそのセクタにユーザデータを書き
込む必要から、常にサーボ情報を得る必要がある。従っ
て、ライト処理動作においても、ＭＣＵ１４はリード系
デジタル処理部２４を除くリード系のＡＧＣ２１、アナ
ログフィルタ２２、ＡＤＣ２３、シンセサイザＰＬＬ３
１及びサーボＰＬＬ３３を動作させる制御を行う。
【００９５】ところで、ライト処理動作におけるサーボ
情報はサーボ期間中に読み出されるリードデータから抽
出される。従って、ＭＣＵ１４は、サーボ期間中、ＡＧ
Ｃ２１、アナログフィルタ２２、ＡＤＣ２３を動作させ
る制御を行う。
【００９６】しかしながら、ＡＧＣ２１、アナログフィ
ルタ２２、ＡＤＣ２３はそれぞれアナログモジュールで
あって、立ち上がり時間が長くサーボ期間開始と同時に
電源を供給開始することはできない。そこで、サーボ期
間開始前に電源を投入する必要がある。つまり、ＡＧＣ
２１、アナログフィルタ２２、ＡＤＣ２３は、ライト処
理開始からサーボ期間開始前の予め定めた時間（各回路
２１〜３２の立ち上がり時間であって、以下第２フライ
ング時間Ｔｆ２という）までの間だけ動作させる電源を
遮断することができる。
【００９７】ＭＣＵ１４は、ライト処理開始からサーボ
期間開始前の第２フライング時間Ｔｆ２までの間、ＡＧ
Ｃ２１、アナログフィルタ２２、ＡＤＣ２３を停止させ
る制御を行う。詳しくは、ＭＣＵ１４は、ライト処理開
始からサーボ期間開始前の第２フライング時間Ｔｆ２ま
での間、ＡＧＣ２１、アナログフィルタ２２、ＡＤＣ２
３に対応する第１〜第３ゲート回路Ｇ１〜Ｇ３をオフさ
せるための電源制御信号ＳＧ１〜ＳＧ３を生成する。
【００９８】ＭＣＵ１４がこの電源制御信号ＳＧ１〜Ｓ
Ｇ３をＡＧＣ２１、アナログフィルタ２２、ＡＤＣ２３
に出力するタイミングは、信号処理装置１１からのサー
ボ情報に基づいて行われる。ＭＣＵ１４は一つ前のサー
ボ情報に基づいてサーボ期間が終了しセクタ内のライト
処理が開始されると、アナログフィルタ２２、ＡＤＣ２
３をオフさせるための電源制御信号ＳＧ１〜ＳＧ３を該
ゲート回路Ｇ１〜Ｇ３に出力する。そして、ＭＣＵ１４
は、該セクタのライト処理がいつ終了して次のセクタ内
のライトを行うためのサーボ期間が開始される時間及び
２フライング時間Ｔｆ２を演算する。そして、ＭＣＵ１
４はサーボ期間が開始される前の第２フライング時間Ｔ
ｆ２になると、ＡＧＣ２１、アナログフィルタ２２、Ａ
ＤＣ２３をオンさせるための電源制御信号ＳＧ１〜ＳＧ
３を該ゲート回路Ｇ１〜Ｇ３に出力する。
【００９９】又、ＳＥＲＶＯ２７及びサーボＰＬＬ３３
も前記ＡＧＣ２１、アナログフィルタ２２、ＡＤＣ２３
と同様に制御されるが、前記第１フライング時間Ｔｆ１
に基づいて制御される。
【０１００】さらに、信号処理装置１１は、ライト処理
動作においてドライブヘッド１５を所定のセクタまで案
内しそのセクタにユーザデータを書き込む必要から、常
にサーボ情報を得る必要があることと、ライト動作のた
めのタイミング信号を生成する必要がある。従って、本
実施形態ではライト処理動作においても、シンセサイザ
ＰＬＬ３１及びサーボＰＬＬ３３を常に動作させる制御
を行う。そのため、ＭＣＵ１４は、このライト処理動作
中、シンセサイザＰＬＬ３１及びサーボＰＬＬ３３の駆
動電源を供給すべく該シンセサイザＰＬＬ３１及びサー
ボＰＬＬ３３に対応する第１１及び第１３ゲート回路Ｇ
１１，Ｇ１３をオンさせるための電源制御信号ＳＧ１
１，ＳＧ１３を生成する。
【０１０１】信号処理装置１１は、ライト処理動作にお
いてはライト系の各回路２８〜３０は動作状態にする必
要がある。ＭＣＵ１４は、このライト処理動作中、ライ
ト系のライト系デジタル処理部２８、プリコンペセイト
２９及びライトドライバ３０に駆動電源を供給する制御
を行う。ＭＣＵ１４は、該ライト系の各回路２８〜３０
に対応する第８〜第１０ゲート回路Ｇ８〜Ｇ１０をオン
させるための電源制御信号ＳＧ８〜ＳＧ１０を生成す
る。
【０１０２】ところで、このライト処理においてセクタ
から次のセクタに移るサーボ期間中、ライトデータが書
き込まれることがない。サーボ期間中、ライト系デジタ
ル処理部２８、プリコンペセイト２９及びライトドライ
バ３０は実質的に動作停止状態である。
【０１０３】該サーボ期間は、プリコンペセイト２９及
びライトドライバ３０の立ち上がり時間より短い。従っ
て、ＭＣＵ１４は、プリコンペセイト２９及びライトド
ライバ３０は終始電源を終始供給し続ける電源制御信号
ＳＧ２９，ＳＧ１０を生成する。詳しくは、ＭＣＵ１４
は、プリコンペセイト２９及びライトドライバ３０に対
応する第９及び第１０ゲート回路Ｇ９，Ｇ１０を常にオ
ンさせるための電源制御信号ＳＧ９，ＳＧ１０を生成す
る。
【０１０４】一方、ライト系デジタル処理部２８の立ち
上がり時間は、前記サーボ期間より短い。従って、ＭＣ
Ｕ１４は、ライト系デジタル処理部２８はサーボ期間中
電源を遮断する電源制御信号ＳＧ８を生成する。詳しく
は、ＭＣＵ１４は、ライト系デジタル処理部２８に対応
する第８ゲート回路Ｇ８をサーボ期間中オフさせ、それ
以外はオンさせるための電源制御信号ＳＧ８を生成す
る。ＭＣＵ１４がこの電源制御信号ＳＧ８を第８ゲート
回路Ｇ８に出力するタイミングは、前記と同様に、該リ
ード処理が行われるセクタのデータ長とサーボ情報に基
づいて演算される。
【０１０５】このように、図４に示すライト処理動作が
連続する一連の動作においては、ＭＣＵ１４は、信号処
理装置１１の複合演算回路２５を含むリード系処理部２
４及びＩＤＡＣ２６に対応する第４〜第６ゲート回路Ｇ
４〜Ｇ６をオフさせるための電源制御信号ＳＧ４〜ＳＧ
６をそれぞれのゲート回路Ｇ４〜Ｇ６に出力する。
【０１０６】又、ＭＣＵ１４は、ライト処理動作の開始
から次のサーボ期間が開始される前の第１フライング時
間Ｔｆ１になるまでの間、ＳＥＲＶＯ２７及びサーボＰ
ＬＬ３３に対応する第７及び第１３ゲート回路Ｇ７，Ｇ
１３をオフさせるための電源制御信号ＳＧ７，ＳＧ１３
を該ゲート回路Ｇ７，Ｇ１３に出力する。
【０１０７】さらに又、ＭＣＵ１４は、ライト処理動作
の開始から次のサーボ期間が開始される前の第２フライ
ング時間Ｔｆ２になるまでの間、ＡＧＣ２１、アナログ
フィルタ２２及びＡＤＣ２３に対応する第１〜第３ゲー
ト回路Ｇ１〜Ｇ３をオフさせるための電源制御信号ＳＧ
１〜ＳＧ３を該ゲート回路Ｇ１〜Ｇ３に出力する。
【０１０８】又、ＭＣＵ１４は、プリコンペセイト２９
及びライトドライバ３０に対応する第９及び第１０ゲー
ト回路Ｇ９，Ｇ１０をオンさせるための電源制御信号Ｓ
Ｇ９，ＳＧ１０をそれぞれのゲート回路Ｇ９，Ｇ１０に
出力する。ＭＣＵ１４は、ライト系デジタル処理部３１
に対応する第１１ゲート回路Ｇ１１に対してサーボ期間
を除くライト動作時にオンさせるための電源制御信号Ｓ
Ｇ１１をそれぞれのゲート回路Ｇ１１に出力する。
【０１０９】従って、図４に示すライト処理動作が連続
する一連の動作においては、以下のような特徴を有す
る。 （１）複合演算回路２５を含むリード系処理部２４、リ
ードＰＬＬ３２及びＩＤＡＣ２６は終始電源の供給が遮
断される。その結果、信号処理装置１１の複合演算回路
２５を含むリード系処理部２４、リードＰＬＬ３２及び
ＩＤＡＣ２６による消費電力はない。
【０１１０】（２）ＳＥＲＶＯ２７及びサーボＰＬＬ３
３は、ライト処理の開始から次のサーボ期間が開始され
る前の第１フライング時間Ｔｆ１になるまでの間、電源
の供給が遮断される。その結果、ＳＥＲＶＯ２７及びサ
ーボＰＬＬ３３による消費電力はない。
【０１１１】（３）ＡＧＣ２１、アナログフィルタ２２
及びＡＤＣ２３は、ライト処理動作の開始から次のサー
ボ期間が開始される前の第２フライング時間Ｔｆ２にな
るまでの間、電源の供給が遮断される。その結果、ＡＧ
Ｃ２１、アナログフィルタ２２及びＡＤＣ２３による消
費電力はない。
【０１１２】（４）ライト系デジタル処理部３１はサー
ボ期間中電源の供給が遮断される。その結果、信号処理
装置１１のライト系デジタル処理部３１による消費電力
はない。
【０１１３】（５）プリコンペセイト２９及びライトド
ライバ３０は、終始電源が供給されている。ライト系デ
ジタル処理部３１は、ライト動作時には電源が供給され
ている。そして、リード系のＡＧＣ２１、アナログフィ
ルタ２２、ＡＤＣ２３、ＳＥＲＶＵ２７、シンセサイザ
ＰＬＬ３１及びサーボＰＬＬ３３は、サーボ期間中、電
源が供給されている。従って、信号処理装置１１はライ
ト処理に支障をきたすことなく消費電力の低減を図るこ
とができる。
【０１１４】[ リード処理動作とライト処理動作が混在
の場合（１）]図５に示すそれぞれ１回（１セクタ）の
リード処理とライト処理が交互に繰り返される場合につ
いて説明する。ＭＣＵ１４は、事前に１セクタのリード
処理とライト処理が交互に繰り返されることを把握する
と、信号処理装置１１に対して以下の電源制御信号ＳＧ
１〜ＳＧ１３を生成する。
【０１１５】信号処理装置１１は、リード処理とライト
処理が交互に行われることからリード系デジタル処理部
２４及びライト系デジタル処理部２８を除く他の回路２
１〜２３，２５〜２７，２９〜３３を常に動作状態にす
る。
【０１１６】尚、リード処理動作時には、前記したよう
にＳＥＲＶＯ２７及びサーボＰＬＬ３３の電源を遮断す
るとともに、ライト処理動作時には、前記したようにリ
ード系のＡＧＣ２１、アナログフィルタ２２、ＡＤＣ２
３、ＳＥＲＶＯ２７及びサーボＰＬＬ３３の電源を遮断
するように制御することも可能である。しかし、本実施
形態では、これら回路は全て１つ分のセクタライト動作
と、立ち上げ時間がほぼ同じ場合として説明する。
【０１１７】ＭＣＵ１４は、終始処理動作中、両デジタ
ル処理部２４，２８を除く他の回路２１〜２３，２５〜
２７，２９〜３３を動作させる制御を行う。詳しくは、
ＭＣＵ１４は、該各回路２１〜２３，２５〜２７，２９
〜３３に対応する第１〜第３、第５〜第７、第９〜第１
３ゲート回路Ｇ１〜Ｇ３，Ｇ５〜Ｇ７，Ｇ９〜Ｇ１３を
オンさせるための電源制御信号ＳＧ１〜ＳＧ３，ＳＧ５
〜ＳＧ７，ＳＧ９〜ＳＧ１３を生成する。
【０１１８】一方、信号処理装置１１は、リード処理動
作時にはライト処理を行わない。従って、リード処理動
作時において、信号処理装置１１内のライト系デジタル
処理部２８は動作を前記と同様に停止しても支障がな
い。ＭＣＵ１４は、リード処理動作及びサーボ期間中、
ライト系デジタル処理部２８の駆動電源を遮断すべく該
ライト系デジタル処理部２８に対応する第８ゲート回路
Ｇ８をオフさせるための電源制御信号ＳＧ８を生成す
る。そして、電源制御信号ＳＧ８の出力タイミングは前
記した同様に行われる。
【０１１９】又、信号処理装置１１は、ライト処理動作
時にはリード処理を行わない。従って、ライト処理動作
時において、信号処理装置１１内の複合演算回路２５を
除くリード系デジタル処理部２４は動作を前記と同様に
停止しても支障がない。ＭＣＵ１４は、ライト処理動作
及びサーボ期間中、複合演算回路２５を除くリード系デ
ジタル処理部２４の駆動電源を遮断すべく該リード系デ
ジタル処理部２４に対応する第４ゲート回路Ｇ４をオフ
させるための電源制御信号ＳＧ４を生成する。そして、
電源制御信号ＳＧ４の出力タイミングは前記した同様に
行われる。
【０１２０】このように、図５に示すそれぞれ１回（１
セクタ）のリード処理とライト処理が交互に繰り返され
る動作においては、ＭＣＵ１４は、リード処理動作及び
サーボ期間中、ライト系デジタル処理部２８に対応する
第８ゲート回路Ｇ８をオフさせるための電源制御信号Ｓ
Ｇ８を該ゲート回路Ｇ８に出力する。
【０１２１】又、ＭＣＵ１４は、ライト処理動作及びサ
ーボ期間中、リード系デジタル処理部２４に対応する第
４ゲート回路Ｇ４をオフさせるための電源制御信号ＳＧ
４を該ゲート回路Ｇ４に出力する。
【０１２２】従って、図５に示すそれぞれ１回（１セク
タ）のリード処理とライト処理が交互に繰り返される動
作においては、以下のような特徴を有する。 （１）ライト系デジタル処理部２８は、リード処理動作
及びサーボ期間中、電源の供給が遮断される。その結
果、ライト系デジタル処理部２８による消費電力はな
い。
【０１２３】（２）複合演算回路２５を除くリード系デ
ジタル処理部２４は、ライト処理動作及びサーボ期間
中、電源の供給が遮断される。その結果、複合演算回路
２５を除くリード系デジタル処理部２４による消費電力
はない。
【０１２４】（３）両デジタル処理部２４，２８を除く
他の回路２１〜２３，２５〜２７，２９〜３３は、処理
動作中、終始電源が供給される。そして、ライト系デジ
タル処理部２８はライト処理動作時に電源が供給され
る。又、複合演算回路２５を除くリード系デジタル処理
部２４は、リード処理動作時に電源が供給される。従っ
て、信号処理装置１１はリード処理及びライト処理に支
障をきたすことなく消費電力の低減を図ることができ
る。
【０１２５】[ リード動作とライト処理動作が混在の場
合（２）]図６に示すそれぞれ２回（２セクタ）のリー
ド処理とライト処理が交互に繰り返される場合について
説明する。ＭＣＵ１４は、事前に２セクタのリード処理
とライト処理が交互に繰れ返されることを把握すると、
信号処理装置１１に対して以下の電源制御信号ＳＧ１〜
ＳＧ１３を生成する。
【０１２６】前記と同様に、ＭＣＵ１４は、リード処理
動作及びサーボ期間中、ライト系デジタル処理部２８に
対応する第８ゲート回路Ｇ８をオフさせるための電源制
御信号ＳＧ８を該ゲート回路Ｇ８に出力する。又、ＭＣ
Ｕ１４は、ライト処理動作及びサーボ期間中、リード系
デジタル処理部２４に対応する第４ゲート回路Ｇ４をオ
フさせるための電源制御信号ＳＧ４を該ゲート回路Ｇ４
に出力する。
【０１２７】信号処理装置１１は、リード処理とライト
処理が２セクタごとに交互に行われリード処理動作が２
セクタと長くなる。その結果、複合演算回路２５を除く
リード系デジタル処理部２４の他に、複合演算回路２５
及びＩＤＡＣ２６をライト処理動作時に電源供給を遮断
することができる。つまり、２セクタ目のリード処理動
作が終了した時から次の新たな１セクタ目のリード処理
が開始される前までの期間は、複合演算回路２５及びＩ
ＤＡＣ２６の立ち上がり時間より長い。従って、その期
間中、複合演算回路２５及びＩＤＡＣ２６の電源供給を
遮断することができる。
【０１２８】しかしながら、複合演算回路２５及びＩＤ
ＡＣ２６はアナログモジュールであって、立ち上がり時
間が長く次の新たな１セクタ目のリード処理が開始され
ると同時に電源を供給開始することはできない。そこ
で、新たな１セクタ目のリード処理が開始される前に電
源を投入する必要がある。つまり、複合演算回路２５及
びＩＤＡＣ２６は、２セクタ目のリード処理動作が終了
した時から次の新たな１セクタ目のリード処理が開始さ
れる前の予め定めた時間（複合演算回路２５及びＩＤＡ
Ｃ２６の立ち上がり時間であって、以下第４フライング
時間Ｔｆ４という）までの間だけ電源を遮断する。
【０１２９】そして、ＭＣＵ１４は、２セクタ目のリー
ド処理動作が終了した時から次の新たな１セクタ目のリ
ード処理が開始される前の第４フライング時間Ｔｆ４の
まで、複合演算回路２５及びＩＤＡＣ２６を停止させる
制御を行う。詳しくは、ＭＣＵ１４は、２セクタ目のリ
ード処理動作が終了した時から次の新たな１セクタ目の
リード処理が開始される前の第４フライング時間Ｔｆ４
までの間、該複合演算回路２５及びＩＤＡＣ２６に対応
する第５及び第６ゲート回路Ｇ５，Ｇ６をオフさせるた
めの電源制御信号ＳＧ５，ＳＧ６を生成する。
【０１３０】又、リード処理動作が２セクタと長くなる
ことから、２セクタ目のライト処理動作が終了してから
次の新たな１セクタ目のライト処理が開始される前まで
の期間は、プリコンペセイト２９及びライトドライバ３
０の立ち上がり時間より長い。従って、その期間中、プ
リコンペセイト２９及びライトドライバ３０を電源供給
を遮断することができる。
【０１３１】しかしながら、プリコンペセイト２９及び
ライトドライバ３０はアナログモジュールであって、立
ち上がり時間が長く次の新たな１セクタ目のライト処理
が開始されると同時に電源を供給開始することはできな
い。そこで、新たな１セクタ目のライト処理が開始され
る前に電源を投入する必要がある。つまり、プリコンペ
セイト２９及びライトドライバ３０は、２セクタ目のラ
イト処理動作が終了した時から次の新たな１セクタ目の
ライト処理が開始される前の予め定めた時間（プリコン
ペセイト２９及びライトドライバ３０の立ち上がり時間
であって、以下、第３フライング時間Ｔｆ３という）ま
での間だけ電源を遮断する。
【０１３２】そして、ＭＣＵ１４は、２セクタ目のライ
ト処理動作が終了した時から次の新たな１セクタ目のラ
イト処理が開始される前の第３フライング時間Ｔｆ３ま
で、プリコンペセイト２９及びライトドライバ３０を停
止させる制御を行う。詳しくは、ＭＣＵ１４は、２セク
タ目のライト処理動作が終了した時から次の新たな１セ
クタ目のライト処理が開始される前の第３フライング時
間Ｔｆ３までの間、該プリコンペセイト２９及びライト
ドライバ３０に対応する第９及び第１０ゲート回路Ｇ
９，Ｇ１０をオフさせるための電源制御信号ＳＧ９，Ｓ
Ｇ１０を生成する。
【０１３３】又、ライト処理動作が２セクタと長くなる
ことから、ＡＧＣ２１、アナログフィルタ２２及びＡＤ
Ｃ２３は、前記と同様に、ライト開始から前記第２フラ
イング時間Ｔｆ２までの間、電源を遮断することができ
る。ＭＣＵ１４は、ライト処理開始から次のサーボ期間
の開始前の第２フライング時間Ｔｆ２までの間、ＡＧＣ
２１、アナログフィルタ２２、ＡＤＣ２３を停止させる
制御を行う。詳しくは、ＭＣＵ１４は、ライト動作開始
からサーボ期間開始前の第２フライング時間Ｔｆ２まで
の間、ＡＧＣ２１、アナログフィルタ２２、ＡＤＣ２３
に対応する第１〜第３ゲート回路Ｇ１〜Ｇ３をオフさせ
るための電源制御信号ＳＧ１〜ＳＧ３を生成する。
【０１３４】又、ライト処理動作が２セクタと長くなる
ことから、ライト処理動作及びサーボ期間は、リードＰ
ＬＬ３２の立ち上がり時間よりはるかに長い、従ってそ
の期間中、リードＰＬＬ３２は電源供給を遮断すること
ができる。
【０１３５】しかしながら、リードＰＬＬ３２はアナロ
グモジュールであって、電源投入から動作が安定するま
で時間を要し次の新たな１セクタ目のリード処理が開始
されると同時に電源を供給開始することはできない。そ
こで、新たな１セクタ目のリード処理が開始される前に
電源を投入する必要がある。つまり、リードＰＬＬ３２
は、２セクタ目のリード処理動作が終了した時から次の
新たな１セクタ目のリード処理が開始される前の予め定
めた時間（リードＰＬＬ３２の立ち上がり時間であっ
て、以下、第５フライング時間Ｔｆ５という）までの間
だけ電源を遮断する。
【０１３６】そして、ＭＣＵ１４は、２セクタ目のリー
ド処理動作が終了した時から次の新たな１セクタ目のリ
ード処理が開始される前の第５フライング時間Ｔｆ５ま
で、リードＰＬＬ３２を停止させる制御を行う。詳しく
は、ＭＣＵ１４は、２セクタ目のリード処理動作が終了
した時から次の新たな１セクタ目のリード処理が開始さ
れる前の第５フライング時間Ｔｆ５までの間、該リード
ＰＬＬ３２に対応する第１２ゲート回路Ｇ１２をオフさ
せるための電源制御信号ＳＧ１２を生成する。
【０１３７】このように、図６に示すそれぞれ２回（２
セクタ）のリード処理とライト処理が交互に繰り返され
る動作においては、ＭＣＵ１４は、リード処理動作及び
サーボ期間中、ライト系デジタル処理部２８に対応する
第８ゲート回路Ｇ８をオフさせるための電源制御信号Ｓ
Ｇ８を該ゲート回路Ｇ８に出力する。又、ＭＣＵ１４
は、リード処理動作中、プリコンペセイト２９及びライ
トドライバ３０に対応する第９及び第１０ゲート回路Ｇ
９，１０をオフさせるための電源制御信号ＳＧ９，ＳＧ
１０を生成する。
【０１３８】一方、ＭＣＵ１４は、ＡＧＣ２１、アナロ
グフィルタ２２及びＡＤＣ２３に対応する第１〜第３ゲ
ート回路Ｇ１〜Ｇ３をライト動作時においてサーボ期間
開始前の第２フライング時間Ｔｆ２までの間、オフさせ
るための電源制御信号ＳＧ１〜ＳＧ３を生成する。又、
ＭＣＵ１４は、ライト動作時において２セクタ目のリー
ド処理動作が終了した時から次の新たな１セクタ目のリ
ード処理が開始される前の第５フライング時間Ｔｆ５ま
での間、該リードＰＬＬ３２に対応する第１２ゲート回
路Ｇ１２をオフさせるための電源制御信号ＳＧ１２を生
成する。
【０１３９】尚、第３〜第５フライング時間Ｔｆ３〜Ｔ
ｆ５は、前記第１及び第２フライング時間Ｔｆ１，Ｔｆ
２の場合と同様に求められＭＣＵ１４に記憶されてい
る。従って、図６に示すそれぞれ２回（２セクタ）のリ
ード処理とライト処理が交互に繰り返される動作におい
ては、以下のような特徴を有する。
【０１４０】（１）ライト系デジタル処理部２８は、リ
ード処理動作及びサーボ期間中、電源の供給が遮断され
る。その結果、ライト系デジタル処理部２８による消費
電力はない。
【０１４１】（２）リード系デジタル処理部２４は、ラ
イト処理動作中、電源の供給が遮断される。その結果、
複合演算回路２５を除くリード系デジタル処理部２４に
よる消費電力はない。
【０１４２】（３）ＡＧＣ２１、アナログフィルタ２２
及びＡＤＣ２３は、ライト動作時においてサーボ期間開
始前の第２フライング時間Ｔｆ２前までの間、電源の供
給が遮断される。その結果、ＡＧＣ２１、アナログフィ
ルタ２２及びＡＤＣ２３による消費電力はない。
【０１４３】（４）プリコンペセイト２９及びライトド
ライバ３０は、リード処理動作中において、ライト期間
開始前の第３フライング時間Ｔｆ３前までの間、電源の
供給が遮断される。その結果、プリコンペセイト２９及
びライトドライバ３０による消費電力はない。
【０１４４】（５）リードＰＬＬ３２は、２セクタ目の
リード処理動作が終了した時から次の新たな１セクタ目
のリード処理が開始される前の第５フライング時間Ｔｆ
５までの間、電源の供給が遮断される。その結果、リー
ドＰＬＬ３２による消費電力はない。
【０１４５】（６）そして、リード処理動作のときには
リード処理動作に必要な回路に電源が供給され、ライト
動作のときにはライト処理動作に必要な回路に電源が供
給される。従って、信号処理装置１１はリード処理及び
ライト処理に支障をきたすことなく消費電力の低減を図
ることができる。
【０１４６】次に、上記のように構成した磁気ディスク
の特徴を以下に記載する。 （１）本実施形態によれば、ＭＣＵ１４が外部装置１６
からのリード情報及びライト情報に基づいて、事前に数
サイクル先までのリード処理動作及びライト処理動作を
把握するようにした。そして、ＭＣＵ１４は、その数サ
イクル先までのリード処理動作及びライト処理動作にお
いて、信号処理装置１１内の各回路２１〜３３の中から
その時々の処理動作において電源供給を遮断してよい回
路はどの回路であってその遮断するタイミングはいつか
を求める。そして、ＭＣＵ１４は、信号処理装置１１か
らのサーボ情報に基づいて現在の処理状況を判断し信号
処理装置１１内の各回路２１〜３３の電源供給を制御す
るようにした。従って、信号処理装置１１はリード処理
動作時にはライト系の回路が電源供給が遮断制御され、
ライト動作時にはリード系の回路が電源供給が遮断制御
されることから、信号処理装置１１の消費電力は低減さ
れ、ディスク装置全体かみても消費電力の低減が図れ
る。しかも、リード処理動作時にはリード処理のための
回路には電源の供給がなされ、ライト動作時にはライト
処理のための回路には電源の供給がなされることから、
リード処理及びライト処理における信号処理速度の高速
化を保持することができる。
【０１４７】（２）本実施形態では、信号処理装置１１
の各回路において、電源投入して動作が安定するまでに
時間（フライング時間Ｔｆ１〜Ｔｆ５）を要する回路に
ついても、その時間を考慮して電源の遮断制御を行うよ
うにした。従って、信号処理のための処理動作を確実に
実行しつつ、よりきめ細かな消費電力の低減を図ること
ができる。
【０１４８】尚、実施の形態は上記実施形態に限定され
るものではなく、次のように変更してもよい。 ○それぞれ１回（１セクタ）のリード処理とライト処理
が交互に繰り返される場合において、図７及び図８に示
すように、ライト処理動作時には、ＡＧＣ２１、アナロ
グフィルタ２２、ＡＤＣ２３、ＳＥＲＶＯ２７及びサー
ボＰＬＬ３３の電源を遮断制御したり、リード処理動作
時には、ＳＥＲＶＯ２７及びサーボＰＬＬ３３の電源を
遮断制御するようにして実施してもよい。この場合、さ
らに消費電力の低減を図ることができる。
【０１４９】又、図７及び図８に示す制御においては、
信号処理装置１１の高速のチップが使用される。即ち、
信号処理装置１１の各回路２１〜３３の立ち上がり時間
が非常に短いものとなる。従って、該立ち上がり時間が
リード処理動作、ライト処理動作及びサーボ期間より確
実に短い場合には、前記サーボ情報に変えてＭＣＵ１４
が出力する次に実行するリード命令及びライト命令をサ
ーボ情報として使用しそのサーボ情報に基づいて電圧制
御信号ＳＧ１〜ＳＧ１３の出力タイミングを決定しても
よい。 ○それぞれ２回（２セクタ）のリード処理とライト処理
が交互に繰り返される場合において、図９に示すよう
に、ＡＧＣ２１、アナログフィルタ２２、ＡＤＣ２３、
ＳＥＲＶＯ２７及びサーボＰＬＬ３３の電源を常に供給
させるように実施してもよい。この場合、ＡＧＣ２１、
アナログフィルタ２２、ＡＤＣ２３、ＳＥＲＶＯ２７及
びサーボＰＬＬ３３には常に電源が供給されるが、消費
電力の低減を図ることができ、しかも、ＭＣＵ１４の負
荷を低減することができる。
【０１５０】○前記各フライング時間Ｔｆ１〜Ｔｆ５は
適宜変更して実施してもよい、例えば、図１０に示すよ
うに、第４フライング時間Ｔｆ４をサーボ期間と一致さ
せたり、同じく図１０に示すように、第３フライング時
間Ｔｆ３をさらに長くして実施してもよい。又、同じフ
ライング時間（Ｔｆ１やＴｆ２等）で定義したモジュー
ルも個々に別々のフライング時間を持ってもよい。
【０１５１】○磁気ディスク装置に具体化したが、光デ
ィスク装置等のその他のディスク装置の信号処理装置に
具体化してもよい。 ○信号処理装置１１内に電源制御回路３４を設けたが、
電源制御回路３４を外部装置に設けるとともに、前記配
線Ｌ１〜Ｌ１３をそれぞれ外部端子に接続し、その外部
端子と電源制御回路３４を備えた外部装置との間を接続
して実施してもよい。
【０１５２】
【発明の効果】請求項１〜１４に記載の発明によれば、
信号処理装置について高速化を保持しつつ消費電力の低
減を図ることができる。
【図面の簡単な説明】
【図１】磁気ディスク装置の要部システムブロツク図
【図２】信号処理装置の構成を示す電気ブロック回路
【図３】リード処理動作が連続する一連の動作における
各回路へ出力される電源制御信号の出力波形図。
【図４】ライト処理動作が連続する一連の動作における
各回路へ出力される電源制御信号の出力波形図。
【図５】リード・ライト処理動作が１セクタ毎に交互に
行われる動作における各回路の動作状態を示す説明図。
【図６】リード・ライト処理動作が２セクタ毎に交互に
行われる動作における各回路の動作状態を示す説明図。
【図７】リード・ライト処理動作が１セクタ毎に交互に
行われる別例を説明するための説明図。
【図８】リード・ライト処理動作が１セクタ毎に交互に
行われる別例を説明するための説明図。
【図９】リード・ライト処理動作が２セクタ毎に交互に
行われる別例を説明するための説明図。
【図１０】リード・ライト処理動作が２セクタ毎に交互
に行われる別例を説明するための説明図。
【符号の説明】
１０ 磁気ディスク装置 １１ 信号処理装置 １２ ハードディスクコントローラ（ＨＤＣ） １３ デジタルシグナルプロセッサ（ＤＳＰ） １４ マイクロコントローラユニット（ＭＣＵ） １５ ドライブヘッド １６ 外部装置 ２１ オートゲインコントロールアンプ（ＡＧＣ） ２２ アナログフィルタ ２３ Ａ／Ｄ変換回路（ＡＤＣ） ２４ リード系デジタル信号処理部 ２５ 複合演算回路 ２６ Ｄ／Ａ変換回路（ＩＤＡＣ） ２７ サーボ情報抽出回路（ＳＥＲＶＯ） ２８ ライト系デジタル処理部 ２９ プリコンペンセイト ３０ ライトドライバ ３１ シンセサイザＰＬＬ ３２ リードＰＬＬ ３３ サーボＰＬＬ ３４ 電源制御回路 Ｇ１〜Ｇ１３ 第１〜第１３ゲート回路

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 リード処理動作において、ドライブヘッ
    ドにて読み取られたリード信号からユーザデータを抽出
    するためにリード信号を信号処理するためのリード用信
    号処理回路部と、 ライト処理動作において、ライトデータをドライブヘッ
    ドにて書き込むためにそのライトデータをライト信号に
    信号処理するためのライト用信号処理回路部と、 サーボ期間において、前記リード信号からサーボ情報を
    抽出するためにリード信号を信号処理するためのサーボ
    用信号処理回路部と、を備えた信号処理装置の電源供給
    方法であって、 リード用信号処理回路部を構成する各回路、ライト用信
    号処理回路部を構成する各回路及びサーボ用信号処理回
    路部を構成する各回路の少なくとも１つの信号処理回路
    部の各回路について、それぞれ電源投入し安定動作する
    までの立ち上がり時間を予め求め、その立ち上がり時間
    を超える動作停止期間が前記回路に存在するとき、当該
    回路に対してその動作停止期間中その電源の供給を遮断
    するようにした信号処理装置の電源供給方法。
  2. 【請求項２】 請求項１に記載の信号処理装置の電源供
    給方法であって、 リード用信号処理回路部を構成する各回路は、オートゲ
    インコントロールアンプ、アナログフィルタ、Ａ／Ｄ変
    換回路、リード系デジタル信号処理部、及び、Ｄ／Ａ変
    換回路であり、 ライト処理動作中及びサーボ期間中の少なくともいずれ
    か一方の動作中において、その立ち上がり時間を超える
    動作停止期間が前記回路に存在するとき、当該回路に対
    してその動作停止期間中その電源の供給を遮断するよう
    にした信号処理装置の電源供給方法。
  3. 【請求項３】 請求項１に記載の信号処理装置の電源供
    給方法であって、 ライト用信号処理回路部を構成する各回路は、ライトド
    ライバ、プリコンペセイト、及び、ライト系デジタル信
    号処理部であり、 リード処理動作中及びサーボ期間中の少なくともいずれ
    か一方の動作中において、その立ち上がり時間を超える
    動作停止期間が前記回路に存在するとき、当該回路に対
    してその動作停止期間中その電源の供給を遮断するよう
    にした信号処理装置の電源供給方法。
  4. 【請求項４】 請求項１に記載の信号処理装置の電源供
    給方法であって、 サーボ用信号処理回路部を構成する各回路は、サーボ情
    報抽出回路及びサーボＰＬＬであり、 リード処理動作中及びライト動作中の少なくともいずれ
    か一方の動作中において、その立ち上がり時間を超える
    動作停止期間が前記回路に存在するとき、当該回路に対
    してその動作停止期間中その電源の供給を遮断するよう
    にした信号処理装置の電源供給方法。
  5. 【請求項５】 請求項１乃至４のいずれか１に記載の信
    号処理装置の電源供給方法であって、 前記信号処理装置が行う数サイクル先のリード処理動作
    又はライト処理動作を先読みした情報に基づいてその立
    ち上がり時間を超える動作停止期間が存在する回路を求
    め、前記サーボ情報に基づいて電源の供給を遮断するタ
    イミングを決定するようにした信号処理装置の電源供給
    方法。
  6. 【請求項６】 請求項５に記載の信号処理装置の電源供
    給方法であって、 前記信号処理装置が行う数サイクル先のリード処理動作
    又はライト処理動作を先読みした情報に基づいてその立
    ち上がり時間を超える動作停止期間が存在する回路を求
    める場合、同じ処理動作が連続する数に基づいて電源の
    供給を遮断する回路を求めるようにした信号処理装置の
    電源供給方法。
  7. 【請求項７】 請求項１乃至６のいずれか１に記載の信
    号処理装置の電源供給方法であって、 前記信号処理装置には、前記各回路に対して電源を供給
    制御するゲート回路をそれぞれ設けた電源制御回路が備
    えられ、そのゲート回路をオフさせて回路への電源の供
    給を遮断させるようにした信号処理装置の電源供給方
    法。
  8. 【請求項８】 請求項１乃至７のいずれか１に記載の信
    号処理装置の電源供給方法であって、 信号処理装置は１チップの半導体集積回路装置である信
    号処理装置の電源供給方法。
  9. 【請求項９】 リード処理動作において、ドライブヘッ
    ドにて読み取られたリード信号からユーザデータを抽出
    するためにリード信号を信号処理するためのリード用信
    号処理回路部と、 ライト処理動作において、ライトデータをドライブヘッ
    ドにて書き込むためにそのライトデータをライト信号に
    信号処理するためのライト用信号処理回路部と、 サーボ期間において、前記リード信号からサーボ情報を
    抽出するためにリード信号を信号処理するためのサーボ
    用信号処理回路部とを備えた信号処理装置であって、 リード用信号処理回路部を構成する各回路、ライト用信
    号処理回路部を構成する各回路及びサーボ用信号処理回
    路部を構成する各回路の少なくとも１つの信号処理回路
    部の各回路に対してそれぞれ電源を供給制御するゲート
    回路をそれぞれ設けた電源制御回路を備えた信号処理装
    置。
  10. 【請求項１０】 請求項９に記載の信号処理装置であっ
    て、 前記信号処理装置は１チップの半導体集積回路装置であ
    る信号処理装置。
  11. 【請求項１１】 リード処理動作においてドライブヘッ
    ドにて読み取られたリード信号からユーザデータを抽出
    するためにリード信号を信号処理するためのリード用信
    号処理回路部と、ライト処理動作においてライトデータ
    をドライブヘッドにて書き込むためにそのライトデータ
    をライト信号に信号処理するためのライト用信号処理回
    路部と、サーボ期間において前記リード信号からサーボ
    情報を抽出するためにリード信号を信号処理するための
    サーボ用信号処理回路部とを備えた信号処理装置を制御
    する制御装置であって、 外部装置からのリード情報又はライト情報に基づいて前
    記信号処理装置が行う数サイクル先のリード処理動作又
    はライト処理動作を先読みした情報を演算し、前記リー
    ド用信号処理回路部を構成する各回路、ライト用信号処
    理回路部を構成する各回路及びサーボ用信号処理回路部
    を構成する各回路の少なくとも１つの信号処理回路部の
    各回路について、それぞれ電源投入し安定動作するまで
    の立ち上がり時間と前記先読みした情報に基づいてその
    立ち上がり時間を超える動作停止期間が存在する回路を
    求め、前記信号処理装置からのサーボ情報に基づいて電
    源の供給を遮断するタイミングを決定し、当該回路に対
    して電源の供給を遮断するようにした制御装置。
  12. 【請求項１２】 請求項１１に記載の制御装置であっ
    て、 前記制御装置は１チップの半導体集積回路装置である制
    御装置。
  13. 【請求項１３】 リード処理動作においてドライブヘッ
    ドにて読み取られたリード信号からユーザデータを抽出
    するためにリード信号を信号処理するためのリード用信
    号処理回路部と、ライト処理動作においてライトデータ
    をドライブヘッドにて書き込むためにそのライトデータ
    をライト信号に信号処理するためのライト用信号処理回
    路部と、サーボ期間において前記リード信号からサーボ
    情報を抽出するためにリード信号を信号処理するための
    サーボ用信号処理回路部とを備えた信号処理装置と、 外部装置からのリード情報又はライト情報に基づいて前
    記信号処理装置が行う数サイクル先のリード処理動作又
    はライト処理動作を先読みした情報を演算し、前記リー
    ド用信号処理回路部を構成する各回路、ライト用信号処
    理回路部を構成する各回路及びサーボ用信号処理回路部
    を構成する各回路の少なくとも１つの信号処理回路部の
    各回路について、それぞれ電源投入し安定動作するまで
    の立ち上がり時間と前記先読みした情報に基づいてその
    立ち上がり時間を超えて動作停止期間が存在する回路を
    求め、前記信号処理装置からのサーボ情報に基づいて電
    源の供給を遮断するタイミングを決定し、当該回路に対
    して電源の供給を遮断する制御装置とを備えたディスク
    装置。
  14. 【請求項１４】 請求項１３に記載のディスク装置であ
    って、 前記信号処理装置及び制御装置はそれぞれ１チップの半
    導体集積回路装置であるディスク装置。
JP10118829A 1998-04-28 1998-04-28 信号処理装置の電源供給方法、信号処理装置、制御装置及びディスク装置 Pending JPH11312356A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP10118829A JPH11312356A (ja) 1998-04-28 1998-04-28 信号処理装置の電源供給方法、信号処理装置、制御装置及びディスク装置
US09/169,445 US6292322B1 (en) 1998-04-28 1998-10-09 Power supply control for a signal processing apparatus
TW087116909A TW409242B (en) 1998-04-28 1998-10-12 Signal processing apparatus, method of supplying power to a signal processing apparatus, control apparatus for controlling a signal processing apparatus, and disk drive
KR1019980044956A KR100279879B1 (ko) 1998-04-28 1998-10-27 신호 처리 장치의 전원 공급 방법, 신호 처리 장치, 제어 장치및 디스크 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10118829A JPH11312356A (ja) 1998-04-28 1998-04-28 信号処理装置の電源供給方法、信号処理装置、制御装置及びディスク装置

Publications (2)

Publication Number Publication Date
JPH11312356A true JPH11312356A (ja) 1999-11-09
JPH11312356A5 JPH11312356A5 (ja) 2005-02-17

Family

ID=14746193

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10118829A Pending JPH11312356A (ja) 1998-04-28 1998-04-28 信号処理装置の電源供給方法、信号処理装置、制御装置及びディスク装置

Country Status (4)

Country Link
US (1) US6292322B1 (ja)
JP (1) JPH11312356A (ja)
KR (1) KR100279879B1 (ja)
TW (1) TW409242B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7061594B2 (en) * 2000-11-09 2006-06-13 Burstein Technologies, Inc. Disc drive system and methods for use with bio-discs
US6813111B2 (en) * 2000-11-24 2004-11-02 Texas Instruments Incorporated Implementation method of digital phase-locked loop
US7200088B2 (en) * 2001-01-11 2007-04-03 Burstein Technologies, Inc. System and method of detecting investigational features related to a sample
US7111182B2 (en) * 2003-08-29 2006-09-19 Texas Instruments Incorporated Thread scheduling mechanisms for processor resource power management
US7782805B1 (en) 2005-02-08 2010-08-24 Med Belhadj High speed packet interface and method
JP2006236057A (ja) * 2005-02-25 2006-09-07 Sony Corp 情報処理装置および情報処理方法、並びにプログラム
US7907364B2 (en) * 2008-08-29 2011-03-15 Western Digital Technologies, Inc. Disk drive including a delay circuit to provide a delayed reset signal
US20100148708A1 (en) * 2008-12-11 2010-06-17 Jorgenson Joel A Voltage scaling of an electric motor load to reduce power consumption
US8135972B2 (en) 2009-03-10 2012-03-13 Cortina Systems, Inc. Data interface power consumption control

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0775043B2 (ja) * 1986-10-24 1995-08-09 ティアツク株式会社 磁気デイスク装置のデ−タ読み出し及び書き込み回路
US5402200A (en) * 1988-02-04 1995-03-28 Conner Peripherals, Inc. Low-power hard disk drive system architecture
JP2727689B2 (ja) 1989-10-06 1998-03-11 ソニー株式会社 デイスクドライブ装置
US5412809A (en) * 1992-11-12 1995-05-02 Mitsumi Electric Co., Ltd. Disk drive power control circuit and method
JP3122865B2 (ja) 1992-12-09 2001-01-09 日本テキサス・インスツルメンツ株式会社 Ａ／ｄコンバータ
US5412519A (en) * 1993-08-26 1995-05-02 International Business Machines Corporation Optimization of disk drive spindle speed during low power mode
US5452277A (en) * 1993-12-30 1995-09-19 International Business Machines Corporation Adaptive system for optimizing disk drive power consumption
EP1674974A3 (en) * 1994-06-07 2007-03-21 Hitachi, Global Storage Technologies Japan, Ltd. Information storing device
JPH08147795A (ja) * 1994-11-17 1996-06-07 Fujitsu Ltd 磁気テープ装置
US5774292A (en) * 1995-04-13 1998-06-30 International Business Machines Corporation Disk drive power management system and method

Also Published As

Publication number Publication date
KR100279879B1 (ko) 2001-03-02
KR19990081774A (ko) 1999-11-15
TW409242B (en) 2000-10-21
US6292322B1 (en) 2001-09-18

Similar Documents

Publication Publication Date Title
JP4180357B2 (ja) 磁気ディスク記憶システム
KR20050095829A (ko) 정보 처리 장치 및 소비 전력 제어 방법
KR100279879B1 (ko) 신호 처리 장치의 전원 공급 방법, 신호 처리 장치, 제어 장치및 디스크 장치
JP2944859B2 (ja) データの高速ダビング方法
JP2002056626A (ja) 光ディスク装置
JP2002312081A (ja) インタフェース回路およびディスクドライブ装置
JPH113565A (ja) データ記録再生方法及びその装置
US7839103B1 (en) Adjustable frequency PWM driver
JP2008269745A (ja) 再生装置、プログラム、及び再生方法
JP3946882B2 (ja) 信号処理回路及び信号処理回路の制御方法
JPH11288547A (ja) 情報記録再生装置
US5963900A (en) Power saving decoder and data recovery apparatus utilizing the same decoder and power saving decoding method
JP2526919B2 (ja) デイジタル式記録再生装置
JP2753139B2 (ja) データ記録再生装置
JP3061323B2 (ja) ディスク記録再生装置の記録再生制御回路
JP2001325048A (ja) ディスク記憶装置及び同装置における電力管理方法
JP3429902B2 (ja) 記憶装置
JP2010134858A (ja) データ処理回路
JP2850828B2 (ja) 磁気記録装置
JP2004039129A (ja) データ記録再生装置およびデータ記録再生システム
JP2623045B2 (ja) ディスク再生装置の再生制御回路
JP2007149256A (ja) ディスク記憶装置及びヘッドアンプ装置
JP2007157216A (ja) ディスク記録再生装置
JP2001014033A (ja) 位置制御装置
JPH0821201B2 (ja) デイジタル式記録再生装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040315

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040315

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060404

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060620

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060623

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060818

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060926