JPH11312601A - チップ状電気部品及びその製造方法 - Google Patents
チップ状電気部品及びその製造方法Info
- Publication number
- JPH11312601A JPH11312601A JP10119026A JP11902698A JPH11312601A JP H11312601 A JPH11312601 A JP H11312601A JP 10119026 A JP10119026 A JP 10119026A JP 11902698 A JP11902698 A JP 11902698A JP H11312601 A JPH11312601 A JP H11312601A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- overcoat layer
- electrode layer
- chip
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 239000011810 insulating material Substances 0.000 claims abstract description 13
- 238000005476 soldering Methods 0.000 claims abstract description 13
- 238000007747 plating Methods 0.000 claims description 50
- 238000000034 method Methods 0.000 claims description 8
- 230000004907 flux Effects 0.000 abstract description 11
- 230000008595 infiltration Effects 0.000 abstract 1
- 238000001764 infiltration Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 129
- 239000011521 glass Substances 0.000 description 15
- 229910052709 silver Inorganic materials 0.000 description 9
- 239000004332 silver Substances 0.000 description 9
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 7
- 238000009966 trimming Methods 0.000 description 7
- 229920005989 resin Polymers 0.000 description 6
- 239000011347 resin Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 5
- 239000003822 epoxy resin Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 3
- 229920003002 synthetic resin Polymers 0.000 description 3
- 239000000057 synthetic resin Substances 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 229920003217 poly(methylsilsesquioxane) Polymers 0.000 description 2
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 2
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Non-Adjustable Resistors (AREA)
Abstract
(57)【要約】
【課題】 チップ状電気部品を回路基板上に半田付けす
る際にフラックスが内部に浸入するのを防止できるチッ
プ状電気部品を得る。 【解決手段】 絶縁基板３の一方の面上に抵抗体９を形
成し、絶縁基板３の両端部に抵抗体９と電気的に接続さ
れた半田付用の端子電極１０を形成する。抵抗体９を覆
うように絶縁材料からなる二層のオーバコート層１１，
１２を形成する。端子電極１０は、下地電極層（５，
７，１３）を覆う多層のメッキ電極層１５を有してい
る。下側のオーバコート層１１を形成した後に多層のメ
ッキ電極層１５を形成する。その後に多層のメッキ電極
層１５と下地のオーバコード層１１との間に形成される
境界部１８を覆うようにオーバコート層１２を形成す
る。
る際にフラックスが内部に浸入するのを防止できるチッ
プ状電気部品を得る。 【解決手段】 絶縁基板３の一方の面上に抵抗体９を形
成し、絶縁基板３の両端部に抵抗体９と電気的に接続さ
れた半田付用の端子電極１０を形成する。抵抗体９を覆
うように絶縁材料からなる二層のオーバコート層１１，
１２を形成する。端子電極１０は、下地電極層（５，
７，１３）を覆う多層のメッキ電極層１５を有してい
る。下側のオーバコート層１１を形成した後に多層のメ
ッキ電極層１５を形成する。その後に多層のメッキ電極
層１５と下地のオーバコード層１１との間に形成される
境界部１８を覆うようにオーバコート層１２を形成す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、チップ抵抗器等の
チップ状電気部品及びその製造方法に関するものであ
る。
チップ状電気部品及びその製造方法に関するものであ
る。
【０００２】
【従来の技術】図７は、従来の角形チップ抵抗器（チッ
プ状電気部品）を表面実装した状態の断面図である。本
図に示すように、角形チップ抵抗器は、セラミックス基
板１０１の上にガラス系の抵抗ペーストを塗布してこれ
を焼成することにより抵抗体（電気素子）１０２を形成
している。そして半田付け用の接続電極１０３は、例え
ばガラス銀、ガラス金等により形成した上面電極１０４
及び下面電極１０５と樹脂銀等により形成した側面電極
１０６とからなる下地電極層の上にＮｉメッキ１０７ａ
及び半田メッキ１０７ｂからなるメッキ電極層１０７を
形成した構造が用いられる。そして、抵抗体１０２を覆
うようにガラス等の絶縁材料からなる一層以上のオーバ
コート層１０８が形成されている。オーバコート層１０
８は、Ｎｉメッキ１０７ａ及び半田メッキ１０７ｂを形
成する際に抵抗体１０２の主要部及び抵抗膜１０２に形
成したトリミング部１０２ａがメッキ液に晒されて抵抗
値が変化するのを防ぐ役割を果たしている。
プ状電気部品）を表面実装した状態の断面図である。本
図に示すように、角形チップ抵抗器は、セラミックス基
板１０１の上にガラス系の抵抗ペーストを塗布してこれ
を焼成することにより抵抗体（電気素子）１０２を形成
している。そして半田付け用の接続電極１０３は、例え
ばガラス銀、ガラス金等により形成した上面電極１０４
及び下面電極１０５と樹脂銀等により形成した側面電極
１０６とからなる下地電極層の上にＮｉメッキ１０７ａ
及び半田メッキ１０７ｂからなるメッキ電極層１０７を
形成した構造が用いられる。そして、抵抗体１０２を覆
うようにガラス等の絶縁材料からなる一層以上のオーバ
コート層１０８が形成されている。オーバコート層１０
８は、Ｎｉメッキ１０７ａ及び半田メッキ１０７ｂを形
成する際に抵抗体１０２の主要部及び抵抗膜１０２に形
成したトリミング部１０２ａがメッキ液に晒されて抵抗
値が変化するのを防ぐ役割を果たしている。
【０００３】この種の角形チップ抵抗器は、回路基板１
０９の表面に形成した回路パターンのランド部１１０
Ａ，１１０Ｂに載置した後、ウエブソルダリングを用い
て半田付けされる場合がある。その場合、ランド部１１
０Ａ，１１０Ｂとメッキ電極層１０７上とに亘って、半
田付け部１１１が形成される。
０９の表面に形成した回路パターンのランド部１１０
Ａ，１１０Ｂに載置した後、ウエブソルダリングを用い
て半田付けされる場合がある。その場合、ランド部１１
０Ａ，１１０Ｂとメッキ電極層１０７上とに亘って、半
田付け部１１１が形成される。
【０００４】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の角形チップ抵抗器では、メッキ電極層１０７
の端部とオーバコート層１０８の端部とが突き当るよう
に両者の層が形成されている。そのため、メッキ電極層
１０７とオーバコート層１０８との間に形成される境界
部の周囲には凹部が形成され、最悪の場合には境界部に
上面電極１０４上までいたるような溝Ｇが形成されるこ
とがある。そのため、ウエブソルダリングによりチップ
状電気部品を回路基板１０９上に半田付けすると、前述
の凹部に半田ペースト中に含まれる液状のフラックスＦ
が溜まり、このフラックスＦが溝Ｇを通って内部に浸入
し、抵抗体１０２の抵抗値を変化させたり、上面電極１
０４とメッキ電極層１０７との間に剥離を生じさせるお
それがある。
うな従来の角形チップ抵抗器では、メッキ電極層１０７
の端部とオーバコート層１０８の端部とが突き当るよう
に両者の層が形成されている。そのため、メッキ電極層
１０７とオーバコート層１０８との間に形成される境界
部の周囲には凹部が形成され、最悪の場合には境界部に
上面電極１０４上までいたるような溝Ｇが形成されるこ
とがある。そのため、ウエブソルダリングによりチップ
状電気部品を回路基板１０９上に半田付けすると、前述
の凹部に半田ペースト中に含まれる液状のフラックスＦ
が溜まり、このフラックスＦが溝Ｇを通って内部に浸入
し、抵抗体１０２の抵抗値を変化させたり、上面電極１
０４とメッキ電極層１０７との間に剥離を生じさせるお
それがある。
【０００５】本発明の目的は、チップ状電気部品を回路
基板上に半田付けする際にフラックスが内部に浸入する
のを防止できるチップ状電気部品及びその製造方法を提
供することにある。
基板上に半田付けする際にフラックスが内部に浸入する
のを防止できるチップ状電気部品及びその製造方法を提
供することにある。
【０００６】本発明の他の目的は、オーバコートの外表
面積を大きくして印刷表示を容易にできるチップ状電気
部品及びその製造方法を提供することにある。
面積を大きくして印刷表示を容易にできるチップ状電気
部品及びその製造方法を提供することにある。
【０００７】
【課題を解決するための手段】本発明の改良の対象とす
るチップ状電気部品は、絶縁基板の一方の面上に形成さ
れた抵抗体等の電気素子と、絶縁基板の端部に形成され
て電気素子と電気的に接続された半田付用の端子電極
と、電気素子を覆う絶縁材料からなる一層以上のオーバ
コート層とを具備している。そして、端子電極が絶縁基
板の端部上に形成された下地電極層と下地電極層を覆う
少なくとも一層以上のメッキ電極層とから構成されてい
る。下地電極層の構造は任意であり、ガラスまたは合成
樹脂に導電性粉末を添加した導電性ペーストを用いて形
成されたものでも、また一部が導電性ペーストにより形
成されその他の部分がスパッタリングによる薄膜で形成
されたものであってもよい。電気素子は、抵抗体、コン
デンサ、インダクタまたはこれらの任意の組み合わせで
あってもよい。抵抗体、コンデンサ等は、トリミングを
施して値を調整するものでも、またトリミングを施さな
いものでもよい。オーバコート層は、ガラス、合成樹脂
等の絶縁材料を用いて形成されればよく、一層でもまた
複数層でもよい。本発明では、メッキ電極層とオーバコ
ート層との間に形成される境界部を絶縁材料からなる境
界被覆部によって覆う。境界被覆部もガラス、合成樹脂
等により形成することができる。境界被覆部は、境界部
のみを覆う部分的なものであってもよいが、オーバコー
ト層を全体的に覆うものであってもよい。本発明によれ
ば、メッキ電極層の端部とオーバコート層の端部とが突
き当って形成される境界部にフラックスが浸入するよう
な溝が形成されても、この境界部は境界被覆部によって
覆われる。そのため、チップ状電気部品を回路基板上に
半田付けする際に発生するフラックスが境界部の周囲に
溜まり難く、また境界被覆部によって境界部が覆われて
いるため、フラックスが溝を通して内部に浸入するのを
防ぐことができる。そのため、電気素子の値が変化した
り、上面電極とメッキ電極層との間に剥離が発生するの
を防止できる。
るチップ状電気部品は、絶縁基板の一方の面上に形成さ
れた抵抗体等の電気素子と、絶縁基板の端部に形成され
て電気素子と電気的に接続された半田付用の端子電極
と、電気素子を覆う絶縁材料からなる一層以上のオーバ
コート層とを具備している。そして、端子電極が絶縁基
板の端部上に形成された下地電極層と下地電極層を覆う
少なくとも一層以上のメッキ電極層とから構成されてい
る。下地電極層の構造は任意であり、ガラスまたは合成
樹脂に導電性粉末を添加した導電性ペーストを用いて形
成されたものでも、また一部が導電性ペーストにより形
成されその他の部分がスパッタリングによる薄膜で形成
されたものであってもよい。電気素子は、抵抗体、コン
デンサ、インダクタまたはこれらの任意の組み合わせで
あってもよい。抵抗体、コンデンサ等は、トリミングを
施して値を調整するものでも、またトリミングを施さな
いものでもよい。オーバコート層は、ガラス、合成樹脂
等の絶縁材料を用いて形成されればよく、一層でもまた
複数層でもよい。本発明では、メッキ電極層とオーバコ
ート層との間に形成される境界部を絶縁材料からなる境
界被覆部によって覆う。境界被覆部もガラス、合成樹脂
等により形成することができる。境界被覆部は、境界部
のみを覆う部分的なものであってもよいが、オーバコー
ト層を全体的に覆うものであってもよい。本発明によれ
ば、メッキ電極層の端部とオーバコート層の端部とが突
き当って形成される境界部にフラックスが浸入するよう
な溝が形成されても、この境界部は境界被覆部によって
覆われる。そのため、チップ状電気部品を回路基板上に
半田付けする際に発生するフラックスが境界部の周囲に
溜まり難く、また境界被覆部によって境界部が覆われて
いるため、フラックスが溝を通して内部に浸入するのを
防ぐことができる。そのため、電気素子の値が変化した
り、上面電極とメッキ電極層との間に剥離が発生するの
を防止できる。
【０００８】境界被覆部は、メッキ電極層とオーバコー
ト層との間の境界部のみを覆うように形成してもよい
が、オーバコート層を二層以上で構成する場合には、オ
ーバコート層の最も外側に位置する最外オーバコート層
の一部により境界被覆部を形成してもよい。この場合、
最外オーバコート層は、メッキ電極層と最外オーバコー
ト層の下側に位置する他のオーバコート層との間に形成
される境界部を覆うように形成する。このようにすれ
ば、フラックスが内部に浸入するのを防ぐことができる
上、オーバコート層の外表面積を大きくできるため、オ
ーバコート層上への印刷表示が容易になる利点がある。
また印刷表示を行う代りに最外オーバコート層を有色の
絶縁ペーストで形成し、表示部分に有色の絶縁ペースト
を塗布しないで最外オーバコート層を形成する、いわゆ
る逆パターンによって表示を行ってもよい。この場合、
有色の絶縁ペーストを塗布しない部分、即ち表示部分
は、メッキ電極層と最外オーバコート層の下側に位置す
る他のオーバコート層との間に形成される境界部を避け
るように形成する。
ト層との間の境界部のみを覆うように形成してもよい
が、オーバコート層を二層以上で構成する場合には、オ
ーバコート層の最も外側に位置する最外オーバコート層
の一部により境界被覆部を形成してもよい。この場合、
最外オーバコート層は、メッキ電極層と最外オーバコー
ト層の下側に位置する他のオーバコート層との間に形成
される境界部を覆うように形成する。このようにすれ
ば、フラックスが内部に浸入するのを防ぐことができる
上、オーバコート層の外表面積を大きくできるため、オ
ーバコート層上への印刷表示が容易になる利点がある。
また印刷表示を行う代りに最外オーバコート層を有色の
絶縁ペーストで形成し、表示部分に有色の絶縁ペースト
を塗布しないで最外オーバコート層を形成する、いわゆ
る逆パターンによって表示を行ってもよい。この場合、
有色の絶縁ペーストを塗布しない部分、即ち表示部分
は、メッキ電極層と最外オーバコート層の下側に位置す
る他のオーバコート層との間に形成される境界部を避け
るように形成する。
【０００９】本発明のチップ状電気部品を製造するに
は、絶縁基板の一方の面上に形成された抵抗体等の電気
素子と、絶縁基板の端部に形成されて電気素子と電気的
に接続された半田付用の端子電極と、電気素子を覆う絶
縁材料からなる一層以上のオーバコート層とを具備し、
絶縁基板の端部上に形成された下地電極層と下地電極層
を覆う少なくとも一層以上のメッキ電極層とで端子電極
を構成する。そして、オーバコート層を形成した後にメ
ッキ電極層を形成し、その後にメッキ電極層とオーバコ
ート層との間に形成される境界部を絶縁材料によって覆
って境界被覆部を形成すればよい。
は、絶縁基板の一方の面上に形成された抵抗体等の電気
素子と、絶縁基板の端部に形成されて電気素子と電気的
に接続された半田付用の端子電極と、電気素子を覆う絶
縁材料からなる一層以上のオーバコート層とを具備し、
絶縁基板の端部上に形成された下地電極層と下地電極層
を覆う少なくとも一層以上のメッキ電極層とで端子電極
を構成する。そして、オーバコート層を形成した後にメ
ッキ電極層を形成し、その後にメッキ電極層とオーバコ
ート層との間に形成される境界部を絶縁材料によって覆
って境界被覆部を形成すればよい。
【００１０】また、オーバコート層を二層以上に構成
し、オーバコート層の最も外側に位置する最外オーバコ
ート層により境界被覆部を形成する場合には、オーバコ
ート層の最も外側に位置する最外オーバコート層の下側
に位置する他のオーバコート層を形成した後にメッキ電
極層を形成し、その後にメッキ電極層と他のオーバコー
ド層との間に形成される境界部を覆うように最外オーバ
コート層を形成すればよい。
し、オーバコート層の最も外側に位置する最外オーバコ
ート層により境界被覆部を形成する場合には、オーバコ
ート層の最も外側に位置する最外オーバコート層の下側
に位置する他のオーバコート層を形成した後にメッキ電
極層を形成し、その後にメッキ電極層と他のオーバコー
ド層との間に形成される境界部を覆うように最外オーバ
コート層を形成すればよい。
【００１１】また本発明は、一枚のチップ状基板の上に
複数の電気素子が形成され、これら複数の電気素子に対
してそれぞれ端子電極が接続された、いわゆる多連タイ
プのチップ状電気部品にも適用できる。
複数の電気素子が形成され、これら複数の電気素子に対
してそれぞれ端子電極が接続された、いわゆる多連タイ
プのチップ状電気部品にも適用できる。
【００１２】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。図１は角形チップ抵抗器に本発明
を適用したチップ状電気部品の断面図である。この角形
チップ抵抗器１はセラミックからなる絶縁性チップ状基
板３を用いる。この絶縁性チップ状基板３の上面両端部
にはそれぞれガラス銀ペーストからなる上面電極５，５
が形成されている。下面両端部にもそれぞれガラス銀ペ
ーストからなる下面電極７，７が形成されている。さら
に、絶縁性チップ状基板３の一方の面（上面）にはこの
上面電極５，５に両端部が重なる状態で酸化ルテニウム
やカーボンを含有するペーストにより抵抗体（電気素
子）９が形成されている。抵抗体９の上面は全体的にガ
ラス・ペースト材料からなる第１のオーバコート層１１
により覆われて保護されている。上面電極５と下面電極
７とは、上下両端部がそれぞれこの上面電極５及び下面
電極７と重なる状態で絶縁性チップ状基板３の両端面上
に形成された、樹脂銀ペーストまたはガラス銀ペースト
からなる側面電極１３によって相互に接続されている。
本例では、上面電極５と下面電極７と側面電極１３とに
より下地電極層が構成されている。この下地電極層の表
面は、多層のメッキ電極層１５により覆われている。こ
の多層のメッキ電極層１５は、下側にＮｉメッキ層１７
が形成され、その上に半田メッキ層１９が形成されて構
成されている。本例では、上面電極５、下面電極７、側
面電極１３及び多層のメッキ電極層１５により、抵抗体
９と電気的に接続された半田付用の端子電極１０が構成
されている。
施の形態を説明する。図１は角形チップ抵抗器に本発明
を適用したチップ状電気部品の断面図である。この角形
チップ抵抗器１はセラミックからなる絶縁性チップ状基
板３を用いる。この絶縁性チップ状基板３の上面両端部
にはそれぞれガラス銀ペーストからなる上面電極５，５
が形成されている。下面両端部にもそれぞれガラス銀ペ
ーストからなる下面電極７，７が形成されている。さら
に、絶縁性チップ状基板３の一方の面（上面）にはこの
上面電極５，５に両端部が重なる状態で酸化ルテニウム
やカーボンを含有するペーストにより抵抗体（電気素
子）９が形成されている。抵抗体９の上面は全体的にガ
ラス・ペースト材料からなる第１のオーバコート層１１
により覆われて保護されている。上面電極５と下面電極
７とは、上下両端部がそれぞれこの上面電極５及び下面
電極７と重なる状態で絶縁性チップ状基板３の両端面上
に形成された、樹脂銀ペーストまたはガラス銀ペースト
からなる側面電極１３によって相互に接続されている。
本例では、上面電極５と下面電極７と側面電極１３とに
より下地電極層が構成されている。この下地電極層の表
面は、多層のメッキ電極層１５により覆われている。こ
の多層のメッキ電極層１５は、下側にＮｉメッキ層１７
が形成され、その上に半田メッキ層１９が形成されて構
成されている。本例では、上面電極５、下面電極７、側
面電極１３及び多層のメッキ電極層１５により、抵抗体
９と電気的に接続された半田付用の端子電極１０が構成
されている。
【００１３】この例では、第１のオーバコート層１１を
全体的に覆い、しかも多層のメッキ電極層１５に跨がる
ように、第２のオーバコート層（最外オーバコート層）
１２が形成されている。この第２のオーバコート層１２
は、エポキシ樹脂またはガラスペーストを用いて形成さ
れており、多層のメッキ電極層１５と第２のオーバコー
ト層（最外オーバコート層）１２の下側に位置する第１
のオーバコート層１１との間に形成される境界部（多層
メッキ電極層１５と第１のオーバコート層１１とが突き
当たって形成される境界部）１８を覆うように形成され
ている。この例では、第２のオーバコート層１２の境界
部１８を覆う部分が境界被覆部を構成している。
全体的に覆い、しかも多層のメッキ電極層１５に跨がる
ように、第２のオーバコート層（最外オーバコート層）
１２が形成されている。この第２のオーバコート層１２
は、エポキシ樹脂またはガラスペーストを用いて形成さ
れており、多層のメッキ電極層１５と第２のオーバコー
ト層（最外オーバコート層）１２の下側に位置する第１
のオーバコート層１１との間に形成される境界部（多層
メッキ電極層１５と第１のオーバコート層１１とが突き
当たって形成される境界部）１８を覆うように形成され
ている。この例では、第２のオーバコート層１２の境界
部１８を覆う部分が境界被覆部を構成している。
【００１４】なお、図１中符号２１は抵抗体９にレーザ
ーを照射することにより形成された抵抗値調整用のトリ
ミング溝である。
ーを照射することにより形成された抵抗値調整用のトリ
ミング溝である。
【００１５】図２乃至図４は角形チップ抵抗器の製造過
程を説明するために用いる図である。角形チップ抵抗器
１を製造するにはまず、複数のチップ状基板２３に分割
できるように上下両面に分割用縦スリット２５及び分割
用横スリット２７が設けられたセラミックからなる大型
基板２９を準備する。そしてこの大型基板２９の上面
に、分割用横スリット２７の区分に応じて分割用縦スリ
ット２５を挟んで（大型基板２９の左右両端部にも）ガ
ラス銀ペーストを印刷形成し、約８５０℃の温度で硬化
させて上面電極５を形成する［図２（Ａ）］。次に、大
型基板２９の下面に、やはり分割用横スリット２７の区
分に応じて分割用縦スリット２５を挟んで（やはり大型
基板２９の左右両端部にも）、すなわち上面電極５に対
応する位置にガラス銀ペーストを印刷形成し、約８５０
℃の温度で硬化させて下面電極７を形成する［図２
（Ｂ）］。
程を説明するために用いる図である。角形チップ抵抗器
１を製造するにはまず、複数のチップ状基板２３に分割
できるように上下両面に分割用縦スリット２５及び分割
用横スリット２７が設けられたセラミックからなる大型
基板２９を準備する。そしてこの大型基板２９の上面
に、分割用横スリット２７の区分に応じて分割用縦スリ
ット２５を挟んで（大型基板２９の左右両端部にも）ガ
ラス銀ペーストを印刷形成し、約８５０℃の温度で硬化
させて上面電極５を形成する［図２（Ａ）］。次に、大
型基板２９の下面に、やはり分割用横スリット２７の区
分に応じて分割用縦スリット２５を挟んで（やはり大型
基板２９の左右両端部にも）、すなわち上面電極５に対
応する位置にガラス銀ペーストを印刷形成し、約８５０
℃の温度で硬化させて下面電極７を形成する［図２
（Ｂ）］。
【００１６】そして、大型基板２９の上面に形成された
上面電極５に両端部が重なるように、分割されるべき各
チップ状基板２３の表面に酸化ルテニウムまたはカーボ
ンを含有する抵抗体ペーストを印刷して抵抗体９を形成
する［図３（Ａ）］。次に、この抵抗体９にトリミング
を施して抵抗値調整のためのトリミング溝２１を形成し
てから［図３（Ｂ）］、抵抗体９をガラス・ペースト材
料で覆って第１のオーバコート層１１を形成する［図３
（Ｃ）］。その後、大型基板２９を分割用縦スリット２
５に沿って分割して、中型基板３１（短冊状基板）を形
成する［図３（Ｄ）］。
上面電極５に両端部が重なるように、分割されるべき各
チップ状基板２３の表面に酸化ルテニウムまたはカーボ
ンを含有する抵抗体ペーストを印刷して抵抗体９を形成
する［図３（Ａ）］。次に、この抵抗体９にトリミング
を施して抵抗値調整のためのトリミング溝２１を形成し
てから［図３（Ｂ）］、抵抗体９をガラス・ペースト材
料で覆って第１のオーバコート層１１を形成する［図３
（Ｃ）］。その後、大型基板２９を分割用縦スリット２
５に沿って分割して、中型基板３１（短冊状基板）を形
成する［図３（Ｄ）］。
【００１７】中型基板３１を形成した後に、上下両端部
がそれぞれこの上面電極５及び下面電極７と重なるよう
に約２０μの厚さで、分割用横スリット２７の区分に応
じて中型基板３１の端面上に樹脂銀ペーストを塗布し、
約２００℃の温度で硬化させて側面電極１３を形成して
下地電極層（５，７，１３）を構成する［図４
（Ａ）］。そして、各角形チップ抵抗器の下地電極層を
覆うように無電解メッキによりＮｉメッキを行ってＮｉ
メッキ層１７を形成し［図４（Ｂ）］、このＮｉメッキ
層１７の表面上に無電解メッキにより半田メッキを行っ
て半田メッキ層１９を形成してメッキ電極層１５を形成
する［図４（Ｃ）］。次にメッキ層電極層１５と第１の
オーバコート層１１との間に形成される境界部１８を覆
うようにして第１のオーバコート層の１１上にエポキシ
樹脂等のレジン・ペーストを印刷して最外オーバコート
層１２を形成する［図１参照］。次に、分割用横スリッ
ト２７に沿ってスクライブをして中型基板３１をチップ
基板に分割して角形チップ抵抗器を完成する。
がそれぞれこの上面電極５及び下面電極７と重なるよう
に約２０μの厚さで、分割用横スリット２７の区分に応
じて中型基板３１の端面上に樹脂銀ペーストを塗布し、
約２００℃の温度で硬化させて側面電極１３を形成して
下地電極層（５，７，１３）を構成する［図４
（Ａ）］。そして、各角形チップ抵抗器の下地電極層を
覆うように無電解メッキによりＮｉメッキを行ってＮｉ
メッキ層１７を形成し［図４（Ｂ）］、このＮｉメッキ
層１７の表面上に無電解メッキにより半田メッキを行っ
て半田メッキ層１９を形成してメッキ電極層１５を形成
する［図４（Ｃ）］。次にメッキ層電極層１５と第１の
オーバコート層１１との間に形成される境界部１８を覆
うようにして第１のオーバコート層の１１上にエポキシ
樹脂等のレジン・ペーストを印刷して最外オーバコート
層１２を形成する［図１参照］。次に、分割用横スリッ
ト２７に沿ってスクライブをして中型基板３１をチップ
基板に分割して角形チップ抵抗器を完成する。
【００１８】図５は本発明を適用した他の角形チップ抵
抗器の断面図である。この角形チップ抵抗器１´は最外
オーバコート層の構成を変更したものであり、多層のメ
ッキ電極層１５と第１のオーバコート層１１との間に形
成される境界部１８の部分のみをエポキシ樹脂等のレジ
ン・ペーストで覆って境界被覆部３３を形成している。
抗器の断面図である。この角形チップ抵抗器１´は最外
オーバコート層の構成を変更したものであり、多層のメ
ッキ電極層１５と第１のオーバコート層１１との間に形
成される境界部１８の部分のみをエポキシ樹脂等のレジ
ン・ペーストで覆って境界被覆部３３を形成している。
【００１９】図６（Ａ）は、いわゆる横パターン抵抗体
を備える角形チップ抵抗器に本発明を適用した本発明の
更に他の実施の形態のチップ状電気部品の平面図であ
り、図６（Ｂ）は図６（Ａ）のＢ−Ｂ線断面図である。
なお、図６（Ａ）は、理解を容易にするため、メッキ層
及びオーバコート層を省略して描いている。本実施の形
態の角形チップ抵抗器では、一対の上面電極４５，４５
は、側面電極１３と接続される端子電極４５ａと、端子
電極４５ａの端部から延びる接続電極部４５ｂとを有す
るＬ字形状を呈している。そして、抵抗体４９は、一対
の接続電極部４５ｂ，４５ｂに幅方向の両端部が重なる
状態で形成されている。これにより抵抗体４９は、基板
３の長手方向と直交する幅方向の端部が一対の上面電極
４５，４５に接続されることになる。また本例では、第
１のオーバコート層５１と第２のオーバコート層５２と
第３のオーバコート層（最外オーバコート層）５４との
３層により多層のオーバコート層を形成している。第１
のオーバコート層５１は、ガラス・ペースト材料からな
り、抵抗体４９の上面を全体的に覆っている。この第１
のオーバコート層５１は、抵抗体４９に抵抗値調整用の
トリミング溝６１を形成する前に形成するものであり、
抵抗値調整用のトリミング溝６１を形成する際のレーザ
ー照射を容易にする役割を果たしている。第２のオーバ
コート層５２は、ガラス・ペースト材料からなり、第１
のオーバコート層５１の上面を全体的に覆っている。こ
の第２のオーバコート層５２は、抵抗体４９と重なる部
分を除く上面電極４５及び側面電極１３上に多層のメッ
キ電極層１５を形成する際に抵抗体４９を保護し、且つ
抵抗値調整用のトリミング溝６１にメッキ液が浸入する
のを阻止する役割を果たしている。最外オーバコート層
５４は、エポキシ樹脂等のレジン・ペーストからなり、
多層のメッキ電極層１５と第２のオーバコート層５２と
の間に形成される境界部［図６（Ａ）に示すＫ1 〜Ｋ6
の部分］を覆うように角形チップ抵抗器の表面全体に形
成されている。
を備える角形チップ抵抗器に本発明を適用した本発明の
更に他の実施の形態のチップ状電気部品の平面図であ
り、図６（Ｂ）は図６（Ａ）のＢ−Ｂ線断面図である。
なお、図６（Ａ）は、理解を容易にするため、メッキ層
及びオーバコート層を省略して描いている。本実施の形
態の角形チップ抵抗器では、一対の上面電極４５，４５
は、側面電極１３と接続される端子電極４５ａと、端子
電極４５ａの端部から延びる接続電極部４５ｂとを有す
るＬ字形状を呈している。そして、抵抗体４９は、一対
の接続電極部４５ｂ，４５ｂに幅方向の両端部が重なる
状態で形成されている。これにより抵抗体４９は、基板
３の長手方向と直交する幅方向の端部が一対の上面電極
４５，４５に接続されることになる。また本例では、第
１のオーバコート層５１と第２のオーバコート層５２と
第３のオーバコート層（最外オーバコート層）５４との
３層により多層のオーバコート層を形成している。第１
のオーバコート層５１は、ガラス・ペースト材料からな
り、抵抗体４９の上面を全体的に覆っている。この第１
のオーバコート層５１は、抵抗体４９に抵抗値調整用の
トリミング溝６１を形成する前に形成するものであり、
抵抗値調整用のトリミング溝６１を形成する際のレーザ
ー照射を容易にする役割を果たしている。第２のオーバ
コート層５２は、ガラス・ペースト材料からなり、第１
のオーバコート層５１の上面を全体的に覆っている。こ
の第２のオーバコート層５２は、抵抗体４９と重なる部
分を除く上面電極４５及び側面電極１３上に多層のメッ
キ電極層１５を形成する際に抵抗体４９を保護し、且つ
抵抗値調整用のトリミング溝６１にメッキ液が浸入する
のを阻止する役割を果たしている。最外オーバコート層
５４は、エポキシ樹脂等のレジン・ペーストからなり、
多層のメッキ電極層１５と第２のオーバコート層５２と
の間に形成される境界部［図６（Ａ）に示すＫ1 〜Ｋ6
の部分］を覆うように角形チップ抵抗器の表面全体に形
成されている。
【００２０】
【発明の効果】本発明によれば、メッキ電極層の端部と
オーバコート層の端部とが突き当って形成される境界部
にフラックスが浸入するような溝が形成されても、この
境界部は境界被覆部によって覆われる。そのため、チッ
プ状電気部品を回路基板上に半田付けする際に発生する
フラックスが境界部の周囲に溜まり難く、また境界被覆
部によって境界部が覆われているため、フラックスが溝
を通して内部に浸入するのを防ぐことができる。そのた
め、電気素子の値が変化したり、上面電極とメッキ電極
層との間に剥離が発生するのを防止できる。
オーバコート層の端部とが突き当って形成される境界部
にフラックスが浸入するような溝が形成されても、この
境界部は境界被覆部によって覆われる。そのため、チッ
プ状電気部品を回路基板上に半田付けする際に発生する
フラックスが境界部の周囲に溜まり難く、また境界被覆
部によって境界部が覆われているため、フラックスが溝
を通して内部に浸入するのを防ぐことができる。そのた
め、電気素子の値が変化したり、上面電極とメッキ電極
層との間に剥離が発生するのを防止できる。
【図１】本発明の実施の形態の一例のチップ状電気部品
の断面図である。
の断面図である。
【図２】チップ状電気部品の製造過程を説明する図であ
り、（Ａ）は上面電極を形成した場合を示す平面図、
（Ｂ）は下面電極を形成した場合を示す正面図である。
り、（Ａ）は上面電極を形成した場合を示す平面図、
（Ｂ）は下面電極を形成した場合を示す正面図である。
【図３】（Ａ）〜（Ｄ）はチップ状電気部品の製造過程
を説明する図であり、中型基板を構成するまでの過程を
それぞれ示す図である。
を説明する図であり、中型基板を構成するまでの過程を
それぞれ示す図である。
【図４】（Ａ）〜（Ｃ）はチップ状電気部品の製造過程
を説明する図であり、チップ状電気部品の完成品を製造
するまでの過程をそれぞれ示す図である。
を説明する図であり、チップ状電気部品の完成品を製造
するまでの過程をそれぞれ示す図である。
【図５】本発明の他の実施の形態のチップ状電気部品の
断面図である。
断面図である。
【図６】（Ａ）は本発明の更に他の実施の形態のチップ
状電気部品の平面図であり、（Ｂ）は断面図である。
状電気部品の平面図であり、（Ｂ）は断面図である。
【図７】従来のチップ状電気部品の断面図である。
１ 角形チップ抵抗器 ３ 絶縁性チップ状基板 ５ 上面電極 ７ 下面電極 ９ 抵抗体 １０ 端子電極 １１ 第１のオーバコート層 １２ 第２のオーバコート層（最外オーバコート層） １３ 側面電極 １５ 多層メッキ電極層 ５１ 第１のオーバコート層 ５２ 第２のオーバコート層 ５４ 第３のオーバコート層（最外オーバコート層）
Claims (4)
- 【請求項１】 絶縁基板の一方の面上に形成された抵抗
体等の電気素子と、前記絶縁基板の端部に形成されて前
記電気素子と電気的に接続された半田付用の端子電極
と、前記電気素子を覆う絶縁材料からなる一層以上のオ
ーバコート層とを具備し、 前記端子電極が前記絶縁基板の端部上に形成された下地
電極層と前記下地電極層を覆う少なくとも一層以上のメ
ッキ電極層とから構成されるチップ状電気部品であっ
て、 前記メッキ電極層と前記オーバコート層との間に形成さ
れる境界部が絶縁材料からなる境界被覆部によって覆わ
れていることを特徴とするチップ状電気部品。 - 【請求項２】 絶縁基板の一方の面上に形成された抵抗
体等の電気素子と、前記絶縁基板の端部に形成されて前
記電気素子と電気的に接続された半田付用の端子電極
と、前記電気素子を覆う絶縁材料からなる二層以上のオ
ーバコート層とを具備し、 前記端子電極が前記絶縁基板の端部上に形成された下地
電極層と前記下地電極層を覆う少なくとも一層以上のメ
ッキ電極層とから構成されるチップ状電気部品であっ
て、 前記オーバコート層の最も外側に位置する最外オーバコ
ート層は、前記メッキ電極層と前記最外オーバコート層
の下側に位置する他のオーバコート層との間に形成され
る境界部を覆うように形成されていることを特徴とする
チップ状電気部品。 - 【請求項３】 絶縁基板の一方の面上に形成された抵抗
体等の電気素子と、前記絶縁基板の端部に形成されて前
記電気素子と電気的に接続された半田付用の端子電極
と、前記電気素子を覆う絶縁材料からなる一層以上のオ
ーバコート層とを具備し、 前記端子電極が前記絶縁基板の端部上に形成された下地
電極層と前記下地電極層を覆う少なくとも一層以上のメ
ッキ電極層とから構成されるチップ状電気部品の製造方
法であって、 前記オーバコート層を形成した後に前記メッキ電極層を
形成し、その後に前記メッキ電極層と前記オーバコート
層との間に形成される境界部を絶縁材料によって覆って
境界被覆部を形成することを特徴とするチップ状電気部
品の製造方法。 - 【請求項４】 絶縁基板の一方の面上に形成された抵抗
体等の電気素子と、前記絶縁基板の端部に形成されて前
記電気素子と電気的に接続された半田付用の端子電極
と、前記電気素子を覆う絶縁材料からなる二層以上のオ
ーバコート層とを具備し、 前記端子電極が前記絶縁基板の端部上に形成された下地
電極層と前記下地電極層を覆う少なくとも一層以上のメ
ッキ電極層とから構成されるチップ状電気部品の製造方
法であって、 前記オーバコート層の最も外側に位置する最外オーバコ
ート層の下側に位置する他のオーバコート層を形成した
後に前記メッキ電極層を形成し、その後に前記メッキ電
極層と前記他のオーバコード層との間に形成される境界
部を覆うように前記最外オーバコート層を形成すること
を特徴とするチップ状電気部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10119026A JPH11312601A (ja) | 1998-04-28 | 1998-04-28 | チップ状電気部品及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10119026A JPH11312601A (ja) | 1998-04-28 | 1998-04-28 | チップ状電気部品及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11312601A true JPH11312601A (ja) | 1999-11-09 |
Family
ID=14751155
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10119026A Withdrawn JPH11312601A (ja) | 1998-04-28 | 1998-04-28 | チップ状電気部品及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11312601A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003060929A1 (en) * | 2002-01-15 | 2003-07-24 | Matsushita Electric Industrial Co., Ltd. | Method for manufacturing chip resistor |
-
1998
- 1998-04-28 JP JP10119026A patent/JPH11312601A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003060929A1 (en) * | 2002-01-15 | 2003-07-24 | Matsushita Electric Industrial Co., Ltd. | Method for manufacturing chip resistor |
| US7237324B2 (en) | 2002-01-15 | 2007-07-03 | Matsushita Electric Industrial Co., Ltd. | Method for manufacturing chip resistor |
| CN100353467C (zh) * | 2002-01-15 | 2007-12-05 | 松下电器产业株式会社 | 多联片状电阻的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7782173B2 (en) | Chip resistor | |
| US4300115A (en) | Multilayer via resistors | |
| US7782174B2 (en) | Chip resistor | |
| JPH11144904A (ja) | チップ電子部品 | |
| JPH08306503A (ja) | チップ状電子部品 | |
| JPH11288839A (ja) | 積層チップ型電子部品及びその製造方法 | |
| WO2017033793A1 (ja) | チップ抵抗器およびチップ抵抗器の製造方法 | |
| US5790385A (en) | One-chip electronic composite component | |
| JP2000306711A (ja) | 多連チップ抵抗器およびその製造方法 | |
| JP3567144B2 (ja) | チップ形抵抗器およびその製造方法 | |
| JPH11312601A (ja) | チップ状電気部品及びその製造方法 | |
| US10276285B2 (en) | Chip resistor | |
| US5898563A (en) | Chip composite electronic component with improved moisture resistance and method of manufacturing the same | |
| JP3370685B2 (ja) | 角形チップ抵抗器の製造方法 | |
| JPH04214601A (ja) | 機能修正用角形チップ抵抗器およびその製造方法 | |
| JPH10233485A (ja) | 複合チップ部品 | |
| JP2001155903A (ja) | 電子部品 | |
| JP3353037B2 (ja) | チップ抵抗器 | |
| JP2003297670A (ja) | チップ型複合部品 | |
| JPH11144903A (ja) | チップ電子部品 | |
| JP2002246206A (ja) | チップ抵抗器及びその製造方法 | |
| JPH08222478A (ja) | チップ型電子部品 | |
| JPH10214722A (ja) | チップ部品 | |
| JP3649668B2 (ja) | チップ型ネットワーク抵抗器のトリミング方法 | |
| JPH0138924Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050705 |