JPH11312704A - ボンドパッドを有するデュアルダマスク - Google Patents
ボンドパッドを有するデュアルダマスクInfo
- Publication number
- JPH11312704A JPH11312704A JP10365074A JP36507498A JPH11312704A JP H11312704 A JPH11312704 A JP H11312704A JP 10365074 A JP10365074 A JP 10365074A JP 36507498 A JP36507498 A JP 36507498A JP H11312704 A JPH11312704 A JP H11312704A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- bond pad
- forming
- etching
- via hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
- H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
- H10W20/082—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts the openings being tapered via holes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
- H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
- H10W20/084—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures
- H10W20/088—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures involving partial etching of via holes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/019—Manufacture or treatment of bond pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
- H10W72/07553—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in shapes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/251—Materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/29—Bond pads specially adapted therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5524—Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5525—Materials of bond wires comprising metals or metalloids, e.g. silver comprising copper [Cu]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/59—Bond pads specially adapted therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/921—Structures or relative sizes of bond pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/934—Cross-sectional shape, i.e. in side view
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 集積回路中にボンドパッドを形成させる方
法。 【解決手段】 下に置かれたデバイス層の上に位置決め
され、バイア穴の底部では下に置かれたデバイス層にま
で延在している少なくとも１個のバイア穴を前記の絶縁
層中に形成させ、実質的に所望のボンドパッドの形をと
るボンドパッド溝を形成させ、絶縁層の前記の上側表面
上に導電性材料の層を載置し、導電性材料の前記の層
に、前記のバイア穴及び前記のボンドパッド溝を実質的
に同時に充填させ、かつ前記の絶縁層の前記の上側表面
を露出させるのに十分な程度の、導電性材料の前記の層
の除去によって基板の上に配置された積層を貫通してデ
ュアルダマスクエッチングを実施してボンドパッドを形
成させる。 【効果】 デュアルダマスク技術により、薄い金属被膜
の領域を有するボンドパッドを形成する可能性がなくな
り、露出した絶縁体の形成領域により、ボンドワイヤと
の電気的接触が乏しくなる可能性の増大を阻止される。
法。 【解決手段】 下に置かれたデバイス層の上に位置決め
され、バイア穴の底部では下に置かれたデバイス層にま
で延在している少なくとも１個のバイア穴を前記の絶縁
層中に形成させ、実質的に所望のボンドパッドの形をと
るボンドパッド溝を形成させ、絶縁層の前記の上側表面
上に導電性材料の層を載置し、導電性材料の前記の層
に、前記のバイア穴及び前記のボンドパッド溝を実質的
に同時に充填させ、かつ前記の絶縁層の前記の上側表面
を露出させるのに十分な程度の、導電性材料の前記の層
の除去によって基板の上に配置された積層を貫通してデ
ュアルダマスクエッチングを実施してボンドパッドを形
成させる。 【効果】 デュアルダマスク技術により、薄い金属被膜
の領域を有するボンドパッドを形成する可能性がなくな
り、露出した絶縁体の形成領域により、ボンドワイヤと
の電気的接触が乏しくなる可能性の増大を阻止される。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体デバイス、
更に詳細にはデュアルダマスクを用いたボンドパッドを
形成する改善された方法に関するものである。
更に詳細にはデュアルダマスクを用いたボンドパッドを
形成する改善された方法に関するものである。
【０００２】
【従来の技術】半導体製造業者たちは、デバイスサイズ
を小さくしつつ、半導体デバイスの能力及び性能を絶え
ず改善しなければならない。小さなデバイスサイズを維
持しようとして、大多数の半導体製造業者たちは、デバ
イスの個々の部材を最小寸法にしている。更に、製造業
者たちは、部材によって費やされるデバイス面積を小さ
くするために、水平方向の集積だけを用いるのと対照的
に、前記の部材をますます垂直方向に集積している。垂
直方向の集積は、典型的には、デバイス中の数層の導電
層を使用し、かつ例えばバイア又はバイア相互接続とし
て従来技術で公知の階間（inter-level）接触を用いて
前記の層を相互接続させることによって達成される。
を小さくしつつ、半導体デバイスの能力及び性能を絶え
ず改善しなければならない。小さなデバイスサイズを維
持しようとして、大多数の半導体製造業者たちは、デバ
イスの個々の部材を最小寸法にしている。更に、製造業
者たちは、部材によって費やされるデバイス面積を小さ
くするために、水平方向の集積だけを用いるのと対照的
に、前記の部材をますます垂直方向に集積している。垂
直方向の集積は、典型的には、デバイス中の数層の導電
層を使用し、かつ例えばバイア又はバイア相互接続とし
て従来技術で公知の階間（inter-level）接触を用いて
前記の層を相互接続させることによって達成される。
【０００３】個々の部材の寸法が小さくなるので、種々
の導電性層の相互接続は更に困難になる。種々の導電性
層の相互接続の問題を解決するための最近の試みには、
ダマスク技術として従来技術で一般に公知のエッチング
及びマスクの順序が含まれる。ダマスク技術には、絶縁
体の層中に複数の溝を形成させ、引き続きその溝を金属
で充填し、次にこれを、絶縁体の表面に至るまで研磨し
て所望の金属パターンを形成させることが含まれる。デ
ュアルダマスクとして一般に公知の工程の場合、上記の
２つの金属溝及び上記の金属パターンと種々の別の導電
性層を電気的に接続するバイア相互接続は、典型的には
実質的に同時に充填されている。
の導電性層の相互接続は更に困難になる。種々の導電性
層の相互接続の問題を解決するための最近の試みには、
ダマスク技術として従来技術で一般に公知のエッチング
及びマスクの順序が含まれる。ダマスク技術には、絶縁
体の層中に複数の溝を形成させ、引き続きその溝を金属
で充填し、次にこれを、絶縁体の表面に至るまで研磨し
て所望の金属パターンを形成させることが含まれる。デ
ュアルダマスクとして一般に公知の工程の場合、上記の
２つの金属溝及び上記の金属パターンと種々の別の導電
性層を電気的に接続するバイア相互接続は、典型的には
実質的に同時に充填されている。
【０００４】通常のデュアルダマスク技術の場合、バイ
ア相互接続は、典型的にはボンドパッドを含む上に置か
れた金属被覆を用いて実質的に同時に形成されている。
この技術は、絶縁体を貫通する穴（穴は、最終的には、
バイアを形成するための金属又は別の導電性材料で充填
されている）が、次のメタライゼーション・リソグラフ
ィーで使用されるフォトレジストの層の付着の前に形成
されることが必要である。上に置かれた金属被覆から形
成されたボンドパッドは、半導体集積回路の上側表面の
上に適切に配置されている。ボンドパッドは、下に置か
れた金属被覆層に外付け回路を電気的に接続するために
使用されている。典型的には、例えばＡｌ、Ｃｕ及び／
又はこれらの合金のような金属導体から形成されたボン
ドワイヤは、外付け回路への接続の可能な外部導線へボ
ンドパッドを接続するために使用されている。多くの場
合、プリップチップパッケージと呼ばれる集積されたパ
ッケージが使用できる。通常、フリップチップパッケー
ジは、極めて短いボンドワイヤを有しているか又は多く
の場合、ボンドワイヤを有していない。
ア相互接続は、典型的にはボンドパッドを含む上に置か
れた金属被覆を用いて実質的に同時に形成されている。
この技術は、絶縁体を貫通する穴（穴は、最終的には、
バイアを形成するための金属又は別の導電性材料で充填
されている）が、次のメタライゼーション・リソグラフ
ィーで使用されるフォトレジストの層の付着の前に形成
されることが必要である。上に置かれた金属被覆から形
成されたボンドパッドは、半導体集積回路の上側表面の
上に適切に配置されている。ボンドパッドは、下に置か
れた金属被覆層に外付け回路を電気的に接続するために
使用されている。典型的には、例えばＡｌ、Ｃｕ及び／
又はこれらの合金のような金属導体から形成されたボン
ドワイヤは、外付け回路への接続の可能な外部導線へボ
ンドパッドを接続するために使用されている。多くの場
合、プリップチップパッケージと呼ばれる集積されたパ
ッケージが使用できる。通常、フリップチップパッケー
ジは、極めて短いボンドワイヤを有しているか又は多く
の場合、ボンドワイヤを有していない。
【０００５】第１Ａ図は、積層半導体構造体１００の断
面図を表している。積層半導体構造体１００には、半導
体基板１０２、絶縁体１０６の層を重ねられた、下に置
かれた導電性層１０４が含まれている。複数のバイア穴
１０８は、下に置かれた導電性層１０４とボンドパッド
溝１１０との間にコンジットを形成している。ボンドパ
ッド溝１１０は、形成させるべきボンドパッドの所望の
厚さに近い深さＡＴ＠まで、絶縁体１０６の層の一部を
除去することによって形成されている。
面図を表している。積層半導体構造体１００には、半導
体基板１０２、絶縁体１０６の層を重ねられた、下に置
かれた導電性層１０４が含まれている。複数のバイア穴
１０８は、下に置かれた導電性層１０４とボンドパッド
溝１１０との間にコンジットを形成している。ボンドパ
ッド溝１１０は、形成させるべきボンドパッドの所望の
厚さに近い深さＡＴ＠まで、絶縁体１０６の層の一部を
除去することによって形成されている。
【０００６】バイア穴１０８及びボンドパッド溝１１０
が形成された後に、金属被覆層１１２が、ブランケット
付着工程を用いて、実質的に同時にバイア穴１０８及び
ボンドパッド溝１１０を充填する絶縁体層１０６の上に
載置されている。金属被覆層１１２は、典型的には、予
め定められた高さまで、絶縁体層１０６の上側表面上に
延在している。ボンドパッドを形成させるために、絶縁
体層１０６の上側表面上に延在している金属被覆層１１
２の１１２−１部分は、絶縁体層１０６を露出するよう
に除去されなければならない。こうして、ボンドパッド
は、ボンドパッド溝１１０の中に残っている金属から形
成されている。
が形成された後に、金属被覆層１１２が、ブランケット
付着工程を用いて、実質的に同時にバイア穴１０８及び
ボンドパッド溝１１０を充填する絶縁体層１０６の上に
載置されている。金属被覆層１１２は、典型的には、予
め定められた高さまで、絶縁体層１０６の上側表面上に
延在している。ボンドパッドを形成させるために、絶縁
体層１０６の上側表面上に延在している金属被覆層１１
２の１１２−１部分は、絶縁体層１０６を露出するよう
に除去されなければならない。こうして、ボンドパッド
は、ボンドパッド溝１１０の中に残っている金属から形
成されている。
【０００７】第１Ｂ図は、金属被覆層１１２の１１２−
１部分を除去することによって形成されたボンドパッド
１１４の断面図である。この１１２−１部分は、研磨と
呼ばれる工程で除去されている。研磨は、１１２−１部
分を、例えば１１２−１部分に含まれる金属を物理的に
磨耗させることによって除去する。金属を磨耗させる１
つの方法には、回転パッド又は化学的エッチングを伴う
他の機械的装置又はスラリーの組合せを使用することが
含まれる。
１部分を除去することによって形成されたボンドパッド
１１４の断面図である。この１１２−１部分は、研磨と
呼ばれる工程で除去されている。研磨は、１１２−１部
分を、例えば１１２−１部分に含まれる金属を物理的に
磨耗させることによって除去する。金属を磨耗させる１
つの方法には、回転パッド又は化学的エッチングを伴う
他の機械的装置又はスラリーの組合せを使用することが
含まれる。
【０００８】残念ながら、回転研磨パッドは、１１２−
１部分を適切に除去するために絶縁体層１０６に対して
垂直方向から適用される力をかけられなければならな
い。この力は、回転研磨パッドを湾曲させて、それによ
って凸形の研磨表面を形成させてしまう。回転研磨パッ
ド中の湾曲により、ボンドパッド溝１１０中に付着した
金属の部分的除去になる。スラリ−の化学的エッチング
作用と協働した研磨パッドの凸形により、ボンドパッド
溝１１０中に付着した金属の除去により、厚さＡＴ＠か
ら厚さＡｘ＠にボンドパッドが著しく減少することにな
る。多くの場合、厚さＡｘ＠は、絶縁体１０６を露出さ
せる程度である。
１部分を適切に除去するために絶縁体層１０６に対して
垂直方向から適用される力をかけられなければならな
い。この力は、回転研磨パッドを湾曲させて、それによ
って凸形の研磨表面を形成させてしまう。回転研磨パッ
ド中の湾曲により、ボンドパッド溝１１０中に付着した
金属の部分的除去になる。スラリ−の化学的エッチング
作用と協働した研磨パッドの凸形により、ボンドパッド
溝１１０中に付着した金属の除去により、厚さＡＴ＠か
ら厚さＡｘ＠にボンドパッドが著しく減少することにな
る。多くの場合、厚さＡｘ＠は、絶縁体１０６を露出さ
せる程度である。
【０００９】ボンドパッドの厚さの減少により、絶縁体
層１０６の１０６−１部分を露出させることになること
がある。絶縁体１０６の露出により、引き続き取り付け
られたボンドワイヤと機械的及び電気的接触が乏しくな
る。多くの場合、露出された絶縁体層１０６の存在によ
り、第１Ｃ図中に説明されたように、ボンドパッド１１
４とボンドワイヤ１５０との間に空隙１２０が形成され
ることになることがある。空隙１２０の存在により、ボ
ンドパッド／ボンドワイヤ境界の空隙にされていない部
分により、高い電流密度になることがある。高い電流密
度は、ボンドパッド中に含まれる金属のエレクトロマイ
グレーションになることがある。ボンドパッド金属のエ
レクトロマイグレーションは、長期に亘る一定時間の間
の不合格（ＦＩＴ）故障率になることがある。
層１０６の１０６−１部分を露出させることになること
がある。絶縁体１０６の露出により、引き続き取り付け
られたボンドワイヤと機械的及び電気的接触が乏しくな
る。多くの場合、露出された絶縁体層１０６の存在によ
り、第１Ｃ図中に説明されたように、ボンドパッド１１
４とボンドワイヤ１５０との間に空隙１２０が形成され
ることになることがある。空隙１２０の存在により、ボ
ンドパッド／ボンドワイヤ境界の空隙にされていない部
分により、高い電流密度になることがある。高い電流密
度は、ボンドパッド中に含まれる金属のエレクトロマイ
グレーションになることがある。ボンドパッド金属のエ
レクトロマイグレーションは、長期に亘る一定時間の間
の不合格（ＦＩＴ）故障率になることがある。
【００１０】
【発明が解決しようとする課題】従って、薄い金属被膜
の領域を有するボンドパッドを形成する可能性をなくす
デュアルダマスク技術に対する需要がある。また、デュ
アルダマスク技術は、露出した絶縁体の形成領域が、そ
れにより、引き続き配置されたボンドワイヤとの乏しい
電気的接触の可能性の増大を阻止しなければならない。
の領域を有するボンドパッドを形成する可能性をなくす
デュアルダマスク技術に対する需要がある。また、デュ
アルダマスク技術は、露出した絶縁体の形成領域が、そ
れにより、引き続き配置されたボンドワイヤとの乏しい
電気的接触の可能性の増大を阻止しなければならない。
【００１１】
【課題を解決するための手段】前記課題は、本発明によ
って解決される。
って解決される。
【００１２】
【発明の実施の形態】発明の概要 一般に、本発明は、半導体デバイス、更に詳細には基板
の上に配置された積層を貫通するデュアルダマスクエッ
チングを用いるボンドパッドを形成させる改善された方
法に関するものである。本発明の１つの実施態様によれ
ば、積層には、下に置かれた導電性層及び下に置かれた
導電層の上に配置された絶縁層が含まれる。この方法に
は、以下の作業段階が含まれる。少なくとも１つのバイ
ア穴は、下に置かれたデバイス層の上に位置決めされた
絶縁層中に形成されており、バイア穴の底部で、下に置
かれたデバイス層に向かって延在している。次に、ボン
ドパッド溝が形成される。このボンドパッド溝は、実質
的に、所望のボンドパッドの形をとっている。次に、導
電性材料の層が、絶縁層の上に載置されて、実質的に同
時にバイア穴及びボンドパッド溝を充填する。次に、ボ
ンドパッドが、絶縁層の上側表面を露出させるのに十分
に導電性材料の層を除去することによって形成される。
の上に配置された積層を貫通するデュアルダマスクエッ
チングを用いるボンドパッドを形成させる改善された方
法に関するものである。本発明の１つの実施態様によれ
ば、積層には、下に置かれた導電性層及び下に置かれた
導電層の上に配置された絶縁層が含まれる。この方法に
は、以下の作業段階が含まれる。少なくとも１つのバイ
ア穴は、下に置かれたデバイス層の上に位置決めされた
絶縁層中に形成されており、バイア穴の底部で、下に置
かれたデバイス層に向かって延在している。次に、ボン
ドパッド溝が形成される。このボンドパッド溝は、実質
的に、所望のボンドパッドの形をとっている。次に、導
電性材料の層が、絶縁層の上に載置されて、実質的に同
時にバイア穴及びボンドパッド溝を充填する。次に、ボ
ンドパッドが、絶縁層の上側表面を露出させるのに十分
に導電性材料の層を除去することによって形成される。
【００１３】本発明の別の実施態様の場合、基板の上に
配置された積層を貫通するデュアルダマスクエッチング
を実施することによって集積回路中にボンドパッドを形
成させる方法が開示されている。積層には、下に置かれ
たデバイス層、下に置かれたデバイス層の上に配置され
た絶縁層が含まれる。ボンドパッドは、外付け回路へ、
下に置かれたデバイス層を電気的に接続するために適当
に配置されている。この方法には、以下の作業が含まれ
る。先ず、下に置かれたデバイス層の上に位置決めされ
た少なくとも１つのバイア穴が、絶縁層中に形成され
る。このバイア穴は、該バイア穴の底部で下に置かれた
デバイス層に向かって延在している。次に、ボンドパッ
ド溝が、絶縁体層中に形成される。該ボンドパッド溝
は、実質的に、形成すべきボンドパッドの形をとってい
る。次に、導電性材料の層が、実質的に同時にバイア穴
及びボンドパッド溝の双方を充填している絶縁層の上に
載置される。次に、耐研磨性材料の層が、導電性層の上
に載置される。ボンドパッドは、絶縁層の上側表面を露
出させるのに十分に導電性材料の層を除去することによ
って形成されるが、この場合、耐研磨性材料の層の真下
の導電性材料の層の一部は、耐研磨性材料の層の真下で
はない導電性材料の層の部分よりも遅い速度で除去され
る。
配置された積層を貫通するデュアルダマスクエッチング
を実施することによって集積回路中にボンドパッドを形
成させる方法が開示されている。積層には、下に置かれ
たデバイス層、下に置かれたデバイス層の上に配置され
た絶縁層が含まれる。ボンドパッドは、外付け回路へ、
下に置かれたデバイス層を電気的に接続するために適当
に配置されている。この方法には、以下の作業が含まれ
る。先ず、下に置かれたデバイス層の上に位置決めされ
た少なくとも１つのバイア穴が、絶縁層中に形成され
る。このバイア穴は、該バイア穴の底部で下に置かれた
デバイス層に向かって延在している。次に、ボンドパッ
ド溝が、絶縁体層中に形成される。該ボンドパッド溝
は、実質的に、形成すべきボンドパッドの形をとってい
る。次に、導電性材料の層が、実質的に同時にバイア穴
及びボンドパッド溝の双方を充填している絶縁層の上に
載置される。次に、耐研磨性材料の層が、導電性層の上
に載置される。ボンドパッドは、絶縁層の上側表面を露
出させるのに十分に導電性材料の層を除去することによ
って形成されるが、この場合、耐研磨性材料の層の真下
の導電性材料の層の一部は、耐研磨性材料の層の真下で
はない導電性材料の層の部分よりも遅い速度で除去され
る。
【００１４】本発明の他の態様及び利点は、一例として
本発明の原理を説明する添付図面とともに以下の詳細な
記載により明らかになる。
本発明の原理を説明する添付図面とともに以下の詳細な
記載により明らかになる。
【００１５】本発明は、各添付図面の図中に、一例とし
て説明されるが、これによって制限されるものではな
い。以下の図面は、理解を一層容易にするために、類似
又は同様の部材に同じ参照番号を付与してある。
て説明されるが、これによって制限されるものではな
い。以下の図面は、理解を一層容易にするために、類似
又は同様の部材に同じ参照番号を付与してある。
【００１６】ところで、本発明は、添付図面中に示した
ようにその若干の例示的実施態様により詳細に説明され
る。以下の記載において、多くの特殊な詳細は、本発明
を完全に理解するために説明されている。しかしなが
ら、本発明が、前記の特殊な詳細のいくつか又は全てが
なくとも実施できることは、当業者には明らかである。
他の例では、十分に知られた工程は、本発明を不必要に
不明瞭なものにしないために詳細に説明されていない。
ようにその若干の例示的実施態様により詳細に説明され
る。以下の記載において、多くの特殊な詳細は、本発明
を完全に理解するために説明されている。しかしなが
ら、本発明が、前記の特殊な詳細のいくつか又は全てが
なくとも実施できることは、当業者には明らかである。
他の例では、十分に知られた工程は、本発明を不必要に
不明瞭なものにしないために詳細に説明されていない。
【００１７】本発明は、１つの実施態様の場合、デュア
ルダマスクを用いて多階層（multi-level）で同一平面
上の金属／絶縁体薄膜半導体中にボンドパッドを形成さ
せるための改善された方法に関するものである。本発明
の１つの態様によれば、デュアルダマスク技術が使用さ
れるが、これは、位置を合わせ、かつボンドパッドを形
成させるために使用したボンドパッド溝と実質的に同じ
大きさのバイア穴を形成させることを取り入れている。
金属被覆の層は、ボンドパッド溝の上に載置される。ボ
ンドパッドは、当業者に十分に知られた研磨技術を用い
る上側表面上の金属被覆層を除去することによって形成
される。バイア穴から形成されたバイアが実質的にボン
ドパッドと同じ大きさであるので、研磨とそれに伴うス
ラリーの作用によってボンドパッド構造体中に形成され
た凹表面は、絶縁体層の全ての部分を露出しない。こう
して、ボンドパッドへのボンドワイヤの取り付けは、露
出された絶縁体による空隙を形成することなく実施する
ことができる。
ルダマスクを用いて多階層（multi-level）で同一平面
上の金属／絶縁体薄膜半導体中にボンドパッドを形成さ
せるための改善された方法に関するものである。本発明
の１つの態様によれば、デュアルダマスク技術が使用さ
れるが、これは、位置を合わせ、かつボンドパッドを形
成させるために使用したボンドパッド溝と実質的に同じ
大きさのバイア穴を形成させることを取り入れている。
金属被覆の層は、ボンドパッド溝の上に載置される。ボ
ンドパッドは、当業者に十分に知られた研磨技術を用い
る上側表面上の金属被覆層を除去することによって形成
される。バイア穴から形成されたバイアが実質的にボン
ドパッドと同じ大きさであるので、研磨とそれに伴うス
ラリーの作用によってボンドパッド構造体中に形成され
た凹表面は、絶縁体層の全ての部分を露出しない。こう
して、ボンドパッドへのボンドワイヤの取り付けは、露
出された絶縁体による空隙を形成することなく実施する
ことができる。
【００１８】本発明の別の実施態様の場合、研磨過程の
間に材料の層によって封止された金属の研磨除去率を少
なくすることのできる材料の層は、ボンドパッド溝の上
に載置され、かつ位置を合わせている。こうして、金属
の一部は、絶縁体層の表面が露出された後に残留してい
る。金属の部分は、ボンドワイヤがボンドパッドに取り
付けられる場合に空隙を形成する可能性をなくしてい
る。
間に材料の層によって封止された金属の研磨除去率を少
なくすることのできる材料の層は、ボンドパッド溝の上
に載置され、かつ位置を合わせている。こうして、金属
の一部は、絶縁体層の表面が露出された後に残留してい
る。金属の部分は、ボンドワイヤがボンドパッドに取り
付けられる場合に空隙を形成する可能性をなくしてい
る。
【００１９】本発明の実施態様は、以下に、第２図〜第
８図につき論じられる。しかしながら、本発明が前記の
制限された実施態様を越えて広がるので、図面につき本
明細書中に記載された詳細な記載が説明の目的のためで
あることは、当業者により容易に認められる。
８図につき論じられる。しかしながら、本発明が前記の
制限された実施態様を越えて広がるので、図面につき本
明細書中に記載された詳細な記載が説明の目的のためで
あることは、当業者により容易に認められる。
【００２０】第２図は、本発明の１つの実施態様による
下に置かれた導電性層２０８を含む基板２０４を上に置
く絶縁体層２０２を有する積層半導体構造体２００の断
面図を説明している。積層半導体構造体２００は、例え
ば通常のトランジスタ例えばｎＦＥＴ又はｐＦＥＴ（電
解効果トランジスタ）を製造するために採用されている
積層半導体構造体を表していてもよい。絶縁体層２０２
は、予め定められた導電タイプの基板２０４の上に配置
されていてもよい。化学蒸着法（ＣＶＤ）又は同様の技
術は、絶縁体２０２を付着させるために採用することが
できるが、これには、典型的には、平面化された二酸化
珪素、例えばＴＥＯＳ、ガラス材料、例えばリフローホ
スホ珪酸塩ガラス又はポリイミドのようなポリマーが含
まれる。前記実施態様の場合、絶縁体層２０２は、先に
定義した基板２０４の上に形成されているが、これに
は、先に定義した導電性層２０８が含まれる。導電性層
２０８は、下に置かれた金属被覆層の一部であってもよ
い。また、導電性層２０８は、高度にドーピングされた
シリコン層、導電性金属、例えばタングステン又は例え
ばトランジスタのソース領域又はドレイン領域のような
全てのタイプの能動素子の一部を表してもよい。この実
施態様の場合、絶縁体層２０２は、０．９ミクロンから
約２．０ミクロンの範囲内の厚さを有していてもよい。
下に置かれた導電性層２０８を含む基板２０４を上に置
く絶縁体層２０２を有する積層半導体構造体２００の断
面図を説明している。積層半導体構造体２００は、例え
ば通常のトランジスタ例えばｎＦＥＴ又はｐＦＥＴ（電
解効果トランジスタ）を製造するために採用されている
積層半導体構造体を表していてもよい。絶縁体層２０２
は、予め定められた導電タイプの基板２０４の上に配置
されていてもよい。化学蒸着法（ＣＶＤ）又は同様の技
術は、絶縁体２０２を付着させるために採用することが
できるが、これには、典型的には、平面化された二酸化
珪素、例えばＴＥＯＳ、ガラス材料、例えばリフローホ
スホ珪酸塩ガラス又はポリイミドのようなポリマーが含
まれる。前記実施態様の場合、絶縁体層２０２は、先に
定義した基板２０４の上に形成されているが、これに
は、先に定義した導電性層２０８が含まれる。導電性層
２０８は、下に置かれた金属被覆層の一部であってもよ
い。また、導電性層２０８は、高度にドーピングされた
シリコン層、導電性金属、例えばタングステン又は例え
ばトランジスタのソース領域又はドレイン領域のような
全てのタイプの能動素子の一部を表してもよい。この実
施態様の場合、絶縁体層２０２は、０．９ミクロンから
約２．０ミクロンの範囲内の厚さを有していてもよい。
【００２１】第３図によれば、絶縁体層２０２は、上側
表面２１０を有しており、その上に、レジスト層２１２
が、当業者に公知の任意の技術によって付着させられて
いる。レジスト層２１２は、約１０００Ｃの厚さを有し
ていてもよいし、窒化珪素又は有利な実施態様の場合に
はオキシ窒化珪素からなっていてもよい。下に置かれた
導電層２０８の上に配置されたレジスト層２１２中のバ
イア穴開口部２１４の形成は、当業者に十分に知られた
通常のフォトリソグラフィック技術によって実施され
る。１つの実施態様の場合、バイア穴開口部２１４を形
成する前記の方法は、エッチングガスとしてＮ2、Ｏ2並
びに炭素化合物を利用する反応性イオンエッチング（Ｒ
ＩＥ）と呼ばれる。１つの実施態様の場合、レジスト層
２１２が窒化珪素からなる場合には、ＡＲＣと呼ばれる
有機反射防止膜の層（図示されていない）は、有利にレ
ジスト層２１２の上側表面に施与される。しかしなが
ら、有利な実施態様の場合、レジスト層２１２のための
オキシ窒化珪酸の使用がＡＲＣの使用の必要性をなく
す。この考察をはっきりさせるためには、レジスト層２
１２は、オキシ窒化珪素からなり、かつＡＲＣ層は必要
でないということが仮定とされる。しかしながら、上記
のように、レジスト層２１２のための窒化珪素又は任意
の他の適当な化合物の使用には、ＡＲＣ付着及び除去と
呼ばれる付加的な１つ以上の工程が必要となることがあ
る。
表面２１０を有しており、その上に、レジスト層２１２
が、当業者に公知の任意の技術によって付着させられて
いる。レジスト層２１２は、約１０００Ｃの厚さを有し
ていてもよいし、窒化珪素又は有利な実施態様の場合に
はオキシ窒化珪素からなっていてもよい。下に置かれた
導電層２０８の上に配置されたレジスト層２１２中のバ
イア穴開口部２１４の形成は、当業者に十分に知られた
通常のフォトリソグラフィック技術によって実施され
る。１つの実施態様の場合、バイア穴開口部２１４を形
成する前記の方法は、エッチングガスとしてＮ2、Ｏ2並
びに炭素化合物を利用する反応性イオンエッチング（Ｒ
ＩＥ）と呼ばれる。１つの実施態様の場合、レジスト層
２１２が窒化珪素からなる場合には、ＡＲＣと呼ばれる
有機反射防止膜の層（図示されていない）は、有利にレ
ジスト層２１２の上側表面に施与される。しかしなが
ら、有利な実施態様の場合、レジスト層２１２のための
オキシ窒化珪酸の使用がＡＲＣの使用の必要性をなく
す。この考察をはっきりさせるためには、レジスト層２
１２は、オキシ窒化珪素からなり、かつＡＲＣ層は必要
でないということが仮定とされる。しかしながら、上記
のように、レジスト層２１２のための窒化珪素又は任意
の他の適当な化合物の使用には、ＡＲＣ付着及び除去と
呼ばれる付加的な１つ以上の工程が必要となることがあ
る。
【００２２】レジスト層２１２は、適当に配置されてお
り、かつ適当にパターン化されており、バイア穴２１６
は、バイア穴２１６を形成させるために絶縁体層２０２
から絶縁体材料を十分に除去する最初の異方性のエッチ
ングによって形成される。バイア穴２１６は、約１００
ミクロンの有利な寸法を有するほぼ１２０ミクロンから
ほぼ８０ミクロンの範囲内の横方向の寸法Ａｄ＠を有し
ている。絶縁体を除去する１つの方法は、例えばＡｒ、
Ｃ4Ｆ8、ＣＯ及び／又はＯ2を反応性ガスとして使用す
る上記のようなＲＩＥエッチングによるものである。前
記の実施態様の場合、バイア穴２１６は、上側表面２１
０と下に置かれた導電性層２０８との間のほぼ中間の位
置にまで及んだ底部を有していてもよい。別の実施態様
の場合、バイア穴２１６は、下に置かれた導電性層２０
８に実質的に近いか又は広がる位置に及んだ底部を有し
ていてもよい。
り、かつ適当にパターン化されており、バイア穴２１６
は、バイア穴２１６を形成させるために絶縁体層２０２
から絶縁体材料を十分に除去する最初の異方性のエッチ
ングによって形成される。バイア穴２１６は、約１００
ミクロンの有利な寸法を有するほぼ１２０ミクロンから
ほぼ８０ミクロンの範囲内の横方向の寸法Ａｄ＠を有し
ている。絶縁体を除去する１つの方法は、例えばＡｒ、
Ｃ4Ｆ8、ＣＯ及び／又はＯ2を反応性ガスとして使用す
る上記のようなＲＩＥエッチングによるものである。前
記の実施態様の場合、バイア穴２１６は、上側表面２１
０と下に置かれた導電性層２０８との間のほぼ中間の位
置にまで及んだ底部を有していてもよい。別の実施態様
の場合、バイア穴２１６は、下に置かれた導電性層２０
８に実質的に近いか又は広がる位置に及んだ底部を有し
ていてもよい。
【００２３】次に第４図によれば、第二の異方性のエッ
チングは、ボンドパッド溝２１８を形成させるために使
用できる。このボンドパッド溝２１８は、実質的に、形
成すべきボンドパッドの形をとる。従って、このボンド
パッド溝２１８は、約１００ミクロンの有利な横方向の
寸法を有するほぼ１３０ミクロンからほぼ７０ミクロン
の範囲内の横方向の寸法Ａｔ＠を有している。このボン
ドパッド溝２１８には、第一部分２１８−１及び第二部
分２１８−２が含まれる。第一部分２１８−１は、実質
的に、下に置かれた導電性層２１８に向かって延在して
いる。第二部分２１８−２は、所望のボンドパッドを形
成させるために調節されている。バイア穴の横方向の寸
法Ａｄ＠は、実質的に、ボンドパッド溝の横方向の寸法
Ａｔ＠と同じ大きさであってもよいという点に注目しな
ければならない。別の実施態様の場合、バイア穴の横方
向の寸法Ａｄ＠対ボンドパッド溝穴の横方向の寸法Ａｔ
＠の比Ｒは、ほぼＲ＝０．９０からＲ＝０．５０の範囲
内であってもよい。
チングは、ボンドパッド溝２１８を形成させるために使
用できる。このボンドパッド溝２１８は、実質的に、形
成すべきボンドパッドの形をとる。従って、このボンド
パッド溝２１８は、約１００ミクロンの有利な横方向の
寸法を有するほぼ１３０ミクロンからほぼ７０ミクロン
の範囲内の横方向の寸法Ａｔ＠を有している。このボン
ドパッド溝２１８には、第一部分２１８−１及び第二部
分２１８−２が含まれる。第一部分２１８−１は、実質
的に、下に置かれた導電性層２１８に向かって延在して
いる。第二部分２１８−２は、所望のボンドパッドを形
成させるために調節されている。バイア穴の横方向の寸
法Ａｄ＠は、実質的に、ボンドパッド溝の横方向の寸法
Ａｔ＠と同じ大きさであってもよいという点に注目しな
ければならない。別の実施態様の場合、バイア穴の横方
向の寸法Ａｄ＠対ボンドパッド溝穴の横方向の寸法Ａｔ
＠の比Ｒは、ほぼＲ＝０．９０からＲ＝０．５０の範囲
内であってもよい。
【００２４】下に置かれた導電性層２０８が、エッチン
グ停止剤として使用でき、第二の異方性のエッチング過
程は、下に置かれた導電性層２０８を形成する構成材料
の予め定められた量が、第二の異方性のエッチング過程
で使用されたプラズマ中で明らかになると直ちに停止さ
れる。
グ停止剤として使用でき、第二の異方性のエッチング過
程は、下に置かれた導電性層２０８を形成する構成材料
の予め定められた量が、第二の異方性のエッチング過程
で使用されたプラズマ中で明らかになると直ちに停止さ
れる。
【００２５】第二の異方性のエッチングの完結後及びボ
ンドパッド溝２１８の最終形成が完結すると、上に置か
れた金属被覆層は、任意の適当な金属被覆技術によって
金属を付着させることによって直ちに形成される。金属
被覆技術は、従来技術で十分に知られており、かつ例え
ば VLSI technology、第２版、S. M. Sze １９８８年、
McGraw-Hill Publishing Company に記載されている。
金属被覆層を形成するのに適する金属及び合金は、例え
ばアルミニウム、銅、ニッケル、モリブデン、タングス
テン、白金、二珪化タンタル、二珪化チタン並びに前記
金属の他の合金デアル。アルミニウム、アルミニウム合
金、例えば珪化アルミニウム、銅及びタングステンは、
しばしば、相互接続金属被覆のために選択される材料で
ある。
ンドパッド溝２１８の最終形成が完結すると、上に置か
れた金属被覆層は、任意の適当な金属被覆技術によって
金属を付着させることによって直ちに形成される。金属
被覆技術は、従来技術で十分に知られており、かつ例え
ば VLSI technology、第２版、S. M. Sze １９８８年、
McGraw-Hill Publishing Company に記載されている。
金属被覆層を形成するのに適する金属及び合金は、例え
ばアルミニウム、銅、ニッケル、モリブデン、タングス
テン、白金、二珪化タンタル、二珪化チタン並びに前記
金属の他の合金デアル。アルミニウム、アルミニウム合
金、例えば珪化アルミニウム、銅及びタングステンは、
しばしば、相互接続金属被覆のために選択される材料で
ある。
【００２６】金属は、公知の技術、例えば化学蒸着（Ｃ
ＶＤ）、物理蒸着（ＰＶＤ）または低圧化学蒸着（ＬＰ
ＣＶＤ）によって付着させることができる。ＣＶＤ、Ｐ
ＶＤ及びＬＰＣＶＤのための詳細な装置及びプロセス・
パラメータの選択は、半導体製造の当業者の能力の範囲
内である。金属の付着（しばしば、積層半導体構造体２
００の全表面上でのブランケット仕上げの場合）は、ボ
ンドパッド溝２１８の第一部分２１８−１及び第二部分
２１８−２を充填しており、これによって、第５図中に
示されているように絶縁体層２０２の上側表面２１０の
上に延在する金属層２２０を実質的に同時に作ってい
る。
ＶＤ）、物理蒸着（ＰＶＤ）または低圧化学蒸着（ＬＰ
ＣＶＤ）によって付着させることができる。ＣＶＤ、Ｐ
ＶＤ及びＬＰＣＶＤのための詳細な装置及びプロセス・
パラメータの選択は、半導体製造の当業者の能力の範囲
内である。金属の付着（しばしば、積層半導体構造体２
００の全表面上でのブランケット仕上げの場合）は、ボ
ンドパッド溝２１８の第一部分２１８−１及び第二部分
２１８−２を充填しており、これによって、第５図中に
示されているように絶縁体層２０２の上側表面２１０の
上に延在する金属層２２０を実質的に同時に作ってい
る。
【００２７】第３図及び第４図から、第一及び第二の異
方性のエッチングは、バイア穴２１６が、絶縁体層２０
２の中へとエッチングされている範囲に関連しているこ
とは明らかである。見て分かる通り、第一の異方性のエ
ッチング形が、下に置かれた導電性層２０８の位置の直
ぐ近くの地点へ向かってバイア穴２１６を拡張する場合
に、次に、生じた第二の異方性のエッチングは、典型的
には、より少ない絶縁体材料がエッチングされなければ
ならないので、持続時間がより短くなる。適用されたエ
ッチング時間の増減によって簡単に形成された形及び構
造体を実質的に変性する前記の能力は、通常の過程を更
に上回って実質的な利点を提供している。
方性のエッチングは、バイア穴２１６が、絶縁体層２０
２の中へとエッチングされている範囲に関連しているこ
とは明らかである。見て分かる通り、第一の異方性のエ
ッチング形が、下に置かれた導電性層２０８の位置の直
ぐ近くの地点へ向かってバイア穴２１６を拡張する場合
に、次に、生じた第二の異方性のエッチングは、典型的
には、より少ない絶縁体材料がエッチングされなければ
ならないので、持続時間がより短くなる。適用されたエ
ッチング時間の増減によって簡単に形成された形及び構
造体を実質的に変性する前記の能力は、通常の過程を更
に上回って実質的な利点を提供している。
【００２８】第６図は、本発明の実施態様により形成さ
れたボンドパッド構造体２２２の断面図を示している。
このボンドパッド構造体２２２には、上記のように金属
層２２０を研磨することによって得られた表面Ｓが含ま
れる。しかしながら、バイア穴の横方向の寸法Ａｄ＠対
ボンドパッド溝穴の横方向の寸法Ａｔ＠の比Ｒは、ほぼ
Ｒ＝０．９０からＲ＝０．５０の範囲内であり、２１８
−２部分には絶縁体材料が実質的に含まれていない。こ
うしてこれによって、研磨工程の間に絶縁体層２０２の
部分を露出する可能性がなくなる。絶縁体層２０２の部
分を露出する可能性をなくすことによって、ボンドパッ
ド構造体２２２が、例えばボンドワイヤに電気的に接続
されている場合に、空隙を形成する可能性もなくなる。
れたボンドパッド構造体２２２の断面図を示している。
このボンドパッド構造体２２２には、上記のように金属
層２２０を研磨することによって得られた表面Ｓが含ま
れる。しかしながら、バイア穴の横方向の寸法Ａｄ＠対
ボンドパッド溝穴の横方向の寸法Ａｔ＠の比Ｒは、ほぼ
Ｒ＝０．９０からＲ＝０．５０の範囲内であり、２１８
−２部分には絶縁体材料が実質的に含まれていない。こ
うしてこれによって、研磨工程の間に絶縁体層２０２の
部分を露出する可能性がなくなる。絶縁体層２０２の部
分を露出する可能性をなくすことによって、ボンドパッ
ド構造体２２２が、例えばボンドワイヤに電気的に接続
されている場合に、空隙を形成する可能性もなくなる。
【００２９】第７図は、本発明の別の実施態様によるボ
ンドパッド溝２１８と位置を合わせ、かつその上に研磨
遅延材料２３０の層を有する金属被覆層を示している。
研磨遅延材料２３０の層は、形成すべきボンドパッドの
所望の大きさに近い大きさにすることができる。研磨遅
延材料２３０の層は、ＳｉＮ、ＳｉＯＮ又はＴｉ又は研
磨剤の研磨作用及び付随するスラリーエッチングに抵抗
できる任意の別の材料から形成させることもできる。研
磨遅延材料２３０の層は、金属２２０の層の２２０−２
部分のための一時封止を提供する。研磨剤／スラリーの
作用は、金属層２２０の封止した２２０−２部分よりも
速い速度で金属層２２０の露出した部分２２０−１を除
去している。しかしながら、研磨遅延材料２３０は、事
情により、研磨剤／スラリーの作用によって除去され
る。従って、金属層２２０の２２０−３部分は、図８中
に示されているようにボンドパッド構造体２２２の上に
残っている。２２０−３部分は、アンカーを提供し、こ
れに引き続き接着作業を、例えばボンドワイヤを取り付
けるために使用してもよい。別の実施態様の場合、２２
０−３部分は、例えばフリップチップパッケージ中に含
まれるパッドに直接結合していてもよい。いずれにせ
よ、絶縁体層２０２の露出による空隙は、ボンドパッド
構造体２２２を覆う２２０−３部分の存在により生じう
るものではない。
ンドパッド溝２１８と位置を合わせ、かつその上に研磨
遅延材料２３０の層を有する金属被覆層を示している。
研磨遅延材料２３０の層は、形成すべきボンドパッドの
所望の大きさに近い大きさにすることができる。研磨遅
延材料２３０の層は、ＳｉＮ、ＳｉＯＮ又はＴｉ又は研
磨剤の研磨作用及び付随するスラリーエッチングに抵抗
できる任意の別の材料から形成させることもできる。研
磨遅延材料２３０の層は、金属２２０の層の２２０−２
部分のための一時封止を提供する。研磨剤／スラリーの
作用は、金属層２２０の封止した２２０−２部分よりも
速い速度で金属層２２０の露出した部分２２０−１を除
去している。しかしながら、研磨遅延材料２３０は、事
情により、研磨剤／スラリーの作用によって除去され
る。従って、金属層２２０の２２０−３部分は、図８中
に示されているようにボンドパッド構造体２２２の上に
残っている。２２０−３部分は、アンカーを提供し、こ
れに引き続き接着作業を、例えばボンドワイヤを取り付
けるために使用してもよい。別の実施態様の場合、２２
０−３部分は、例えばフリップチップパッケージ中に含
まれるパッドに直接結合していてもよい。いずれにせ
よ、絶縁体層２０２の露出による空隙は、ボンドパッド
構造体２２２を覆う２２０−３部分の存在により生じう
るものではない。
【００３０】第９図及び第１０図は、本発明の別の実施
態様により形成されたボンドパッド構造体を有する積層
半導体構造体２００の断面図である。
態様により形成されたボンドパッド構造体を有する積層
半導体構造体２００の断面図である。
【００３１】多くの利点が、ボンドパッドを形成させる
ためのデュアルダマスクを実施しつつ、実質的にボンド
パッド溝と同じ大きさであるバイア穴の前記の使用法を
利用することによって実現できる。前記の利点の１つ
は、バイア穴が実質的にボンドパッド溝と同じお大きさ
であり、絶縁体層の部分が露出されていないという事実
である。こうして、ボンドワイヤが、こうして形成され
たボンドパッド構造体に取り付けられている場合に形成
された空隙は存在し得ない。付加的な利点は、形成され
た薄い金属被覆の領域が存在しないので、それによっ
て、薄い金属被覆及び高い電流密度の領域を形成する可
能性をなくしているという事実に関連している。潜在的
な高い電流密度の領域の除去の結果、高い電流密度の領
域におけるエレクトロマイグレーションの可能性を少な
くすることによって、改善された信頼度の性能になる。
ためのデュアルダマスクを実施しつつ、実質的にボンド
パッド溝と同じ大きさであるバイア穴の前記の使用法を
利用することによって実現できる。前記の利点の１つ
は、バイア穴が実質的にボンドパッド溝と同じお大きさ
であり、絶縁体層の部分が露出されていないという事実
である。こうして、ボンドワイヤが、こうして形成され
たボンドパッド構造体に取り付けられている場合に形成
された空隙は存在し得ない。付加的な利点は、形成され
た薄い金属被覆の領域が存在しないので、それによっ
て、薄い金属被覆及び高い電流密度の領域を形成する可
能性をなくしているという事実に関連している。潜在的
な高い電流密度の領域の除去の結果、高い電流密度の領
域におけるエレクトロマイグレーションの可能性を少な
くすることによって、改善された信頼度の性能になる。
【００３２】本発明の多くの特徴及び利点は、記載され
た事項から明らかであり、従って、本発明の前記の全て
の特徴及び利点を保護することが従属請求項によって意
図されている。更に、多くの改善及び変更は、当業者に
より容易に行われるであろうし、説明されかつ記載され
ている通りの厳密な解釈及び実施に、本発明を制限する
ことを求めるものではない。従って、全ての適当な改善
及び相当物は、本発明の範囲内にあるものとして実施す
ることができる。
た事項から明らかであり、従って、本発明の前記の全て
の特徴及び利点を保護することが従属請求項によって意
図されている。更に、多くの改善及び変更は、当業者に
より容易に行われるであろうし、説明されかつ記載され
ている通りの厳密な解釈及び実施に、本発明を制限する
ことを求めるものではない。従って、全ての適当な改善
及び相当物は、本発明の範囲内にあるものとして実施す
ることができる。
【図１】第１Ａ図は、通常のデュアルダマスク技術によ
って形成された、バイア穴及びボンドパッドを有する絶
縁体上に配置された金属被覆層を有する積層半導体構造
体の断面図であり、第１Ｂ図は、引き続くボンドパット
の形成を示す、第１Ａ図中に示したのと同じ積層半導体
構造体の断面図であり、第１Ｃ図は、取り付けられたボ
ンドワイヤを示す、第１Ｂ図中に示したのと同じ積層半
導体構造体の断面図である。
って形成された、バイア穴及びボンドパッドを有する絶
縁体上に配置された金属被覆層を有する積層半導体構造
体の断面図であり、第１Ｂ図は、引き続くボンドパット
の形成を示す、第１Ａ図中に示したのと同じ積層半導体
構造体の断面図であり、第１Ｃ図は、取り付けられたボ
ンドワイヤを示す、第１Ｂ図中に示したのと同じ積層半
導体構造体の断面図である。
【図２】第２図は、本発明の実施態様による積層半導体
構造体の断面図である。
構造体の断面図である。
【図３】第３図は、本発明の１つの基本的実施態様によ
るバイア穴を含む積層半導体構造体の断面図である。
るバイア穴を含む積層半導体構造体の断面図である。
【図４】第４図は、本発明の１つの実施態様によるボン
ドパッドを有する、第３図中に示したのと同じ積層半導
体構造体の断面図である。
ドパッドを有する、第３図中に示したのと同じ積層半導
体構造体の断面図である。
【図５】第５図は、本発明の１つの実施態様によるバイ
ア穴及びボンドパッド溝の上に載置された金属被覆層を
有する、第４図中に示したのと同じ積層半導体構造体の
断面図である。
ア穴及びボンドパッド溝の上に載置された金属被覆層を
有する、第４図中に示したのと同じ積層半導体構造体の
断面図である。
【図６】第６図は、本発明の１つの実施態様により形成
されたボンドパッド構造を有する積層半導体構造体の断
面図である。
されたボンドパッド構造を有する積層半導体構造体の断
面図である。
【図７】第７図は、本発明の別の実施態様による金属被
覆層の上に載置された抵抗材料層を有する積層半導体構
造体の断面図である。
覆層の上に載置された抵抗材料層を有する積層半導体構
造体の断面図である。
【図８】第８図は、本発明の別の実施態様により形成さ
れたボンドパッドを有する積層半導体構造体の断面図で
ある。
れたボンドパッドを有する積層半導体構造体の断面図で
ある。
【図９】第９図は、本発明の更に別の実施態様により形
成されたボンドパッド構造を有する積層半導体構造体の
断面図である。
成されたボンドパッド構造を有する積層半導体構造体の
断面図である。
【図１０】第１０図は、本発明の更に別の実施態様によ
り形成されたボンドパッド構造を有する積層半導体構造
体の断面図である。
り形成されたボンドパッド構造を有する積層半導体構造
体の断面図である。
１００ 積層半導体構造体、 １０２ 半導体基板、
１０４導電性層、 １０６ 絶縁体、 １０６−１ 絶
縁体層の一部 １０８ バイア穴、 １１０ボンドパッ
ド溝、 １１２ 金属被覆層、 １１２−１ 金属被覆
層の一部、１１４ ボンドパッド、 空隙 １２０、
１５０ ボンドワイヤ、 ２００積層半導体構造体、
２０２ 絶縁体層、 ２０４ 基板、 ２０８ 導電性
層、 ２１０ 絶縁体層の上側表面、 ２１２ レジス
ト層、 ２１４ バイア穴開口部、 ２１６ バイア
穴、 ２１８ ボンドパッド溝、 ２１８−１ ボンド
パッド溝の第一部分、 ２１８−２ ボンドパッド溝の
第二部分、 ２２０金属層、 ２２０−１ 金属層２２
０の露出した部分、 ２２０−２ 金属層２２０の封止
した部分、 ２２０−３ ボンドパッド構造体２２２の
上に残った金属層２２０の一部、 ２２２ ボンドパッ
ド構造体、 ２３０ 研磨遅延材料、Ｓ 金属層の表面
１０４導電性層、 １０６ 絶縁体、 １０６−１ 絶
縁体層の一部 １０８ バイア穴、 １１０ボンドパッ
ド溝、 １１２ 金属被覆層、 １１２−１ 金属被覆
層の一部、１１４ ボンドパッド、 空隙 １２０、
１５０ ボンドワイヤ、 ２００積層半導体構造体、
２０２ 絶縁体層、 ２０４ 基板、 ２０８ 導電性
層、 ２１０ 絶縁体層の上側表面、 ２１２ レジス
ト層、 ２１４ バイア穴開口部、 ２１６ バイア
穴、 ２１８ ボンドパッド溝、 ２１８−１ ボンド
パッド溝の第一部分、 ２１８−２ ボンドパッド溝の
第二部分、 ２２０金属層、 ２２０−１ 金属層２２
０の露出した部分、 ２２０−２ 金属層２２０の封止
した部分、 ２２０−３ ボンドパッド構造体２２２の
上に残った金属層２２０の一部、 ２２２ ボンドパッ
ド構造体、 ２３０ 研磨遅延材料、Ｓ 金属層の表面
───────────────────────────────────────────────────── フロントページの続き (72)発明者 クシャン ジェイ ニン アメリカ合衆国 ニューヨーク モヘガン レイク マーシー ストリート 3872 (72)発明者 ブルーノ シュプーラー アメリカ合衆国 ニューヨーク ワッピン ガーズ フォールズ フィールドストーン ブルヴァード 66
Claims (24)
- 【請求項１】 積層が、下に置かれたデバイス層、下に
置かれたデバイス層の上に配置された絶縁層、下に置か
れたデバイス層を外付け回路へ電気的に接続するために
適当に配置されているボンドパッドからなる、基板の上
に配置された積層を貫通してデュアルダマスクエッチン
グを実施することによって集積回路中にボンドパッドを
形成させる方法において、この方法が、前記の下に置か
れたデバイス層の上に位置決めされ、バイア穴の底部で
は下に置かれたデバイス層にまで延在している少なくと
も１個のバイア穴を前記の絶縁層中に形成させ、実質的
に所望のボンドパッドの形をとるボンドパッド溝を形成
させ、絶縁層の前記の上側表面上に導電性材料の層を載
置し、導電性材料の前記の層に、前記のバイア穴及び前
記のボンドパッド溝を実質的に同時に充填させ、かつ前
記の絶縁層の前記の上側表面を露出させるのに十分な程
度の、導電性材料の前記の層の除去によって前記のボン
ドパッドを形成させることからなることを特徴とする、
集積回路中にボンドパッドを形成させる方法。 - 【請求項２】 前記のバイア穴が、前記の絶縁材料を貫
通するエッチングによって形成されている、請求項１に
記載のボンドパッドを形成させる方法。 - 【請求項３】 更に、前記のバイア穴の前記の底部での
前記の絶縁材料を貫通する、選択されたエッチングパラ
メータによるエッチングを含む、請求項２に記載の方
法。 - 【請求項４】 前記の選択されたパラメータの少なくと
も１つに、Ｃ4Ｆ8からなるエッチング剤ソースガスを使
用することが含まれる、請求項３に記載の方法。 - 【請求項５】 選択されたパラメータに、若干のＯ2エ
ッチング剤ソースガスが含まれる、請求項４に記載の方
法。 - 【請求項６】 前記の穴が、絶縁層の前記の上側表面の
上端から予め定められた間隔をおいて延在する底部を有
する、請求項３に記載の方法。 - 【請求項７】 前記のボンドパッド溝が、前記のバイア
穴の前記の底部で前記の絶縁材料を貫通するエッチング
によって形成されている、請求項１に記載のボンドパッ
トを形成させる方法。 - 【請求項８】 更に、前記のバイア穴の前記の底部で前
記の絶縁材料を貫通する、選択されたエッチングパラメ
ータによるエッチングを含む、請求項７に記載の方法。 - 【請求項９】 前記の選択されたパラメータの少なくと
も１つには、Ｃ4Ｆ8からなるエッチング剤ソースガスを
使用することが含まれる、請求項８に記載の方法。 - 【請求項１０】 前記の選択されたパラメータには、若
干のＯ2エッチング剤ソースガスが含まれる、請求項８
に記載の方法。 - 【請求項１１】 前記の基板がシリコンウェーハであ
る、請求項１に記載の方法。 - 【請求項１２】 前記の基板が集積回路の製造に採用さ
れている、請求項１に記載の方法。 - 【請求項１３】 前記の基板がダイナミック・ランダム
・アクセス・メモリの製造に採用されている、請求項１
に記載の方法。 - 【請求項１４】 積層が、下に置かれたデバイス層、下
に置かれたデバイス層の上に配置された絶縁層、下に置
かれたデバイス層を外付け回路へ電気的に接続するため
に適当に配置されているボンドパッドからなる、基板の
上に配置された積層を貫通してデュアルダマスクエッチ
ングを実施することによって集積回路中にボンドパッド
を形成させる方法において、この方法が、前記の下に置
かれたデバイス層の上に位置決めされ、バイア穴の底部
では下に置かれたデバイス層にまで延在しているバイア
穴を前記の絶縁層中に形成させ、実質的に所望のボンド
パッドの形をとるボンドパッド溝を形成させ、絶縁層の
前記の上側表面上に導電性材料の層を載置し、導電性材
料の前記の層に、前記のバイア穴及び前記のボンドパッ
ド溝を実質的に同時に充填させ、前記の導電性層上に耐
研磨性材料の層を載置し、前記の絶縁層の前記の上側表
面を露出させるのに十分な程度の、導電性材料の前記の
層の除去によって前記のボンドパッドを形成させ、この
場合、耐研磨性材料の前記の層の真下の導電性材料の前
記の層の一部は、耐研磨性材料の前記の層の真下ではな
い導電性材料の前記の層の前記の部分よりも遅い速度で
除去されることからなることを特徴とする、集積回路中
にボンドパッドを形成させる方法。 - 【請求項１５】 バイア穴が、前記の絶縁材料を貫通す
るエッチングによって形成されている、請求項１４に記
載のボンドパッドを形成させる方法。 - 【請求項１６】 更に、前記のバイア穴の前記の底部で
の前記の絶縁材料を貫通する、選択されたエッチングパ
ラメータによるエッチングを含む、請求項１５に記載の
方法。 - 【請求項１７】 前記の選択されたパラメータの少なく
とも１つに、Ｃ4Ｆ8からなるエッチング剤ソースガスを
使用することが含まれる、請求項１６に記載の方法。 - 【請求項１８】 前記の選択されたパラメータに、若干
のＯ2エッチング剤ソースガスが含まれる、請求項１７
に記載の方法。 - 【請求項１９】 前記の穴が、絶縁層の前記の上側表面
の上端から予め定められた間隔をおいて延在する底部を
有する、請求項１７に記載の方法。 - 【請求項２０】 前記のボンドパッド溝が、前記のバイ
ア穴の前記の底部で前記の絶縁材料を貫通するエッチン
グによって形成されている、請求項１４に記載のボンド
パットを形成させる方法。 - 【請求項２１】 更に、前記のボンドパッド溝の前記の
底部で前記の絶縁材料を貫通する、選択されたエッチン
グパラメータによるエッチングを含む、請求項２０に記
載の方法。 - 【請求項２２】 前記の選択されたパラメータの少なく
とも１つに、Ｃ4Ｆ8からなるエッチングソースガスを使
用することが含まれる、請求項２１に記載の方法。 - 【請求項２３】 前記の選択されたパラメータに、若干
のＯ2エッチング剤ソースガスが含まれる、請求項２２
に記載の方法。 - 【請求項２４】 耐研磨性材料に、Ｔｉ、ＳｉＯＮ又は
ＳｉＮが含まれる、請求項２３に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/997682 | 1997-12-23 | ||
| US08/997,682 US6033984A (en) | 1997-12-23 | 1997-12-23 | Dual damascene with bond pads |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11312704A true JPH11312704A (ja) | 1999-11-09 |
| JPH11312704A5 JPH11312704A5 (ja) | 2006-02-02 |
Family
ID=25544264
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10365074A Pending JPH11312704A (ja) | 1997-12-23 | 1998-12-22 | ボンドパッドを有するデュアルダマスク |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6033984A (ja) |
| EP (1) | EP0926721A3 (ja) |
| JP (1) | JPH11312704A (ja) |
| KR (1) | KR19990063359A (ja) |
| TW (1) | TW436930B (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4651815B2 (ja) * | 1998-01-23 | 2011-03-16 | ローム株式会社 | ダマシン配線および半導体装置 |
| US6090696A (en) * | 1999-10-20 | 2000-07-18 | Taiwan Semicondutor Manufacturing Company | Method to improve the adhesion of a molding compound to a semiconductor chip comprised with copper damascene structures |
| US6191023B1 (en) * | 1999-11-18 | 2001-02-20 | Taiwan Semiconductor Manufacturing Company | Method of improving copper pad adhesion |
| US6417087B1 (en) * | 1999-12-16 | 2002-07-09 | Agere Systems Guardian Corp. | Process for forming a dual damascene bond pad structure over active circuitry |
| US6838769B1 (en) | 1999-12-16 | 2005-01-04 | Agere Systems Inc. | Dual damascene bond pad structure for lowering stress and allowing circuitry under pads |
| GB2364170B (en) * | 1999-12-16 | 2002-06-12 | Lucent Technologies Inc | Dual damascene bond pad structure for lowering stress and allowing circuitry under pads and a process to form the same |
| US6551856B1 (en) * | 2000-08-11 | 2003-04-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for forming copper pad redistribution and device formed |
| US6960496B2 (en) * | 2003-04-03 | 2005-11-01 | Taiwan Semiconductor Manufacturing | Method of damascene process flow |
| US20060071304A1 (en) * | 2004-09-29 | 2006-04-06 | International Business Machines Corporation | Structure and layout of a fet prime cell |
| US20060211167A1 (en) * | 2005-03-18 | 2006-09-21 | International Business Machines Corporation | Methods and systems for improving microelectronic i/o current capabilities |
| US7425507B2 (en) * | 2005-06-28 | 2008-09-16 | Micron Technology, Inc. | Semiconductor substrates including vias of nonuniform cross section, methods of forming and associated structures |
| US20110156260A1 (en) * | 2009-12-28 | 2011-06-30 | Yu-Hua Huang | Pad structure and integrated circuit chip with such pad structure |
| US20120273937A1 (en) * | 2011-04-30 | 2012-11-01 | Stats Chippac, Ltd. | Semiconductor Device and Method of Forming Bump Interconnect Structure with Conductive Layer Over Buffer Layer |
| US8575022B2 (en) * | 2011-11-28 | 2013-11-05 | International Business Machines Corporation | Top corner rounding of damascene wire for insulator crack suppression |
| US20250062124A1 (en) * | 2023-08-18 | 2025-02-20 | Tokyo Electron Limited | Methods and structures for improving etch profile of underlying layers |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2428373C2 (de) * | 1974-06-12 | 1982-05-27 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum Herstellen von weichlötbaren Anschlußkontakten auf einer Halbleiteranordnung |
| JPS5561027A (en) * | 1978-10-30 | 1980-05-08 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Gas plasma etching |
| US5266446A (en) * | 1990-11-15 | 1993-11-30 | International Business Machines Corporation | Method of making a multilayer thin film structure |
| US5618381A (en) * | 1992-01-24 | 1997-04-08 | Micron Technology, Inc. | Multiple step method of chemical-mechanical polishing which minimizes dishing |
| US5773363A (en) * | 1994-11-08 | 1998-06-30 | Micron Technology, Inc. | Semiconductor processing method of making electrical contact to a node |
| US5516710A (en) * | 1994-11-10 | 1996-05-14 | Northern Telecom Limited | Method of forming a transistor |
| US5534462A (en) * | 1995-02-24 | 1996-07-09 | Motorola, Inc. | Method for forming a plug and semiconductor device having the same |
| US5739563A (en) * | 1995-03-15 | 1998-04-14 | Kabushiki Kaisha Toshiba | Ferroelectric type semiconductor device having a barium titanate type dielectric film and method for manufacturing the same |
| JP2728025B2 (ja) * | 1995-04-13 | 1998-03-18 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5534460A (en) * | 1995-04-27 | 1996-07-09 | Vanguard International Semiconductor Corp. | Optimized contact plug process |
| US5780337A (en) * | 1996-09-23 | 1998-07-14 | United Microelectronics Corporation | Method of fabricating a bit line of a dynamic random access memory |
| US5877076A (en) * | 1997-10-14 | 1999-03-02 | Industrial Technology Research Institute | Opposed two-layered photoresist process for dual damascene patterning |
-
1997
- 1997-12-23 US US08/997,682 patent/US6033984A/en not_active Expired - Lifetime
-
1998
- 1998-10-29 EP EP98120465A patent/EP0926721A3/en not_active Withdrawn
- 1998-11-09 TW TW087118611A patent/TW436930B/zh not_active IP Right Cessation
- 1998-12-22 JP JP10365074A patent/JPH11312704A/ja active Pending
- 1998-12-23 KR KR1019980057481A patent/KR19990063359A/ko not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| TW436930B (en) | 2001-05-28 |
| US6033984A (en) | 2000-03-07 |
| KR19990063359A (ko) | 1999-07-26 |
| EP0926721A3 (en) | 2001-12-19 |
| EP0926721A2 (en) | 1999-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11004832B2 (en) | System, structure, and method of manufacturing a semiconductor substrate stack | |
| US6103629A (en) | Self-aligned interconnect using high selectivity metal pillars and a via exclusion mask | |
| US6383920B1 (en) | Process of enclosing via for improved reliability in dual damascene interconnects | |
| US5640049A (en) | Metal interconnect structures for use with integrated circuit devices to form integrated circuit structures | |
| US7741698B2 (en) | Post last wiring level inductor using patterned plate process | |
| JP3672752B2 (ja) | デュアルダマシン構造体とその形成方法 | |
| JP5739434B2 (ja) | 銅プラグを有する半導体デバイスおよびデバイスを形成するための方法 | |
| KR100411576B1 (ko) | 구리 패드 구조 | |
| JP2012054588A (ja) | 銅技術相互接続構造を使用する集積回路デバイス用のアルミニウム・パッド電力バスおよび信号ルーティング技術 | |
| JP2002500440A (ja) | ウエハ・パッシベーション構造および製造方法 | |
| JPH11312704A (ja) | ボンドパッドを有するデュアルダマスク | |
| JP2002500445A (ja) | 新規なパッシベーション構造とその製造方法 | |
| US6870263B1 (en) | Device interconnection | |
| KR100691051B1 (ko) | 반도체 디바이스 및 본드 패드 형성 프로세스 | |
| JP2002093811A (ja) | 電極および半導体装置の製造方法 | |
| JP3415081B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH10172969A (ja) | 半導体装置の製造方法 | |
| US20070132101A1 (en) | Semiconductor device and method of manufacturing a semiconductor device | |
| JP2002373893A (ja) | パッドを有する半導体装置とその製造方法 | |
| HK1018354A (en) | Dual damascene with bond pade | |
| KR20020086100A (ko) | 다층 배선의 콘택 형성 방법 | |
| JP2003031574A (ja) | 半導体装置およびその製造方法 | |
| JPH10173051A (ja) | 配線形成方法 | |
| KR100607815B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| US20080048338A1 (en) | Semiconductor Device and Fabrication Method Thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051206 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051206 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081110 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081121 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090423 |