JPH11312983A - 符号状態判定方法および符号化装置 - Google Patents
符号状態判定方法および符号化装置Info
- Publication number
- JPH11312983A JPH11312983A JP10118651A JP11865198A JPH11312983A JP H11312983 A JPH11312983 A JP H11312983A JP 10118651 A JP10118651 A JP 10118651A JP 11865198 A JP11865198 A JP 11865198A JP H11312983 A JPH11312983 A JP H11312983A
- Authority
- JP
- Japan
- Prior art keywords
- code
- state
- states
- transition diagram
- state determination
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M5/00—Conversion of the form of the representation of individual digits
- H03M5/02—Conversion to or from representation by pulses
- H03M5/04—Conversion to or from representation by pulses the pulses having two levels
- H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
- H03M5/145—Conversion to or from block codes or representations thereof
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Dc Digital Transmission (AREA)
- Error Detection And Correction (AREA)
Abstract
(57)【要約】
【課題】 符号語の始点・終点の状態数が２以上に制限
されてなるＤＣフリー符号あるいはナイキストフリー符
号の符号化に際して、符号語の始点・終点の状態数やそ
の状態に関わらない一般化された符号化判定方法を得る
と共に、ＤＳＶ値またはＡＳＶ値の大きな符号において
も、状態判定に係る構成を簡単なものとする。 【解決手段】 ＤＳＶ値またはＡＳＶ値を制限するため
の状態遷移図に、符号出力が禁止された状態に当該禁止
符号出力を付加パスとして新たに割り当ててなる、状態
判定用状態遷移図（図１参照）に沿って符号終点の状態
判定を行う。これにより、用いられる符号語の状態数が
多い場合にも、全てのＤＳＶ制限された符号において、
非常に簡単な構成によって状態判定を行うことが可能と
なる。
されてなるＤＣフリー符号あるいはナイキストフリー符
号の符号化に際して、符号語の始点・終点の状態数やそ
の状態に関わらない一般化された符号化判定方法を得る
と共に、ＤＳＶ値またはＡＳＶ値の大きな符号において
も、状態判定に係る構成を簡単なものとする。 【解決手段】 ＤＳＶ値またはＡＳＶ値を制限するため
の状態遷移図に、符号出力が禁止された状態に当該禁止
符号出力を付加パスとして新たに割り当ててなる、状態
判定用状態遷移図（図１参照）に沿って符号終点の状態
判定を行う。これにより、用いられる符号語の状態数が
多い場合にも、全てのＤＳＶ制限された符号において、
非常に簡単な構成によって状態判定を行うことが可能と
なる。
Description
【０００１】
【発明の属する技術分野】この発明は、コンピューター
のデータストレージ等の用途に使用される磁気記録再生
装置、光磁気ディスク装置等の記録再生装置、各種の通
信装置等において使用されるスペクトラルヌル型トレリ
ス符号すなわちＤＣフリー符号やナイキストフリー符号
の符号化に係る符号状態判定方法および符号化装置に関
する。
のデータストレージ等の用途に使用される磁気記録再生
装置、光磁気ディスク装置等の記録再生装置、各種の通
信装置等において使用されるスペクトラルヌル型トレリ
ス符号すなわちＤＣフリー符号やナイキストフリー符号
の符号化に係る符号状態判定方法および符号化装置に関
する。
【０００２】
【従来の技術】従来から使用されている一般的な記録再
生装置の信号処理系について図１３を参照して説明す
る。入力データは、ｍ／ｎ符号化器１１によってｍ：ｎ
の比に変換された符号とされる。ここで、ｍは符号化前
のデータビット長、ｎは符号化後のデータビット長であ
る。ｍ／ｎ符号化器１１から出力される符号は、Ｄ／Ａ
変換器１２によって記録矩形波に変換され、記録再生回
路１３に供給される。記録再生回路１３は、磁気ヘッ
ド、あるいは光ピックアップ等（図示せず）を駆動して
磁気ディスク、あるいは光磁気ディスク等の記録媒体
（図示せず）に対する記録を行う。
生装置の信号処理系について図１３を参照して説明す
る。入力データは、ｍ／ｎ符号化器１１によってｍ：ｎ
の比に変換された符号とされる。ここで、ｍは符号化前
のデータビット長、ｎは符号化後のデータビット長であ
る。ｍ／ｎ符号化器１１から出力される符号は、Ｄ／Ａ
変換器１２によって記録矩形波に変換され、記録再生回
路１３に供給される。記録再生回路１３は、磁気ヘッ
ド、あるいは光ピックアップ等（図示せず）を駆動して
磁気ディスク、あるいは光磁気ディスク等の記録媒体
（図示せず）に対する記録を行う。
【０００３】一方、磁気ヘッド、あるいは光ピックアッ
プ等によって記録媒体から再生された再生波は、アナロ
グ等化器１４によって所定の目標等化特性に等化された
後、Ａ／Ｄ変換器１５によってディジタル信号に変換さ
れる。そして、符号検出器１６によって符号検出された
後、ｎ／ｍ復号器１７によってｎ：ｍの比で出力データ
に変換される。ここで、アナログ等化器１４による等化
が充分でない場合には、Ａ／Ｄ変換器１５と符号検出器
１６との間にディジタル等化器が設けられる場合もあ
る。また、近年では、符号検出器１６として最尤検出器
が一般的に使用される。
プ等によって記録媒体から再生された再生波は、アナロ
グ等化器１４によって所定の目標等化特性に等化された
後、Ａ／Ｄ変換器１５によってディジタル信号に変換さ
れる。そして、符号検出器１６によって符号検出された
後、ｎ／ｍ復号器１７によってｎ：ｍの比で出力データ
に変換される。ここで、アナログ等化器１４による等化
が充分でない場合には、Ａ／Ｄ変換器１５と符号検出器
１６との間にディジタル等化器が設けられる場合もあ
る。また、近年では、符号検出器１６として最尤検出器
が一般的に使用される。
【０００４】以上のような記録再生系において使用され
る符号は、通常、所定の状態遷移図に基づいて設計され
る。このため、符号の始点・終点の状態数が複数である
場合には、符号化処理において、順次符号化される符号
語の符号終点の状態を各符号語毎に判定する必要があ
る。
る符号は、通常、所定の状態遷移図に基づいて設計され
る。このため、符号の始点・終点の状態数が複数である
場合には、符号化処理において、順次符号化される符号
語の符号終点の状態を各符号語毎に判定する必要があ
る。
【０００５】図１３中のｍ／ｎ符号化器１１のより具体
的な構成について、符号の始点・終点の状態が２である
８／１０符号変換を行う場合について図１４を参照して
説明する。８ビットの並列入力データａｂｃｄｅｆｇｈ
が８／１０符号化器２１に入力し、１０ビット符号ＡＢ
ＣＤＥＦＧＨＩＪに変換されて図１３中のＤ／Ａ変換器
１２等の後段の構成に供給されると共に、状態判定回路
２２に供給される。
的な構成について、符号の始点・終点の状態が２である
８／１０符号変換を行う場合について図１４を参照して
説明する。８ビットの並列入力データａｂｃｄｅｆｇｈ
が８／１０符号化器２１に入力し、１０ビット符号ＡＢ
ＣＤＥＦＧＨＩＪに変換されて図１３中のＤ／Ａ変換器
１２等の後段の構成に供給されると共に、状態判定回路
２２に供給される。
【０００６】状態判定回路２２は、上述したような符号
終点の状態の判定を行う回路であり、符号終点が２状態
の内の何れであるかを表す１ビット符号Ｘを生成し、生
成した１ビット符号Ｘを８／１０符号化器２１に供給す
る。８／１０符号化器２１は、供給される１ビット符号
Ｘを参照して、後続する１０ビット符号の生成を行う。
終点の状態の判定を行う回路であり、符号終点が２状態
の内の何れであるかを表す１ビット符号Ｘを生成し、生
成した１ビット符号Ｘを８／１０符号化器２１に供給す
る。８／１０符号化器２１は、供給される１ビット符号
Ｘを参照して、後続する１０ビット符号の生成を行う。
【０００７】このような構成の符号化器による符号化に
用いられる符号としては、ＤＣフリー符号、ナイキスト
フリー符号等のスペクトラルヌル型トレリス符号、ＲＬ
Ｌ（Run Length Limited) 符号、ＭＴＲ(Maximum Trans
ition Run)符号等が知られている。ここで、ＤＣフリー
符号は、例えば直流累積電荷ＲＤＳ（Running Digital
Sum ）等の累積電荷の振幅値であるＤＳＶ（Digital Su
m Value)を有限値に制限することによって、周波数軸上
での符号スペクトルのＤＣ成分がヌルとなるように設計
された符号である。
用いられる符号としては、ＤＣフリー符号、ナイキスト
フリー符号等のスペクトラルヌル型トレリス符号、ＲＬ
Ｌ（Run Length Limited) 符号、ＭＴＲ(Maximum Trans
ition Run)符号等が知られている。ここで、ＤＣフリー
符号は、例えば直流累積電荷ＲＤＳ（Running Digital
Sum ）等の累積電荷の振幅値であるＤＳＶ（Digital Su
m Value)を有限値に制限することによって、周波数軸上
での符号スペクトルのＤＣ成分がヌルとなるように設計
された符号である。
【０００８】また、ナイキストフリー符号は、交流累積
電荷ＡＤＳ（Alternating DigitalSum)の振幅値である
ＡＳＶ（Alternating Digital Sum Value)を有限値に制
限することによって、周波数軸上での符号スペクトルの
ナイキスト周波数成分がヌルとなるように設計された符
号である。従来から、例えばディジタルオーディオテー
プレコーダ（Ｒ−ＤＡＴ）、８ｍｍアドバンストインテ
リジェントテープシステム（ＡＩＴ）等、多くのテープ
系ストレージシステムにおいては、ＤＳＶが６の８／１
０変換ＤＣフリー符号が広く用いられている。
電荷ＡＤＳ（Alternating DigitalSum)の振幅値である
ＡＳＶ（Alternating Digital Sum Value)を有限値に制
限することによって、周波数軸上での符号スペクトルの
ナイキスト周波数成分がヌルとなるように設計された符
号である。従来から、例えばディジタルオーディオテー
プレコーダ（Ｒ−ＤＡＴ）、８ｍｍアドバンストインテ
リジェントテープシステム（ＡＩＴ）等、多くのテープ
系ストレージシステムにおいては、ＤＳＶが６の８／１
０変換ＤＣフリー符号が広く用いられている。
【０００９】一方、ＲＬＬ符号は、ＮＲＺＩ変調前の符
号中で、データ'0' の最大連続数を有限値とした符号で
あり、また、ＭＴＲ符号は、ＮＲＺＩ変調前の符号中
で、データ'1' の最大連続数を有限値とした符号であ
る。
号中で、データ'0' の最大連続数を有限値とした符号で
あり、また、ＭＴＲ符号は、ＮＲＺＩ変調前の符号中
で、データ'1' の最大連続数を有限値とした符号であ
る。
【００１０】上述した各符号化方法の内で、データ'0'
やデータ'1' の最大連続数のみが規定されたＲＬＬ符号
やＭＴＲ符号については、符号終点からのデータ'0' や
データ'1' の連続数を調べることによって状態判定を容
易に行うことが可能である。これに対し、ＤＣフリー符
号やナイキストフリー符号等のスペクトラルヌル型トレ
リス符号については、その符号終点の状態を判定するこ
とは、必ずしも容易ではない。
やデータ'1' の最大連続数のみが規定されたＲＬＬ符号
やＭＴＲ符号については、符号終点からのデータ'0' や
データ'1' の連続数を調べることによって状態判定を容
易に行うことが可能である。これに対し、ＤＣフリー符
号やナイキストフリー符号等のスペクトラルヌル型トレ
リス符号については、その符号終点の状態を判定するこ
とは、必ずしも容易ではない。
【００１１】図１５は、８／１０変換ＤＣフリー符号の
符号化を行う符号化装置において使用される状態判定回
路の構成の一例を示すブロック図である。かかる構成に
ついては、例えばS.Fukuda, Y.Kojima, Y.Shinpuku and
K.Okada, "8/10 ModulationCodes for Digital Magnet
ic Recording, IEEE Trans. on Magn.vol.MAG-22,No5.p
p.1194-1196,Sep.1986 において開示されている。かか
る構成は、５個のＥＸＯＲ(Exclusive Or)回路３１、３
２、３３、３４および３５と、１個のフリップフロップ
３６とを有する。かかる構成の回路規模を、ＥＸＯＲ回
路を３ゲート、フリップフロップを８ゲートと仮定して
見積もると、約２３ゲートである。
符号化を行う符号化装置において使用される状態判定回
路の構成の一例を示すブロック図である。かかる構成に
ついては、例えばS.Fukuda, Y.Kojima, Y.Shinpuku and
K.Okada, "8/10 ModulationCodes for Digital Magnet
ic Recording, IEEE Trans. on Magn.vol.MAG-22,No5.p
p.1194-1196,Sep.1986 において開示されている。かか
る構成は、５個のＥＸＯＲ(Exclusive Or)回路３１、３
２、３３、３４および３５と、１個のフリップフロップ
３６とを有する。かかる構成の回路規模を、ＥＸＯＲ回
路を３ゲート、フリップフロップを８ゲートと仮定して
見積もると、約２３ゲートである。
【００１２】なお、図１５に示した構成においては、奇
数ビットＡ，Ｃ，Ｅ、ＧおよびＩのみの入力に基づいて
状態判定がなされる。かかる構成は、２状態ＤＣフリー
符号について発見的に見出された次のような事実に基づ
いて可能となる。すなわち、２状態ＤＣフリー符号で
は、｛ｍｏｄ２（符号の奇数ビットの総和）｝の値が０
の時に状態反転が生じる。
数ビットＡ，Ｃ，Ｅ、ＧおよびＩのみの入力に基づいて
状態判定がなされる。かかる構成は、２状態ＤＣフリー
符号について発見的に見出された次のような事実に基づ
いて可能となる。すなわち、２状態ＤＣフリー符号で
は、｛ｍｏｄ２（符号の奇数ビットの総和）｝の値が０
の時に状態反転が生じる。
【００１３】一方、図１６に８／１０変換ＤＣフリー符
号の符号生成用の状態遷移図の一例を示す。この一例
は、ＮＲＺＩ変調を前提とした、ＤＳＶ＝６となる６状
態の状態遷移図である。従来の８／１０変換ＤＣフリー
符号は、図１６において符号の終点・始点の状態が状態
２あるいは状態３となるように設計されたものである。
号の符号生成用の状態遷移図の一例を示す。この一例
は、ＮＲＺＩ変調を前提とした、ＤＳＶ＝６となる６状
態の状態遷移図である。従来の８／１０変換ＤＣフリー
符号は、図１６において符号の終点・始点の状態が状態
２あるいは状態３となるように設計されたものである。
【００１４】ところで、ＤＣフリー符号の各ビットの'
0' - '1' 反転を行ったものはナイキストフリー符号と
なるため、ＤＣフリー符号とナイキストフリー符号とに
おいては、符号生成や状態判定について略等価な方法を
用いることができる。
0' - '1' 反転を行ったものはナイキストフリー符号と
なるため、ＤＣフリー符号とナイキストフリー符号とに
おいては、符号生成や状態判定について略等価な方法を
用いることができる。
【００１５】
【発明が解決しようとする課題】上述したように、従来
の２状態８／１０変換ＤＣフリー符号の一例について
は、符号終点の状態の判定方法として奇数ビットの総和
をとる方法が用いられているが、かかる方法は発見的に
見出されたものであり、ＤＣフリー符号やナイキストフ
リー符号等のスペクトラルヌル符号について一般的に適
用できるものではないという問題があった。
の２状態８／１０変換ＤＣフリー符号の一例について
は、符号終点の状態の判定方法として奇数ビットの総和
をとる方法が用いられているが、かかる方法は発見的に
見出されたものであり、ＤＣフリー符号やナイキストフ
リー符号等のスペクトラルヌル符号について一般的に適
用できるものではないという問題があった。
【００１６】また、符号語の始点・終点の状態数を２か
ら３、あるいは４と多くすれば、生成可能な符号語数が
多くなるので、使用できる符号の符号化効率を高くでき
る可能性がある。但し、そのような符号についての状態
判定をハードウエアによって行おうとすると、判定され
た状態を表す信号のビット数が増加する。すなわち、符
号の始点・終点の状態数が２であれば判定された状態を
表す信号のビット数は１ビットで良いのに対し、符号の
始点・終点の状態数が３あるいは４であれば判定された
状態を表す信号のビット数は２ビット必要となる。この
ため、状態判定回路の構成が複雑になるという問題があ
った。
ら３、あるいは４と多くすれば、生成可能な符号語数が
多くなるので、使用できる符号の符号化効率を高くでき
る可能性がある。但し、そのような符号についての状態
判定をハードウエアによって行おうとすると、判定され
た状態を表す信号のビット数が増加する。すなわち、符
号の始点・終点の状態数が２であれば判定された状態を
表す信号のビット数は１ビットで良いのに対し、符号の
始点・終点の状態数が３あるいは４であれば判定された
状態を表す信号のビット数は２ビット必要となる。この
ため、状態判定回路の構成が複雑になるという問題があ
った。
【００１７】これまで、符号の始点・終点の状態数が３
であるものを含む様々な符号変換が提案されているにも
かかわらず、上述したような問題点に対処するための検
討はほとんど行われてこなかった。
であるものを含む様々な符号変換が提案されているにも
かかわらず、上述したような問題点に対処するための検
討はほとんど行われてこなかった。
【００１８】従って、この発明の目的は、ＤＣフリー符
号やナイキストフリー符号等のスペクトラルヌル型トレ
リス符号であって、始点・終点の状態数が３以上のもの
についても適用可能な普遍性のある状態判定方法、およ
び符号化に際してそのような状態判定方法を行う符号化
装置を提供することにある。
号やナイキストフリー符号等のスペクトラルヌル型トレ
リス符号であって、始点・終点の状態数が３以上のもの
についても適用可能な普遍性のある状態判定方法、およ
び符号化に際してそのような状態判定方法を行う符号化
装置を提供することにある。
【００１９】
【課題を解決するための手段】請求項１の発明は、符号
語の終点・始点の状態数が２以上に制限されてなるスペ
クトラルヌル型トレリス符号の符号状態判定方法におい
て、累積加算値を２のべき乗に制限する状態遷移図に対
して、符号出力の禁止された状態に当該禁止出力符号を
付加パスとして新たに割り当ててなる状態判定用状態遷
移図に基づいて、符号終点の状態判定を行うことを特徴
とする符号状態判定方法である。
語の終点・始点の状態数が２以上に制限されてなるスペ
クトラルヌル型トレリス符号の符号状態判定方法におい
て、累積加算値を２のべき乗に制限する状態遷移図に対
して、符号出力の禁止された状態に当該禁止出力符号を
付加パスとして新たに割り当ててなる状態判定用状態遷
移図に基づいて、符号終点の状態判定を行うことを特徴
とする符号状態判定方法である。
【００２０】請求項５の発明は、符号語の終点・始点の
状態数が２以上に制限されてなるスペクトラルヌル型ト
レリス符号の符号化を行う符号化装置において、累積加
算値を２のべき乗に制限する状態遷移図に対して、符号
出力の禁止された状態に当該禁止出力符号を付加パスと
して新たに割り当ててなる状態判定用状態遷移図に基づ
いて、符号終点の状態判定を行う手段を有することを特
徴とする符号化装置である。
状態数が２以上に制限されてなるスペクトラルヌル型ト
レリス符号の符号化を行う符号化装置において、累積加
算値を２のべき乗に制限する状態遷移図に対して、符号
出力の禁止された状態に当該禁止出力符号を付加パスと
して新たに割り当ててなる状態判定用状態遷移図に基づ
いて、符号終点の状態判定を行う手段を有することを特
徴とする符号化装置である。
【００２１】以上のような発明によれば、符号生成用の
状態遷移図に基づいて作成される状態判定用の状態遷移
図に従ってトラッキングを行うことにより、符号終点の
状態を判定することができる。
状態遷移図に基づいて作成される状態判定用の状態遷移
図に従ってトラッキングを行うことにより、符号終点の
状態を判定することができる。
【００２２】この際に、状態判定用の状態遷移図は符号
生成用の状態遷移図に付加パスを付加するという、一般
的な方法で作成できるので、始点・終点の状態数が３以
上である符号についても適用できる、普遍性のある状態
判定を行うことが可能となる。
生成用の状態遷移図に付加パスを付加するという、一般
的な方法で作成できるので、始点・終点の状態数が３以
上である符号についても適用できる、普遍性のある状態
判定を行うことが可能となる。
【００２３】
【発明の実施の形態】以下、この発明の第１の実施形態
について説明する。図１に、この発明の第１の実施形態
においてトラッキング（始状態から出力に従って状態遷
移図を辿り、終状態を検出すること、かかる操作はトレ
ースとも称される）を行うために使用される状態判定用
の状態遷移図の一例を示す。この状態遷移図は、ＤＳＶ
が４となる符号を生成するための４状態の状態遷移図に
対して付加パスを加えてなるものである。かかる付加パ
スは、状態４において、禁止された出力符号０を状態３
に出力するものである。図１に示した状態遷移図におい
ては、禁止された出力符号は無いので、かかる状態遷移
図に従って符号を生成すれば、当然のことながら符号の
ＤＳＶは制限されない。
について説明する。図１に、この発明の第１の実施形態
においてトラッキング（始状態から出力に従って状態遷
移図を辿り、終状態を検出すること、かかる操作はトレ
ースとも称される）を行うために使用される状態判定用
の状態遷移図の一例を示す。この状態遷移図は、ＤＳＶ
が４となる符号を生成するための４状態の状態遷移図に
対して付加パスを加えてなるものである。かかる付加パ
スは、状態４において、禁止された出力符号０を状態３
に出力するものである。図１に示した状態遷移図におい
ては、禁止された出力符号は無いので、かかる状態遷移
図に従って符号を生成すれば、当然のことながら符号の
ＤＳＶは制限されない。
【００２４】トラッキングを行う場合、図１において状
態４に付加された出力符号０のパスは、例えば符号のＤ
ＳＶが４以下であれば状態３でなくても何れの状態に遷
移するようになされても良い。但し、ＤＳＶが４以下と
なる符号は、その生成符号語数が少ないため実際に使用
されことは少なく、従って、付加されたデータ０のパス
が状態３以外の状態に遷移するようになされた状態判定
用の状態遷移図はあまり実用的でない。
態４に付加された出力符号０のパスは、例えば符号のＤ
ＳＶが４以下であれば状態３でなくても何れの状態に遷
移するようになされても良い。但し、ＤＳＶが４以下と
なる符号は、その生成符号語数が少ないため実際に使用
されことは少なく、従って、付加されたデータ０のパス
が状態３以外の状態に遷移するようになされた状態判定
用の状態遷移図はあまり実用的でない。
【００２５】本発明者は、予め符号語の始点・終点の状
態が状態１、２、３および４の要素となるようにＤＳＶ
が制限されてなるＤＣフリー符号について、図１に示し
た状態遷移図に従って状態をトラッキングすると、全て
のＤＳＶの符号について、少なくとも符号語の始点・終
点においては当該符号語の状態が正しく表されることを
見出した。
態が状態１、２、３および４の要素となるようにＤＳＶ
が制限されてなるＤＣフリー符号について、図１に示し
た状態遷移図に従って状態をトラッキングすると、全て
のＤＳＶの符号について、少なくとも符号語の始点・終
点においては当該符号語の状態が正しく表されることを
見出した。
【００２６】すなわち、この発明の第１の実施形態であ
る状態判定方法および符号化装置は、符号の始点・終点
の状態数が２に制限されてなるＤＣフリー符号あるいは
ナイキストフリー符号の符号化処理において適用するこ
とができ、ＤＳＶ（あるいはＡＳＶ）値を４に制限する
状態遷移図に対して、符号出力が禁止された状態に当該
禁止出力符号を付加パスとして新たに割当てた状態遷移
図に従って、符号終点の状態判定（トラッキング）を行
うものである。
る状態判定方法および符号化装置は、符号の始点・終点
の状態数が２に制限されてなるＤＣフリー符号あるいは
ナイキストフリー符号の符号化処理において適用するこ
とができ、ＤＳＶ（あるいはＡＳＶ）値を４に制限する
状態遷移図に対して、符号出力が禁止された状態に当該
禁止出力符号を付加パスとして新たに割当てた状態遷移
図に従って、符号終点の状態判定（トラッキング）を行
うものである。
【００２７】図２は、図１に示した状態遷移図を２ビッ
ト単位で表示した状態遷移図の一例である。符号のＤＳ
Ｖを制限するための状態遷移図においては、符号の状態
を２ビット単位（１ビットおき）に観測すると、その状
態数が半分になることが一般的に知られているが、かか
る特性は、図１に示した状態遷移図においても保たれる
ことが図２からわかる。
ト単位で表示した状態遷移図の一例である。符号のＤＳ
Ｖを制限するための状態遷移図においては、符号の状態
を２ビット単位（１ビットおき）に観測すると、その状
態数が半分になることが一般的に知られているが、かか
る特性は、図１に示した状態遷移図においても保たれる
ことが図２からわかる。
【００２８】図２の状態遷移図は２状態を有するもので
あるから、例えば状態２、３を符号語の始点・終点とす
る２状態のＤＣフリー符号は、符号のＤＳＶの値に関わ
らず、符号語の途中であっても、その全ての状態を１ビ
ットで表すことが可能であることがわかる。すなわち、
図１または図２に示した状態遷移図に沿って符号の状態
をトラッキングすると、符号語の途中においてＲＤＳの
絶対値が２を越えた場合、その状態を正しく表さないに
も拘らず、ＲＤＳの絶対値が２以下に戻った時点で、符
号の正しい状態を判定できるという特徴がある。
あるから、例えば状態２、３を符号語の始点・終点とす
る２状態のＤＣフリー符号は、符号のＤＳＶの値に関わ
らず、符号語の途中であっても、その全ての状態を１ビ
ットで表すことが可能であることがわかる。すなわち、
図１または図２に示した状態遷移図に沿って符号の状態
をトラッキングすると、符号語の途中においてＲＤＳの
絶対値が２を越えた場合、その状態を正しく表さないに
も拘らず、ＲＤＳの絶対値が２以下に戻った時点で、符
号の正しい状態を判定できるという特徴がある。
【００２９】例えば、２状態を表す１ビット符号をＸと
して、Ｘ＝０が状態２、Ｘ＝１が状態３を各々表すもの
と仮定し（但し、Ｘ＝０が状態３、Ｘ＝１が状態２を各
々表すものとしても良い）、符号の奇数ビット目をＰ，
偶数ビット目をＱとすれば、２ビット単位で見たＸは、
ブール代数表示によって次のように表すことができる。
して、Ｘ＝０が状態２、Ｘ＝１が状態３を各々表すもの
と仮定し（但し、Ｘ＝０が状態３、Ｘ＝１が状態２を各
々表すものとしても良い）、符号の奇数ビット目をＰ，
偶数ビット目をＱとすれば、２ビット単位で見たＸは、
ブール代数表示によって次のように表すことができる。
【００３０】
【数１】
【００３１】この場合、２ビット単位での状態判定回路
は、ＥＸＮＯＲ（Ｅｘｃｌｕｓｉｖｅ Ｎｏｔ ｏｒ）
回路１個で構成できる。
は、ＥＸＮＯＲ（Ｅｘｃｌｕｓｉｖｅ Ｎｏｔ ｏｒ）
回路１個で構成できる。
【００３２】図３は、この発明における状態判定方法を
使用して状態２、３を符号語の始点・終点とする２状態
のＤＣフリー符号の状態判定を行う状態判定回路の基本
的な構成の一例を示すブロック図である。例えば変換符
号の符号語長が１０ビットの場合には、図３に示すよう
な基本回路構成を５個直列に接続すれば良い。
使用して状態２、３を符号語の始点・終点とする２状態
のＤＣフリー符号の状態判定を行う状態判定回路の基本
的な構成の一例を示すブロック図である。例えば変換符
号の符号語長が１０ビットの場合には、図３に示すよう
な基本回路構成を５個直列に接続すれば良い。
【００３３】図４は、この発明の第１の実施形態におけ
る状態判定方法に従って構成された、状態２、３を符号
語の始点・終点とする２状態の１０ビットＤＣフリー符
号の状態判定回路の一例を示すブロック図である。図４
に示した一例は、図２に示した、ＤＳＶ＝４の状態遷移
図に修正を加えた状態判定用状態遷移図に従って構成さ
れたものであり、５個のＥＸＮＯＲ回路４１、４２、４
３、４４および４５と１個のフリップフロップ４６を有
する。かかる一例の構成における回路規模は、図１５を
参照して上述した従来の状態判定回路の回路規模と全く
同等で、約２３ゲートである。
る状態判定方法に従って構成された、状態２、３を符号
語の始点・終点とする２状態の１０ビットＤＣフリー符
号の状態判定回路の一例を示すブロック図である。図４
に示した一例は、図２に示した、ＤＳＶ＝４の状態遷移
図に修正を加えた状態判定用状態遷移図に従って構成さ
れたものであり、５個のＥＸＮＯＲ回路４１、４２、４
３、４４および４５と１個のフリップフロップ４６を有
する。かかる一例の構成における回路規模は、図１５を
参照して上述した従来の状態判定回路の回路規模と全く
同等で、約２３ゲートである。
【００３４】かかる一例は、図１５に示した従来の状態
判定回路の一例と結果的に等価回路となる。但し、この
発明に係る状態判定方法は、発見的に見出された従来の
状態判定回路と異なり、明確な状態遷移図によってより
一般化されている点に特徴がある。
判定回路の一例と結果的に等価回路となる。但し、この
発明に係る状態判定方法は、発見的に見出された従来の
状態判定回路と異なり、明確な状態遷移図によってより
一般化されている点に特徴がある。
【００３５】従って、この発明の第１の実施形態におい
ては、図２に示した状態判定用状態遷移図に従って、状
態２、３を符号の始点・終点とする偶数ビット符号だけ
でなく、状態１、４を符号の始点・終点とする奇数ビッ
ト符号、状態２、３を符号の始点として状態１、４を符
号の終点とする奇数ビット符号、状態１、４を符号の始
点として状態２、３を符号の終点とする奇数ビット符号
等の符号のための状態判定部を構成することも容易であ
る。
ては、図２に示した状態判定用状態遷移図に従って、状
態２、３を符号の始点・終点とする偶数ビット符号だけ
でなく、状態１、４を符号の始点・終点とする奇数ビッ
ト符号、状態２、３を符号の始点として状態１、４を符
号の終点とする奇数ビット符号、状態１、４を符号の始
点として状態２、３を符号の終点とする奇数ビット符号
等の符号のための状態判定部を構成することも容易であ
る。
【００３６】上述したこの発明の第１の実施形態は、２
状態符号の符号化に際してこの発明を適用したものであ
る。さらに、この発明に係る状態判定方法は、明確な状
態遷移図によって一般化されているので、符号の始点・
終点において状態数がより大きい符号に対してもその適
用は容易である。
状態符号の符号化に際してこの発明を適用したものであ
る。さらに、この発明に係る状態判定方法は、明確な状
態遷移図によって一般化されているので、符号の始点・
終点において状態数がより大きい符号に対してもその適
用は容易である。
【００３７】以下、そのような適用の一例である、この
発明の第２の実施形態について説明する。図５に、ＮＲ
ＺＩを前提としてＤＳＶを８に制限する８状態の状態遷
移図において、図２と全く同様に、状態８において禁止
された出力符号０を状態７に出力する付加パスを加えた
状態遷移図を示す。図５の状態遷移図においては、禁止
された出力符号は無いので、仮に図５の状態遷移図に従
って符号を生成すれば、当然のことながら符号のＤＳＶ
は制限されない。
発明の第２の実施形態について説明する。図５に、ＮＲ
ＺＩを前提としてＤＳＶを８に制限する８状態の状態遷
移図において、図２と全く同様に、状態８において禁止
された出力符号０を状態７に出力する付加パスを加えた
状態遷移図を示す。図５の状態遷移図においては、禁止
された出力符号は無いので、仮に図５の状態遷移図に従
って符号を生成すれば、当然のことながら符号のＤＳＶ
は制限されない。
【００３８】但し、本発明者は、予め符号語の始点・終
点の状態が状態１、２、３、４、５、６、７よび８の要
素となるようにＤＳＶが制限されてなるＤＣフリー符号
について、図５に示されてなる状態遷移図に従って状態
をトラッキングすると、全てのＤＳＶの符号について、
少なくとも符号語の始点・終点においては当該符号語の
状態が正しく表されることを見出した。
点の状態が状態１、２、３、４、５、６、７よび８の要
素となるようにＤＳＶが制限されてなるＤＣフリー符号
について、図５に示されてなる状態遷移図に従って状態
をトラッキングすると、全てのＤＳＶの符号について、
少なくとも符号語の始点・終点においては当該符号語の
状態が正しく表されることを見出した。
【００３９】すなわち、この発明の第２の実施形態は、
符号の始点・終点の状態数が３あるいは４に制限されて
なるＤＣフリー符号あるいはナイキストフリー符号の符
号化に際して適用され、ＤＳＶ値あるいはＡＳＶ値を８
に制限する状態遷移図に対して、符号出力が禁止された
状態について、当該禁止出力符号を付加パスとして新た
に割当てた状態遷移図に従って符号終点の状態判定を行
うものである。
符号の始点・終点の状態数が３あるいは４に制限されて
なるＤＣフリー符号あるいはナイキストフリー符号の符
号化に際して適用され、ＤＳＶ値あるいはＡＳＶ値を８
に制限する状態遷移図に対して、符号出力が禁止された
状態について、当該禁止出力符号を付加パスとして新た
に割当てた状態遷移図に従って符号終点の状態判定を行
うものである。
【００４０】図６は、図５に示した状態遷移図を２ビッ
ト単位で表示した状態遷移図の一例である。符号のＤＳ
Ｖを制限するための状態遷移図においては、符号の状態
を２ビット単位（１ビットおき）に観測するとその状態
数が半分になることが一般的に知られている。かかる特
性が図５に示した状態遷移図においても保たれることが
図６からわかる。
ト単位で表示した状態遷移図の一例である。符号のＤＳ
Ｖを制限するための状態遷移図においては、符号の状態
を２ビット単位（１ビットおき）に観測するとその状態
数が半分になることが一般的に知られている。かかる特
性が図５に示した状態遷移図においても保たれることが
図６からわかる。
【００４１】図６に示した状態遷移図は４状態を有する
ものであるから、例えば状態１、４、５、あるいは状態
１、４、５、８を符号語の始点・終点とする２状態のＤ
Ｃフリー符号は、符号のＤＳＶの値に関わらず、符号語
の途中であっても、その全ての状態を１ビットで表すこ
とが可能であることがわかる。すなわち、図５あるいは
図６に示した状態遷移図に沿って符号の状態をトラッキ
ングすると、符号語の途中においてＲＤＳの絶対値が４
を越えた場合、その状態を正しく表さないにも拘らず、
ＲＤＳの絶対値が４以下に戻った時点で符号の正しい状
態を判定できるという特徴がある。
ものであるから、例えば状態１、４、５、あるいは状態
１、４、５、８を符号語の始点・終点とする２状態のＤ
Ｃフリー符号は、符号のＤＳＶの値に関わらず、符号語
の途中であっても、その全ての状態を１ビットで表すこ
とが可能であることがわかる。すなわち、図５あるいは
図６に示した状態遷移図に沿って符号の状態をトラッキ
ングすると、符号語の途中においてＲＤＳの絶対値が４
を越えた場合、その状態を正しく表さないにも拘らず、
ＲＤＳの絶対値が４以下に戻った時点で符号の正しい状
態を判定できるという特徴がある。
【００４２】但し、この場合、４状態を表す２ビット符
号をＸＹとすると、図６の状態遷移図における状態１、
４、５、８の各々にＸＹを割り当てるための方法は全部
で４！＝２４通りあり、この内の何れを用いるかによっ
て回路の複雑さが異なる。本発明者はこの点について鋭
意検討した結果、状態１、４、５、８の各々の状態に符
号ＸＹを割り当てる際に、図７に示す８通りの何れかの
割り当て方法を用いた場合に、その状態判定回路が簡単
になることを見出した。図７に示す割当て方法は、２ビ
ット符号ＸＹの内、状態１、４、５の３状態の中から、
一方が１ビットで状態１の判別が可能で、もう一方が１
ビットで状態５の判別が可能となる、全ての順列であ
る。
号をＸＹとすると、図６の状態遷移図における状態１、
４、５、８の各々にＸＹを割り当てるための方法は全部
で４！＝２４通りあり、この内の何れを用いるかによっ
て回路の複雑さが異なる。本発明者はこの点について鋭
意検討した結果、状態１、４、５、８の各々の状態に符
号ＸＹを割り当てる際に、図７に示す８通りの何れかの
割り当て方法を用いた場合に、その状態判定回路が簡単
になることを見出した。図７に示す割当て方法は、２ビ
ット符号ＸＹの内、状態１、４、５の３状態の中から、
一方が１ビットで状態１の判別が可能で、もう一方が１
ビットで状態５の判別が可能となる、全ての順列であ
る。
【００４３】このような割当て方法についてより具体的
に説明する。図７中の割当て方法に該当しないもの、例
えば、ＸＹ＝００が状態１、ＸＹ＝０１が状態４、ＸＹ
＝１０が状態５，ＸＹ＝１１が状態８を各々表すものと
し、符号の奇数ビット目をＰ，偶数ビット目をＱとすれ
ば、２ビット単位で見たＸＹはブール代数表示によって
次のように表せる。
に説明する。図７中の割当て方法に該当しないもの、例
えば、ＸＹ＝００が状態１、ＸＹ＝０１が状態４、ＸＹ
＝１０が状態５，ＸＹ＝１１が状態８を各々表すものと
し、符号の奇数ビット目をＰ，偶数ビット目をＱとすれ
ば、２ビット単位で見たＸＹはブール代数表示によって
次のように表せる。
【００４４】
【数２】
【００４５】
【数３】
【００４６】この場合、２ビット単位での状態判定を行
う状態判定回路は、ＡＮＤ（あるいはＮＯＲ）回路４
個、ＯＲ（あるいはＮＯＲ）回路２個、ＥＸＮＯＲ回路
２個で構成することができ、ＡＮＤ回路を１ゲート、Ｏ
Ｒ回路を１ゲート，およびＥＸＮＯＲ回路を３ゲートと
各々仮定すれば、この場合の状態判定回路の回路規模は
約１２ゲートと見積もられる。また、図７中に示されて
いない符号割り当て方法を用いる場合、上述の例以外で
も、それらを実現するための回路規模は略同等である。
う状態判定回路は、ＡＮＤ（あるいはＮＯＲ）回路４
個、ＯＲ（あるいはＮＯＲ）回路２個、ＥＸＮＯＲ回路
２個で構成することができ、ＡＮＤ回路を１ゲート、Ｏ
Ｒ回路を１ゲート，およびＥＸＮＯＲ回路を３ゲートと
各々仮定すれば、この場合の状態判定回路の回路規模は
約１２ゲートと見積もられる。また、図７中に示されて
いない符号割り当て方法を用いる場合、上述の例以外で
も、それらを実現するための回路規模は略同等である。
【００４７】これに対して、図７中の割当て方法に該当
するもの、例えば、ＸＹ＝００が状態１、ＸＹ＝０１が
状態４、ＸＹ＝１１が状態５，ＸＹ＝１０が状態８を各
々表すものとすれば、２ビット単位で見たＸＹはブール
代数表示によって次のように表せる。
するもの、例えば、ＸＹ＝００が状態１、ＸＹ＝０１が
状態４、ＸＹ＝１１が状態５，ＸＹ＝１０が状態８を各
々表すものとすれば、２ビット単位で見たＸＹはブール
代数表示によって次のように表せる。
【００４８】
【数４】
【００４９】
【数５】
【００５０】従って、この場合、２ビット単位での状態
判定を行う状態判定回路は、後述するように、ＡＮＤ
（あるいはＮＯＲ）回路２個、ＯＲ（あるいはＮＯＲ）
回路２個、ＥＸＮＯＲ回路１個で構成することができ
る。上述したような仮定すなわちＡＮＤ回路を１ゲー
ト、ＯＲ回路を１ゲート，およびＥＸＮＯＲ回路を３ゲ
ートとする仮定に加えて３−ｉｎタイプのＡＮＤ回路を
２ゲートとする仮定の下で、この場合の状態判定回路の
回路規模は約８ゲートと見積もられる。図７中の他の割
当て方法を用いた状態判定回路も、略同等な回路規模を
有する。
判定を行う状態判定回路は、後述するように、ＡＮＤ
（あるいはＮＯＲ）回路２個、ＯＲ（あるいはＮＯＲ）
回路２個、ＥＸＮＯＲ回路１個で構成することができ
る。上述したような仮定すなわちＡＮＤ回路を１ゲー
ト、ＯＲ回路を１ゲート，およびＥＸＮＯＲ回路を３ゲ
ートとする仮定に加えて３−ｉｎタイプのＡＮＤ回路を
２ゲートとする仮定の下で、この場合の状態判定回路の
回路規模は約８ゲートと見積もられる。図７中の他の割
当て方法を用いた状態判定回路も、略同等な回路規模を
有する。
【００５１】この発明に係る状態判定方法に基づいて、
図７中の１番目の割当て方法を適用した場合の状態１、
４、５、あるいは状態１、４、５、８を符号語の始点・
終点とする３あるいは４状態のＤＣフリー符号の状態判
定回路における、２ビット単位での基本構成回路の一例
を図８に示す。かかる基本構成回路は、２個のＯＲ回路
５１、５５、２個のＡＮＤ回路５２、５４、１個のＥＸ
ＮＯＲ回路５３を有する。また、変換符号の符号語長が
例えば１０ビットの場合には、図８に示した基本構成回
路を、図４の場合と同様に５個直列に接続すれば良い。
図７中の１番目の割当て方法を適用した場合の状態１、
４、５、あるいは状態１、４、５、８を符号語の始点・
終点とする３あるいは４状態のＤＣフリー符号の状態判
定回路における、２ビット単位での基本構成回路の一例
を図８に示す。かかる基本構成回路は、２個のＯＲ回路
５１、５５、２個のＡＮＤ回路５２、５４、１個のＥＸ
ＮＯＲ回路５３を有する。また、変換符号の符号語長が
例えば１０ビットの場合には、図８に示した基本構成回
路を、図４の場合と同様に５個直列に接続すれば良い。
【００５２】但し、符号の状態を状態遷移図に従ってト
ラッキングする場合、図５において状態８に付加された
データ’０’ のパスは、例えば符号のＤＳＶが８以下
であれば、状態７に限らず他の何れの状態に遷移させて
も良い。本発明者は、状態８における付加パスを状態７
と異なる状態へ遷移させた場合について、各々の回路規
模を調べた結果、特に、付加パスを状態２へ遷移させる
パスとした状態遷移図に従って状態判定回路を構成する
と、図５に示した状態遷移図に従う回路構成に比較し
て、さらに回路規模を簡略化できることを見出した。
ラッキングする場合、図５において状態８に付加された
データ’０’ のパスは、例えば符号のＤＳＶが８以下
であれば、状態７に限らず他の何れの状態に遷移させて
も良い。本発明者は、状態８における付加パスを状態７
と異なる状態へ遷移させた場合について、各々の回路規
模を調べた結果、特に、付加パスを状態２へ遷移させる
パスとした状態遷移図に従って状態判定回路を構成する
と、図５に示した状態遷移図に従う回路構成に比較し
て、さらに回路規模を簡略化できることを見出した。
【００５３】状態判定用状態遷移図として、状態８にお
ける付加パスを状態２へ遷移させてなる状態遷移図を用
いる、この発明の第３の実施形態について以下に説明す
る。図９は、ＮＲＺＩ変調を前提として、ＤＳＶ＝８の
符号を生成する８状態の状態遷移図において、符号のＤ
ＳＶを８以下に限定した場合について、状態８におい
て、禁止された出力符号'0' を状態２へ出力する付加パ
スを加えた状態遷移図である。また、図１０は、図９に
示した状態遷移図を２ビット単位で表示した状態遷移図
である。図１０において、図７の１番目の割り当て方法
を適用すると、２ビット単位で見たＸＹはブール代数表
示によって次のように表すことができる。
ける付加パスを状態２へ遷移させてなる状態遷移図を用
いる、この発明の第３の実施形態について以下に説明す
る。図９は、ＮＲＺＩ変調を前提として、ＤＳＶ＝８の
符号を生成する８状態の状態遷移図において、符号のＤ
ＳＶを８以下に限定した場合について、状態８におい
て、禁止された出力符号'0' を状態２へ出力する付加パ
スを加えた状態遷移図である。また、図１０は、図９に
示した状態遷移図を２ビット単位で表示した状態遷移図
である。図１０において、図７の１番目の割り当て方法
を適用すると、２ビット単位で見たＸＹはブール代数表
示によって次のように表すことができる。
【００５４】
【数６】
【００５５】
【数７】
【００５６】この場合、２ビット単位での状態判定回路
はＡＮＤ（あるいはＮＯＲ）回路２個、ＯＲ（あるいは
ＮＯＲ）回路１個、ＥＸＮＯＲ回路１個で構成でき、そ
の回路規模は約７ゲートとなる。
はＡＮＤ（あるいはＮＯＲ）回路２個、ＯＲ（あるいは
ＮＯＲ）回路１個、ＥＸＮＯＲ回路１個で構成でき、そ
の回路規模は約７ゲートとなる。
【００５７】図１１は、この発明の第３の実施形態にお
いて、状態１、４、５、あるいは状態１、４、５、８を
符号語の始点・終点とする３あるいは４状態のＤＣフリ
ー符号の状態判定回路における、符号のＤＳＶを８以下
に限定した場合の２ビット単位での基本構成回路の一例
を示すものである。かかる基本構成回路は、２個のＡＮ
Ｄ回路６１および６２、１個のＥＸＮＯＲ回路６３、お
よび１個のＯＲ回路６４を有する。そして、例えば変換
符号の符号語長が１０ビットの場合には図１１に示した
基本構成回路を図４の場合と同様に５個直列に接続すれ
ば良い。
いて、状態１、４、５、あるいは状態１、４、５、８を
符号語の始点・終点とする３あるいは４状態のＤＣフリ
ー符号の状態判定回路における、符号のＤＳＶを８以下
に限定した場合の２ビット単位での基本構成回路の一例
を示すものである。かかる基本構成回路は、２個のＡＮ
Ｄ回路６１および６２、１個のＥＸＮＯＲ回路６３、お
よび１個のＯＲ回路６４を有する。そして、例えば変換
符号の符号語長が１０ビットの場合には図１１に示した
基本構成回路を図４の場合と同様に５個直列に接続すれ
ば良い。
【００５８】図１２は、この発明に係る状態判定方法に
よって、１、４、５あるいは状態１、４、５、８を符号
の始点・終点とする３状態あるいは４状態の、ＤＳＶが
８以下の１０ビットＤＣフリー符号のための状態判定回
路の一例を図示したものである。図１１に示した基本構
成回路が５個（７１、７２、７３、７４および７５）接
続され、さらにその後段に２個のレジスタ７６および７
７を有してなるものである。かかる一例の回路規模は、
約５１ゲートである。
よって、１、４、５あるいは状態１、４、５、８を符号
の始点・終点とする３状態あるいは４状態の、ＤＳＶが
８以下の１０ビットＤＣフリー符号のための状態判定回
路の一例を図示したものである。図１１に示した基本構
成回路が５個（７１、７２、７３、７４および７５）接
続され、さらにその後段に２個のレジスタ７６および７
７を有してなるものである。かかる一例の回路規模は、
約５１ゲートである。
【００５９】また、この発明に係る一般化された状態判
定方法によれば、状態１、４、５あるいは状態１、４、
５、８を符号の始点・終点とする偶数ビットＤＣフリー
符号符号についての状態判定回路のみならず、他の符号
についての状態判定回路をも容易に構成できることが図
５あるいは図９に示した状態遷移図からわかる。例え
ば、状態２、３、６、７を符号の始点・終点とする偶数
ビット符号、状態２、３、６、７を符号の始点として状
態１、４、５、８を符号の終点とする奇数ビット符号、
状態１、４、５、８を符号の始点として状態２、３、
６、７を符号の終点とする奇数ビット符号、等の符号の
ための状態判定回路を、この発明に係る状態判定方法に
よって構成することも容易である。
定方法によれば、状態１、４、５あるいは状態１、４、
５、８を符号の始点・終点とする偶数ビットＤＣフリー
符号符号についての状態判定回路のみならず、他の符号
についての状態判定回路をも容易に構成できることが図
５あるいは図９に示した状態遷移図からわかる。例え
ば、状態２、３、６、７を符号の始点・終点とする偶数
ビット符号、状態２、３、６、７を符号の始点として状
態１、４、５、８を符号の終点とする奇数ビット符号、
状態１、４、５、８を符号の始点として状態２、３、
６、７を符号の終点とする奇数ビット符号、等の符号の
ための状態判定回路を、この発明に係る状態判定方法に
よって構成することも容易である。
【００６０】〔比較例〕これまでに符号語の始点・終点
の状態数が３状態以上の符号について、その状態判定回
路が具体的に示された例はないと思われる。例えば図１
５に示した１０ビット符号の場合の実施例２は、入力が
ＸＹおよび符号語の計１２ビットで出力がＸＹの２ビッ
トである、一種の１２／２変換と見ることができる。こ
の１２／２変換について入力／出力データに基づく状態
判定を行う状態判定回路を簡略化する方法を見出すこと
は、非常に多くの組合わせが存在するため、容易ではな
い。
の状態数が３状態以上の符号について、その状態判定回
路が具体的に示された例はないと思われる。例えば図１
５に示した１０ビット符号の場合の実施例２は、入力が
ＸＹおよび符号語の計１２ビットで出力がＸＹの２ビッ
トである、一種の１２／２変換と見ることができる。こ
の１２／２変換について入力／出力データに基づく状態
判定を行う状態判定回路を簡略化する方法を見出すこと
は、非常に多くの組合わせが存在するため、容易ではな
い。
【００６１】例えば、かかる１２／２変換の入力／出力
データに基づく状態判定を行う状態判定回路について市
販のコンパイラソフトを用いて回路簡略化を試みたとこ
ろ、８ゲートとなり、図１５に示した回路構成に比較し
て約５０％大きいという結果となった。
データに基づく状態判定を行う状態判定回路について市
販のコンパイラソフトを用いて回路簡略化を試みたとこ
ろ、８ゲートとなり、図１５に示した回路構成に比較し
て約５０％大きいという結果となった。
【００６２】なお、上述したこの発明の第１の実施形態
から明らかなように、この発明に係る状態判定方法およ
び状態判定回路に用いられる状態判定用状態遷移図の状
態数は、２のべき乗値となっていることが望ましく、ま
た、状態判定回路の回路簡略化のためには、かかる状態
数が８以下であることが望ましい。
から明らかなように、この発明に係る状態判定方法およ
び状態判定回路に用いられる状態判定用状態遷移図の状
態数は、２のべき乗値となっていることが望ましく、ま
た、状態判定回路の回路簡略化のためには、かかる状態
数が８以下であることが望ましい。
【００６３】また、この発明の第１の実施形態は、２ビ
ット単位での並列処理を行う構成を有する状態判定回路
を前提として、この発明を適用したものである。これに
対して、この発明は、１ビット単位、３ビット単位、４
ビット単位等の並列処理を行う等価回路を有する状態判
定回路を前提とした場合にも、適用することができる。
ット単位での並列処理を行う構成を有する状態判定回路
を前提として、この発明を適用したものである。これに
対して、この発明は、１ビット単位、３ビット単位、４
ビット単位等の並列処理を行う等価回路を有する状態判
定回路を前提とした場合にも、適用することができる。
【００６４】
【発明の効果】上述したように、この発明は、符号語の
終点・始点の状態数が２以上に制限されてなるスペクト
ラルヌル型トレリス符号の符号化を行うに際して、累積
加算値を２のべき乗に制限する状態遷移図に対して、符
号出力の禁止された状態に当該禁止出力符号を付加パス
として新たに割り当ててなる状態判定用状態遷移図に基
づいて、符号終点の状態判定を行うようにしたものであ
る。
終点・始点の状態数が２以上に制限されてなるスペクト
ラルヌル型トレリス符号の符号化を行うに際して、累積
加算値を２のべき乗に制限する状態遷移図に対して、符
号出力の禁止された状態に当該禁止出力符号を付加パス
として新たに割り当ててなる状態判定用状態遷移図に基
づいて、符号終点の状態判定を行うようにしたものであ
る。
【００６５】このため、符号生成用の状態遷移図に付加
パスを付加するという、一般的な方法で作成される符号
生成用の状態遷移図に基づいてトラッキングを行って、
符号終点の状態を判定することができる。従って、始点
・終点の状態数が３以上である符号についても適用でき
る、普遍性のある状態判定を行うことが可能となる。
パスを付加するという、一般的な方法で作成される符号
生成用の状態遷移図に基づいてトラッキングを行って、
符号終点の状態を判定することができる。従って、始点
・終点の状態数が３以上である符号についても適用でき
る、普遍性のある状態判定を行うことが可能となる。
【００６６】また、このような符号生成用の状態遷移図
に基づくトラッキングは、簡単な構成の符号状態判定回
路によって実現できる。このため、例えば磁気記録シス
テムにおいて、低コストでハードウェアを構成でき、そ
の工業的価値は非常に大きい。
に基づくトラッキングは、簡単な構成の符号状態判定回
路によって実現できる。このため、例えば磁気記録シス
テムにおいて、低コストでハードウェアを構成でき、そ
の工業的価値は非常に大きい。
【図１】この発明の第１の実施形態において用いられ
る、状態判定用状態遷移図の一例を示す略線図である。
る、状態判定用状態遷移図の一例を示す略線図である。
【図２】図１に示した状態遷移図を２ビット単位で表示
した２状態の状態遷移図の一例を示す略線図である。
した２状態の状態遷移図の一例を示す略線図である。
【図３】この発明の第１の実施形態中の、状態２、３を
符号語の始点・終点とする２状態のＤＣフリー符号の状
態判定に係る、２ビット単位での基本構成回路の一例を
示すブロック図である。
符号語の始点・終点とする２状態のＤＣフリー符号の状
態判定に係る、２ビット単位での基本構成回路の一例を
示すブロック図である。
【図４】この発明の第１の実施形態中で、状態２、３を
符号語の始点・終点とする２状態の１０ビットＤＣフリ
ー符号の状態判定回路の構成の一例を示すブロック図で
ある。
符号語の始点・終点とする２状態の１０ビットＤＣフリ
ー符号の状態判定回路の構成の一例を示すブロック図で
ある。
【図５】この発明の第２の実施形態において用いられ
る、状態判定用状態遷移図の一例を示す略線図である。
る、状態判定用状態遷移図の一例を示す略線図である。
【図６】図５に示した状態遷移図を２ビット単位で表示
した２状態の状態遷移図の一例を示す略線図である。
した２状態の状態遷移図の一例を示す略線図である。
【図７】状態判定回路の構成を簡単なものとすることが
できる符号ＸＹの８通りの割当て方法である。
できる符号ＸＹの８通りの割当て方法である。
【図８】この発明の第２の実施形態中の、状態１、４、
５あるいは状態１、４、５、８を符号語の始点・終点と
する２状態のＤＣフリー符号の状態判定に係る、２ビッ
ト単位での基本構成回路の一例を示すブロック図であ
る。
５あるいは状態１、４、５、８を符号語の始点・終点と
する２状態のＤＣフリー符号の状態判定に係る、２ビッ
ト単位での基本構成回路の一例を示すブロック図であ
る。
【図９】この発明の第３の実施形態において用いられ
る、状態判定用状態遷移図の一例を示す略線図である。
る、状態判定用状態遷移図の一例を示す略線図である。
【図１０】図９に示した状態遷移図を２ビット単位で表
示した２状態の状態遷移図の一例を示す略線図である。
示した２状態の状態遷移図の一例を示す略線図である。
【図１１】この発明の第３の実施形態中の、状態１、
４、５あるいは状態１、４、５、８を符号語の始点・終
点とする２状態のＤＣフリー符号の状態判定に係る、２
ビット単位での基本構成回路の一例を示すブロック図で
ある。
４、５あるいは状態１、４、５、８を符号語の始点・終
点とする２状態のＤＣフリー符号の状態判定に係る、２
ビット単位での基本構成回路の一例を示すブロック図で
ある。
【図１２】この発明の第３の実施形態中で、状態１、
４、５あるいは状態１、４、５、８を符号語の始点・終
点とする３あるいは４状態のＤＣフリー符号であって、
符号のＤＳＶが８以下に限定された場合の、１０ビット
符号の符号化に係る状態判定回路の構成の一例を示すブ
ロック図である。
４、５あるいは状態１、４、５、８を符号語の始点・終
点とする３あるいは４状態のＤＣフリー符号であって、
符号のＤＳＶが８以下に限定された場合の、１０ビット
符号の符号化に係る状態判定回路の構成の一例を示すブ
ロック図である。
【図１３】一般的な記録再生装置のディジタル信号処理
について説明するためのブロック図である。
について説明するためのブロック図である。
【図１４】符号の始点・終点の状態数が２である８／１
０変換符号を生成する符号化装置の一例を示すブロック
図である。
０変換符号を生成する符号化装置の一例を示すブロック
図である。
【図１５】８／１０変換ＤＣフリー符号において実用化
されている状態判定回路の一例を示すブロック図であ
る。
されている状態判定回路の一例を示すブロック図であ
る。
【図１６】ＮＲＺＩ変調を前提とした、ＤＳＶ＝６とな
る６状態の状態遷移図の一例を示す略線図である。
る６状態の状態遷移図の一例を示す略線図である。
１１・・・ｍ／ｎ符号化器、１６・・・符号検出器、２
２・・・状態判定回路
２・・・状態判定回路
Claims (5)
- 【請求項１】 符号語の終点・始点の状態数が２以上に
制限されてなるスペクトラルヌル型トレリス符号の符号
状態判定方法において、 累積加算値を２のべき乗に制限する状態遷移図に対し
て、符号出力の禁止された状態に当該禁止出力符号を付
加パスとして新たに割り当ててなる状態判定用状態遷移
図に基づいて、符号終点の状態判定を行うことを特徴と
する符号状態判定方法。 - 【請求項２】 請求項１において、 上記状態判定用状態遷移図の状態数が４あるいは８であ
ることを特徴とする状態判定方法。 - 【請求項３】 請求項２において、 符号語の始点・終点の状態数が３あるいは４であること
を特徴とする状態判定方法。 - 【請求項４】 請求項３において、 符号語の始点・終点の状態を表す２ビット符号が状態１
（ＲＤＳ＝０）・状態４（ＲＤＳ＝−２または＋２）・
状態５（ＲＤＳ＝＋２または−２）の３状態の中から、
一方が１ビットで状態１の判別が可能で、他方が１ビッ
トで状態５の判別が可能となる、計８通りの組合わせの
内の１つであることを特徴とする状態判定方法。 - 【請求項５】 符号語の終点・始点の状態数が２以上に
制限されてなるスペクトラルヌル型トレリス符号の符号
化を行う符号化装置において、 累積加算値を２のべき乗に制限する状態遷移図に対し
て、符号出力の禁止された状態に当該禁止出力符号を付
加パスとして新たに割り当ててなる状態判定用状態遷移
図に基づいて、符号終点の状態判定を行う手段を有する
ことを特徴とする符号化装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11865198A JP3951441B2 (ja) | 1998-04-28 | 1998-04-28 | 符号状態判定方法および符号化装置 |
| US09/290,736 US6480983B2 (en) | 1998-04-28 | 1999-04-13 | Code state determining method and encoding apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11865198A JP3951441B2 (ja) | 1998-04-28 | 1998-04-28 | 符号状態判定方法および符号化装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11312983A true JPH11312983A (ja) | 1999-11-09 |
| JP3951441B2 JP3951441B2 (ja) | 2007-08-01 |
Family
ID=14741846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11865198A Expired - Fee Related JP3951441B2 (ja) | 1998-04-28 | 1998-04-28 | 符号状態判定方法および符号化装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6480983B2 (ja) |
| JP (1) | JP3951441B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7339500B2 (en) | 2001-10-03 | 2008-03-04 | Sony Corporation | Encoding method and decoding method |
| WO2016175035A1 (ja) * | 2015-04-27 | 2016-11-03 | ソニーセミコンダクタソリューションズ株式会社 | 符号化装置及び方法、復号装置及び方法、並びに、プログラム |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7515587B2 (en) * | 2001-09-20 | 2009-04-07 | Lexmark International, Inc. | Device for processing data packets without use of a microprocessor and a memory |
| US7127665B2 (en) * | 2001-10-03 | 2006-10-24 | Sony Corporation | Trellis code detector and decoder |
| US7164371B2 (en) * | 2004-07-30 | 2007-01-16 | Hitachi Global Storage Technologies Netherlands B.V. | Method and apparatus for data coding for high density recording channels exhibiting low frequency contents |
| US7327534B2 (en) * | 2004-09-01 | 2008-02-05 | Sony Corporation | Ultra fast backup (UFB) tape cartridge and method for loading same |
| US7142383B2 (en) * | 2004-09-01 | 2006-11-28 | Sony Corporation | Ultra Fast Backup (UFB) track concept and method for recording same |
| US6992847B1 (en) | 2004-09-01 | 2006-01-31 | Sony Corporation | Linear sliding tape scanner and method for using same |
| FR3024930B1 (fr) * | 2014-08-12 | 2019-08-09 | Stmicroelectronics Sa | Liaison serie a haut debit |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5095484A (en) * | 1989-11-13 | 1992-03-10 | International Business Machines Company Corporation | Phase invariant rate 8/10 matched spectral null code for PRML |
| EP0471130B1 (en) * | 1990-08-16 | 1995-12-06 | International Business Machines Corporation | Coding method and apparatus for pipelined and parallel processing |
| EP0543070A1 (en) * | 1991-11-21 | 1993-05-26 | International Business Machines Corporation | Coding system and method using quaternary codes |
| US5280489A (en) * | 1992-04-15 | 1994-01-18 | International Business Machines Corporation | Time-varying Viterbi detector for control of error event length |
| US5257272A (en) * | 1992-04-15 | 1993-10-26 | International Business Machines Corporation | Time-varying modulo N trellis codes for input restricted partial response channels |
| US5548600A (en) * | 1994-08-12 | 1996-08-20 | International Business Machines Corporation | Method and means for generating and detecting spectrally constrained coded partial response waveforms using a time varying trellis modified by selective output state splitting |
| US5646950A (en) * | 1994-11-18 | 1997-07-08 | Seagate Technology, Inc. | Matched spectral null codes for partial response channels |
| JPH10173536A (ja) * | 1996-12-10 | 1998-06-26 | Sony Corp | 符号化方法および符号化装置、復号化方法および復号化装置、並びに記録媒体 |
-
1998
- 1998-04-28 JP JP11865198A patent/JP3951441B2/ja not_active Expired - Fee Related
-
1999
- 1999-04-13 US US09/290,736 patent/US6480983B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7339500B2 (en) | 2001-10-03 | 2008-03-04 | Sony Corporation | Encoding method and decoding method |
| WO2016175035A1 (ja) * | 2015-04-27 | 2016-11-03 | ソニーセミコンダクタソリューションズ株式会社 | 符号化装置及び方法、復号装置及び方法、並びに、プログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020133782A1 (en) | 2002-09-19 |
| US6480983B2 (en) | 2002-11-12 |
| JP3951441B2 (ja) | 2007-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3590209B2 (ja) | 変調符号化方法 | |
| US6492918B1 (en) | Code word having data bits and code bits and method for encoding data | |
| US7339500B2 (en) | Encoding method and decoding method | |
| JP3951441B2 (ja) | 符号状態判定方法および符号化装置 | |
| EP1887703A1 (en) | Device and method for decoding of a trellis code | |
| JP4489973B2 (ja) | 変換がパリティ反転であるようなｎビット・ソースワードから対応するｍビット・チャネルワードへのエンコーディング及びその逆を行うデコーディング | |
| JP3091497B2 (ja) | デジタル変調方法，デジタル変調回路，デジタル復調回路およびデジタル復調方法 | |
| JP2002280907A (ja) | 変調方法、変調装置、復調方法、復調装置、情報記録媒体、情報伝送方法および情報伝送装置 | |
| JP3453084B2 (ja) | パンクチャード最大遷移コードを供給する装置および方法 | |
| US6353912B1 (en) | Encoding circuit, encoding method, digital signal transmitting apparatus, and digital signal recording/reproducing apparatus | |
| JP2002515673A (ja) | 入力情報信号の符号化 | |
| JP3882308B2 (ja) | 符号分割方法 | |
| JP3192268B2 (ja) | 信号処理システム | |
| JP4151710B2 (ja) | 符号変換方法 | |
| JPH09148944A (ja) | ビタビ復号器および情報再生装置 | |
| JP3147647B2 (ja) | ディジタル情報伝送方法 | |
| US6751276B1 (en) | Method and apparatus for decoding a digital signal | |
| JP2594314B2 (ja) | データ構造変換方式 | |
| JPH02119434A (ja) | 符合化回路及び復合化回路 | |
| JP2614206B2 (ja) | データ処理装置 | |
| JP2606194B2 (ja) | デジタル信号の伝送装置 | |
| JPS60152154A (ja) | ２進デ−タの符号化方式およびその装置 | |
| JP3018980B2 (ja) | 記録符号変換装置 | |
| JP2007200441A (ja) | 符号化装置、復号装置、信号処理装置、および記憶システム | |
| JPH01221918A (ja) | 可変長符号変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050217 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070109 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070305 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070403 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070416 |
|
| LAPS | Cancellation because of no payment of annual fees |