JPH01221918A - 可変長符号変換装置 - Google Patents
可変長符号変換装置Info
- Publication number
- JPH01221918A JPH01221918A JP4784288A JP4784288A JPH01221918A JP H01221918 A JPH01221918 A JP H01221918A JP 4784288 A JP4784288 A JP 4784288A JP 4784288 A JP4784288 A JP 4784288A JP H01221918 A JPH01221918 A JP H01221918A
- Authority
- JP
- Japan
- Prior art keywords
- code
- bits
- basic
- length
- encoding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はディジタル信号の伝送または記録に適用される
可変長符号変換装置に関するものである。
可変長符号変換装置に関するものである。
ディジタル信号を光ディスク、磁気ディスク等に記録再
生する際に用いられる記録符号は、記録の高密度化に伴
い種々の方法が開発されて来た。
生する際に用いられる記録符号は、記録の高密度化に伴
い種々の方法が開発されて来た。
これは記録すべき情報データビット列を記録に適した形
式に変換するもので、以下の性質が要求される。
式に変換するもので、以下の性質が要求される。
（１）最小磁化反転間隔Ｔ１゜
記録再生系の帯域制限の影響を受けにくくするためには
Ｔ ａ＋Ｉｎは大であることが望ましい。
Ｔ ａ＋Ｉｎは大であることが望ましい。
（２）最大磁化反転間隔Ｔ、、８
セルフクロック機能を得るためにはクロック情報を抽出
するためにＴ ｍａＸは小であることが望ましい。
するためにＴ ｍａＸは小であることが望ましい。
（３）検出窓幅Ｔｗ
再生信号のジッタや波形干渉によるピークシフト等の時
間軸変動に対する余裕度を表わし、犬であることが望ま
しい。
間軸変動に対する余裕度を表わし、犬であることが望ま
しい。
通常、記録符号としてはランレングスリミテッド（以下
、ＲＬＬと略す）符号が用いられることが多い。ＲＬＬ
符号は変換後の符号ビット列内の“１″と“１″の間の
“０”のラン数の最小値をｄ１最大値をｋ、基本データ
語長をｎ、基本符号語長をｍ、符号語長数をｒ ｗａｘ
として、（ｄ。
、ＲＬＬと略す）符号が用いられることが多い。ＲＬＬ
符号は変換後の符号ビット列内の“１″と“１″の間の
“０”のラン数の最小値をｄ１最大値をｋ、基本データ
語長をｎ、基本符号語長をｍ、符号語長数をｒ ｗａｘ
として、（ｄ。
ｋ、ｎ、ｍ、ｒｍａｘ ）符号と呼ばれる。これらのパ
ラメータを用いると、 Ｔｍ＋ｎ ＝ （ｄ ＋ １ ） ・ＴｗＴ＋＋＋ａ
ｘ ＝ （ｋ ＋ １ ） ・ＴｗＴｗ ＝（ｍ／
ｎ） ・Ｔ （Ｔ：データ語の１ビツト長） と表わせる。このＲＬＬ符号のなかでも可変長符号は固
定長符号に比べてより少ない符号語長及び符号語数で同
程度の性能を実現できるなど高密度化に適している。
ラメータを用いると、 Ｔｍ＋ｎ ＝ （ｄ ＋ １ ） ・ＴｗＴ＋＋＋ａ
ｘ ＝ （ｋ ＋ １ ） ・ＴｗＴｗ ＝（ｍ／
ｎ） ・Ｔ （Ｔ：データ語の１ビツト長） と表わせる。このＲＬＬ符号のなかでも可変長符号は固
定長符号に比べてより少ない符号語長及び符号語数で同
程度の性能を実現できるなど高密度化に適している。
記録符号を用いるためにはデータ語を符号語に変換する
符号化装置が必要となるが、この実現方法としてはゲー
ト回路の組み合せで構成する方法と、情報データビット
列をアドレス信号とし、符号語ビット列を書き込んだＲ
ＯＭにアクセスする方法がある。（ｄ、 ｋ、 ｍ、
ｎ、 ｒｖｍａｘ ）符号の場合、ＲＯＭを用いると、
その容量Ｖはｖ ＝ ２ ｒｍａｘ″” ｒｍｍｘ
’ ｎヒラ）−トナル。尚、可変長符号においてはワー
ド同期をとるために何ビットのデータ語を変換したかの
情報が必要となり、通常これもＲＯＭに書き込んでおく
が、このメモリー量は除いて考える。例えば、第２図に
データ語と符号語の対応表を示す（４，１９゜２．５．
６）符号の場合、符号化回路は第２図のように構成され
必要なＲＯＭ容量はｖ ＝ ２１２・３０＝１２２８８
０ビツトとなる。
符号化装置が必要となるが、この実現方法としてはゲー
ト回路の組み合せで構成する方法と、情報データビット
列をアドレス信号とし、符号語ビット列を書き込んだＲ
ＯＭにアクセスする方法がある。（ｄ、 ｋ、 ｍ、
ｎ、 ｒｖｍａｘ ）符号の場合、ＲＯＭを用いると、
その容量Ｖはｖ ＝ ２ ｒｍａｘ″” ｒｍｍｘ
’ ｎヒラ）−トナル。尚、可変長符号においてはワー
ド同期をとるために何ビットのデータ語を変換したかの
情報が必要となり、通常これもＲＯＭに書き込んでおく
が、このメモリー量は除いて考える。例えば、第２図に
データ語と符号語の対応表を示す（４，１９゜２．５．
６）符号の場合、符号化回路は第２図のように構成され
必要なＲＯＭ容量はｖ ＝ ２１２・３０＝１２２８８
０ビツトとなる。
〔発明が解決しようとしている問題点〕一般に、符号語
長ｎを大きくすると”ｒｌｎ。
長ｎを大きくすると”ｒｌｎ。
Ｔａｌ、Ｘ、Ｔｗのいずれかを改善できる。上述のよう
に、可変長符号においても高密度化を計るためにより性
能の良い符号を求めると、その規模が大きくなってしま
う。このため、ＲＯＭを用いて符号化回路を構成すると
その容量が増してしまうという不具合が生じる。
に、可変長符号においても高密度化を計るためにより性
能の良い符号を求めると、その規模が大きくなってしま
う。このため、ＲＯＭを用いて符号化回路を構成すると
その容量が増してしまうという不具合が生じる。
〔問題点を解決するための手段（′ＥＬび作用）〕本発
明は前記問題点を解決するために、（ｄ。
明は前記問題点を解決するために、（ｄ。
ｋ 、 ｍ、 ｎ ＋ ｒ ｍａＸ）符号の符号化装
置に用いられるＲＯＭの容量を減らすことを目的とした
ものである。
置に用いられるＲＯＭの容量を減らすことを目的とした
ものである。
一般に、可変長符号の基本符号語数が基本符号語長であ
るｎビットで表わされる２進符号数よりはるかに小さい
。つまり、２進ｎビツトでは２ｑ個の符号を表現できる
が、ＲＬＬ符号に於いては符号語中の“１”と“１”の
間の“Ｏ”のラン数が最小値（ｄ）、最大値（ｋ）共に
制限されることから、例えば以下の第１表に示した（４
゜１９．２，５．６）符号では第２表に示した６個が基
本符号語となる。この符号はｎ＝５であり３２個の符号
を表わせるわけであるから、その分冗長性を持っている
ことになる。ここで基本符号語パターン数をｐとし、ｑ
をｐ＜２’を満たす最小の整数とすれば、このｑビット
で基本符号語パターンの中のどれかを一意に指定するこ
とができる。従って、人力データ語に対応して直接符号
語を出力せずに、出力すべき符号語を基本符号語長であ
るｎビットに分割したｒ個の各ブロック毎にｑビットの
仮符号を出力し、次にそのｑビットにより指定されるｎ
ビットの基本符号語に最終符号化すれば、仮符号化に必
要なＲＯＭの容量Ｖは、Ｖ ＝ ２ ”’ｗ″ ”ｒｒａａｗ”ｑビット となり、ｑ／ｎに減らすことが出来る。
るｎビットで表わされる２進符号数よりはるかに小さい
。つまり、２進ｎビツトでは２ｑ個の符号を表現できる
が、ＲＬＬ符号に於いては符号語中の“１”と“１”の
間の“Ｏ”のラン数が最小値（ｄ）、最大値（ｋ）共に
制限されることから、例えば以下の第１表に示した（４
゜１９．２，５．６）符号では第２表に示した６個が基
本符号語となる。この符号はｎ＝５であり３２個の符号
を表わせるわけであるから、その分冗長性を持っている
ことになる。ここで基本符号語パターン数をｐとし、ｑ
をｐ＜２’を満たす最小の整数とすれば、このｑビット
で基本符号語パターンの中のどれかを一意に指定するこ
とができる。従って、人力データ語に対応して直接符号
語を出力せずに、出力すべき符号語を基本符号語長であ
るｎビットに分割したｒ個の各ブロック毎にｑビットの
仮符号を出力し、次にそのｑビットにより指定されるｎ
ビットの基本符号語に最終符号化すれば、仮符号化に必
要なＲＯＭの容量Ｖは、Ｖ ＝ ２ ”’ｗ″ ”ｒｒａａｗ”ｑビット となり、ｑ／ｎに減らすことが出来る。
以下、本発明を実現するための構成を（４゜１９．２，
５．６）符号を例にとり、図面に基づいて説明する。
５．６）符号を例にとり、図面に基づいて説明する。
この符号は基本データ語長ｍ＝２、基本符号語長ｎ＝５
、符号語長数ｒ、、、＝５であり、Ｔ ｍ１ｎ＝２．０
、Ｔｌ１１．Ｘ＝８．０％”ｒｗ ＝Ｑ、４なる可変長
符号である。第１図は符号化回路のブロック図を示す。
、符号語長数ｒ、、、＝５であり、Ｔ ｍ１ｎ＝２．０
、Ｔｌ１１．Ｘ＝８．０％”ｒｗ ＝Ｑ、４なる可変長
符号である。第１図は符号化回路のブロック図を示す。
人力データピット列は１２ビツトのシフトレジスターに
取り込まれ、ラッチ回路に送られる。さらに、この１２
ビツトは仮符号化回路に送られる。仮符号化回路に用い
られるＲＯＭの内容を以下の第１表をもとに説明する。
取り込まれ、ラッチ回路に送られる。さらに、この１２
ビツトは仮符号化回路に送られる。仮符号化回路に用い
られるＲＯＭの内容を以下の第１表をもとに説明する。
第 １ 表
（４，１９，２，５，６）符号のデータ語−符号語対応
表データ語 符号語 （１００１１Ｇ） ０１０００００１０００
００００（１０１００Ｇ） ０１０００００
００１０００００＋１１００１１００）
０１００００１００００１００００００００（１１０１
００１１） ０１００ＯＯＱ１００ＯＯＯ
Ｏ１００ＯＯＯ（１１０ｊｌ１００） ００
１００００１００００００１０００００（＋１１０１０
１１００） １００００００００００００００
０００００１００００まず、第２表に示した６ ｆ！Ｉ
！類の基本符号語に３ビツトのコードを割り当てる。８
種類の３ビツトのコードをどのように割り当てるかは任
意であるが、ここでは第２表にしたがう。第１表の符号
語を５ビツトずつに区切り、第２表に従って置き換えれ
ば、データ語と仮符号語との対応表が得られる。その一
部を第３表に示す。次に、これらの仮符号ビット列をＲ
ＯＭのどのアドレスへおくかを説明する。
表データ語 符号語 （１００１１Ｇ） ０１０００００１０００
００００（１０１００Ｇ） ０１０００００
００１０００００＋１１００１１００）
０１００００１００００１００００００００（１１０１
００１１） ０１００ＯＯＱ１００ＯＯＯ
Ｏ１００ＯＯＯ（１１０ｊｌ１００） ００
１００００１００００００１０００００（＋１１０１０
１１００） １００００００００００００００
０００００１００００まず、第２表に示した６ ｆ！Ｉ
！類の基本符号語に３ビツトのコードを割り当てる。８
種類の３ビツトのコードをどのように割り当てるかは任
意であるが、ここでは第２表にしたがう。第１表の符号
語を５ビツトずつに区切り、第２表に従って置き換えれ
ば、データ語と仮符号語との対応表が得られる。その一
部を第３表に示す。次に、これらの仮符号ビット列をＲ
ＯＭのどのアドレスへおくかを説明する。
入力データ語の最初の２ビツトが“００”の場合、仮符
号語としては“００１”が出力されればよい。従って、
アドレス″０００００００００００“０”から００１１
１１１１１１１１″までの１０２４ワードに００１ｏｏ
ｏ ｏｏｏ ｏｏｏ ｏｏｏ ｏｏｏ″を書き込む。同
様に、入力データ語が“１１００１０“の場合には、仮
符号語として“１０１００００００”が出力されればよ
いから、アドレス“１１００１００００６００”から“
１１００１０１１１１１１”迄の６４ワードに“ｌｏｔ
０００００００００００００００”を書き込む。一般
に、入力シフトレジスタ内の入力データ列の先頭からｒ
ｍビットが符号化の対称となる場合、先頭のｒｍビット
がそのデータ語であるｒｍａｘ’ｍビットの全アドレス
２ （’ ａ ａ ｗ −ｒ ）ワードにそのデータ語
に対応する仮符号語をおく。但し、各データは全体でｒ
＋ｓａｘ”ｎビットとなるように０ビツトを（ｒｍａｘ
−ｒ）・ｎ個付加する。このようにして得られる（４，
１９，２゜５．６）符号のメモリーマツプの一部を第４
表に示す。更には何ビットのデータ語を符号化したかの
情報もＲＯＭ内に記憶しておく。この場合には必要とな
るＲＯＭ容量を３１５に減らすことができる。
号語としては“００１”が出力されればよい。従って、
アドレス″０００００００００００“０”から００１１
１１１１１１１１″までの１０２４ワードに００１ｏｏ
ｏ ｏｏｏ ｏｏｏ ｏｏｏ ｏｏｏ″を書き込む。同
様に、入力データ語が“１１００１０“の場合には、仮
符号語として“１０１００００００”が出力されればよ
いから、アドレス“１１００１００００６００”から“
１１００１０１１１１１１”迄の６４ワードに“ｌｏｔ
０００００００００００００００”を書き込む。一般
に、入力シフトレジスタ内の入力データ列の先頭からｒ
ｍビットが符号化の対称となる場合、先頭のｒｍビット
がそのデータ語であるｒｍａｘ’ｍビットの全アドレス
２ （’ ａ ａ ｗ −ｒ ）ワードにそのデータ語
に対応する仮符号語をおく。但し、各データは全体でｒ
＋ｓａｘ”ｎビットとなるように０ビツトを（ｒｍａｘ
−ｒ）・ｎ個付加する。このようにして得られる（４，
１９，２゜５．６）符号のメモリーマツプの一部を第４
表に示す。更には何ビットのデータ語を符号化したかの
情報もＲＯＭ内に記憶しておく。この場合には必要とな
るＲＯＭ容量を３１５に減らすことができる。
ラッチ回路からの入力はこのようにして仮符号化され、
次に最終符号化回路へ送られる。これは、６個の同じ回
路からなり基本符号語のブロックに対応している。ここ
で、各３ビツトの仮符号語を５ビツトの基本符号語へ変
換し３０ビツトの出力用シフトレジスタへ送る。同時に
、ＲＯＭからは何ビットの符号語を変換したかの情報が
ラッチ信号発生回路へ送られ、これにより例えば４ビツ
トの符号語を変換したときには、シフトレジスタに更に
新しく４ビツト人力されたと台に、次のラッチ信号が発
生される。出力用シフトレジスタに送られた符号語はシ
リアル変換され１ビツトずつ出力される。但し、第１図
には示していないが、出力用シフトレジスタには入力用
シフトレジスタ及びラッチ信号発生回路の２．５倍のク
ロックが供給されており、入力用シフトレジスタが２ビ
ツトシフトする間に出力用シフトレジスタは５ビツトシ
フトするように構成されている。
次に最終符号化回路へ送られる。これは、６個の同じ回
路からなり基本符号語のブロックに対応している。ここ
で、各３ビツトの仮符号語を５ビツトの基本符号語へ変
換し３０ビツトの出力用シフトレジスタへ送る。同時に
、ＲＯＭからは何ビットの符号語を変換したかの情報が
ラッチ信号発生回路へ送られ、これにより例えば４ビツ
トの符号語を変換したときには、シフトレジスタに更に
新しく４ビツト人力されたと台に、次のラッチ信号が発
生される。出力用シフトレジスタに送られた符号語はシ
リアル変換され１ビツトずつ出力される。但し、第１図
には示していないが、出力用シフトレジスタには入力用
シフトレジスタ及びラッチ信号発生回路の２．５倍のク
ロックが供給されており、入力用シフトレジスタが２ビ
ツトシフトする間に出力用シフトレジスタは５ビツトシ
フトするように構成されている。
次に（５，１６，２，６，４）符号に適用する。この符
号は基本データ語長ｍ＝２、基本笹舟語長ｎ＝６、符号
語長数ｉ”、、！＋＝＋４であり、”ｒ＋ａｔｎ ＝
２． ０ 、 Ｔ、、Ｘ ＝５．７ 、 Ｔｗ−０，３
３なる可変長符号である。第５表にデータ語と符号語の
対応表を示す。符号化装置の構成は第１図において、人
力用シフトレジスタが８ビツト、出力用シフトレジスタ
が２４ビツトとなる。又、第１図の１３の仮符号語−基
本符号語変換回路は４偲となる。基本符号語数は７個で
あり、これはｑ＝３で仮符号化可能である。この基本デ
ータ語と仮符号語の対応は第６表に示すものとする。
号は基本データ語長ｍ＝２、基本笹舟語長ｎ＝６、符号
語長数ｉ”、、！＋＝＋４であり、”ｒ＋ａｔｎ ＝
２． ０ 、 Ｔ、、Ｘ ＝５．７ 、 Ｔｗ−０，３
３なる可変長符号である。第５表にデータ語と符号語の
対応表を示す。符号化装置の構成は第１図において、人
力用シフトレジスタが８ビツト、出力用シフトレジスタ
が２４ビツトとなる。又、第１図の１３の仮符号語−基
本符号語変換回路は４偲となる。基本符号語数は７個で
あり、これはｑ＝３で仮符号化可能である。この基本デ
ータ語と仮符号語の対応は第６表に示すものとする。
従って、入力データ語と仮符号語の対応表（−部）は第
７表、仮符号化用ＲＯＭのメモリマツプ（一部）は第８
表のとおりになる。この符号ではＲＯＭ容量は３／６
＝ １ ／２に低減できる。回路動作は（４，１９，２
，５，６）符号での説明と第 ５ 表 （３，＋６．２，５，４）符号のデータ語−符号語対応
表データ語 符号語 （ｔｏｏｇ ｏｏｏｏｏｏｉｏｏｏｏ。
７表、仮符号化用ＲＯＭのメモリマツプ（一部）は第８
表のとおりになる。この符号ではＲＯＭ容量は３／６
＝ １ ／２に低減できる。回路動作は（４，１９，２
，５，６）符号での説明と第 ５ 表 （３，＋６．２，５，４）符号のデータ語−符号語対応
表データ語 符号語 （ｔｏｏｇ ｏｏｏｏｏｏｉｏｏｏｏ。
（１１０１１１１ｔ） ０００００１０
００００１０００００１００００００（１１１０＋１１
０） ０１００００００００１００００
００１００００００（１１１１００１１）
００１０００００１００００００００１０００００
Ｇ（１１１１１１０Ｇ） ０００１００
００’０１０００００００１００００００第 ６
表 基本符号語 （仮符号語） １０００’ＯＯ（００１） ００１０００ （Ｏｌｌ）第
７ 表 データ語 仮符号語 ０１０１ ０１１ Ｇｏ。
００００１０００００１００００００（１１１０＋１１
０） ０１００００００００１００００
００１００００００（１１１１００１１）
００１０００００１００００００００１０００００
Ｇ（１１１１１１０Ｇ） ０００１００
００’０１０００００００１００００００第 ６
表 基本符号語 （仮符号語） １０００’ＯＯ（００１） ００１０００ （Ｏｌｌ）第
７ 表 データ語 仮符号語 ０１０１ ０１１ Ｇｏ。
１０１００１ ０１００ｉｌ ０００
１０１０１０ ’ ０１０１００００
０第 ８ 表 アドレス データｏｏｏｏｏｏｏ
ｏ・・・００１１１１１１ ００１００００００
００００１００００００・・・０１００１１１１
０１０００００００００００１０１００００・・・０
１０１１１１１ ０１１００００００００００１
１０００００…０１１０１１１１ １０００００
０００００００１１１００００・・・０１１１１１１１
１０１ Ｇｏｏ ００００００１００００００
０・・・１０００１１１１ ’ １１０００００
０００００１００１００００・・・ １００１１１１１
０００００１００００００１０１０００００・
・・１０１０００１１ ０１００１００００００
０１０１００１００・・・１０１００１１１ ０
１００１１００００００１０１０１０００…１０１０１
０１１ ０１０１００００００００１０１０１１
００…１０１０１１１１ ０１０１０１００００
００１０１１００００・・・１０１１００１１
０１０１１０００００００１０１１０１００・・・ １
０１１０１１１ ０１１０１１００００００（発
明の効果） 以上説明したように、本発明は可変長ＲＬＬ符号の符号
化装置において、ｎビットの基本符号語数がｎビットで
表わし得る符号語数より小さいことを利用し、符号化を
仮符号化と最終符号化に分けることにより、回路に要す
るＲＯＭの容量を減らすことができた。このため、記録
の高密度化が進み記録符号の規模が大きくなっても、小
さなＲＯＭ容量で符号化回路を構成でき、その実用的価
格は非常に高い。
１０１０１０ ’ ０１０１００００
０第 ８ 表 アドレス データｏｏｏｏｏｏｏ
ｏ・・・００１１１１１１ ００１００００００
００００１００００００・・・０１００１１１１
０１０００００００００００１０１００００・・・０
１０１１１１１ ０１１００００００００００１
１０００００…０１１０１１１１ １０００００
０００００００１１１００００・・・０１１１１１１１
１０１ Ｇｏｏ ００００００１００００００
０・・・１０００１１１１ ’ １１０００００
０００００１００１００００・・・ １００１１１１１
０００００１００００００１０１０００００・
・・１０１０００１１ ０１００１００００００
０１０１００１００・・・１０１００１１１ ０
１００１１００００００１０１０１０００…１０１０１
０１１ ０１０１００００００００１０１０１１
００…１０１０１１１１ ０１０１０１００００
００１０１１００００・・・１０１１００１１
０１０１１０００００００１０１１０１００・・・ １
０１１０１１１ ０１１０１１００００００（発
明の効果） 以上説明したように、本発明は可変長ＲＬＬ符号の符号
化装置において、ｎビットの基本符号語数がｎビットで
表わし得る符号語数より小さいことを利用し、符号化を
仮符号化と最終符号化に分けることにより、回路に要す
るＲＯＭの容量を減らすことができた。このため、記録
の高密度化が進み記録符号の規模が大きくなっても、小
さなＲＯＭ容量で符号化回路を構成でき、その実用的価
格は非常に高い。
第１図は本発明の構成を示すブロック図。
第２図は従来のＲＯＭを用いた符号化装置の構成を示す
ブロック図。 １０．２０・・・・・・入力用シフトレジスタ１１．２
１・・・・・・・・・・・ラッチ回路１２．２２・・・
・・・・・・・・・・ＲＯＭ１３・・・・・・・・・・
６個の仮符号語−基本符号語変換回路
ブロック図。 １０．２０・・・・・・入力用シフトレジスタ１１．２
１・・・・・・・・・・・ラッチ回路１２．２２・・・
・・・・・・・・・・ＲＯＭ１３・・・・・・・・・・
６個の仮符号語−基本符号語変換回路
Claims (1)
- 【特許請求の範囲】 （１）基本データ語長をｍビット、基本符号語長をｎビ
ットとするとき１≦ｒ≦ｒ＿ｍ＿ａ＿ｘなる整数ｒに対
して、ｒ・ｍビットのデータ語をｒ・ｎビットの符号語
に変換し、変換後の符号語同士の接続によって生じる２
進符号ビット列の“１”と“１”の間の“０”のラン数
をｄ以上ｋ以下に制限する可変長ＲＬＬ（ランレングス
リミテッド）符号の各データ語をそれに対応する符号語
に変換する符号化装置において、入力データ語をｒ＿ｍ
＿ａ＿ｘ・ｑビットに仮符号化する手段と、仮符号化し
た結果を各ｑビットのｒ＿ｍ＿ａ＿ｘ個のブロックに分
割する手段と、その分割した各ブロック毎に最終符号化
する手段とを具備することを特徴とする可変長符号変換
装置。 （２）基本符号語長であるｎビットの基本符号語数をｐ
とし、前記仮符号化手段が入力データ語に対応して最終
的に出力すべき符号語をｒ＿ｍ＿ａ＿ｘ個に分割したブ
ロック毎に、そのｐ種のパターンに応じたｑビットのコ
ードを出力するとき、ｑがｐ＜２＾ｑをみたす最小の整
数であることを特徴とする特許請求の範囲第１項記載の
可変長符号変換装置。（３）最終符号化手段が各ブロッ
ク毎に仮符号化手段より出力されるｑビットのコードに
よって一意に指定されるｎビットの基本符号語パターン
を出力することを特徴とする特許請求の範囲第２項記載
の可変長符号変換装置。 （４）仮符号化手段がメモリー、最終符号化手段がメモ
リーあるいはゲート回路によって構成されることを特徴
とする特許請求の範囲第１項記載の可変長符号変換装置
。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4784288A JPH01221918A (ja) | 1988-03-01 | 1988-03-01 | 可変長符号変換装置 |
| US07/313,546 US4985700A (en) | 1988-03-01 | 1989-02-22 | Variable-length coding/decoding device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4784288A JPH01221918A (ja) | 1988-03-01 | 1988-03-01 | 可変長符号変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01221918A true JPH01221918A (ja) | 1989-09-05 |
Family
ID=12786622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4784288A Pending JPH01221918A (ja) | 1988-03-01 | 1988-03-01 | 可変長符号変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01221918A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06195711A (ja) * | 1992-11-09 | 1994-07-15 | Internatl Business Mach Corp <Ibm> | 光データ記憶パルス幅変調システム及び方法 |
| KR100393386B1 (ko) * | 1998-02-17 | 2003-08-02 | 인터내셔널 비지네스 머신즈 코포레이션 | 로버스트 재동기를 가진 실행 길이 제한 인코딩/디코딩 방법 및 장치 |
-
1988
- 1988-03-01 JP JP4784288A patent/JPH01221918A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06195711A (ja) * | 1992-11-09 | 1994-07-15 | Internatl Business Mach Corp <Ibm> | 光データ記憶パルス幅変調システム及び方法 |
| KR100393386B1 (ko) * | 1998-02-17 | 2003-08-02 | 인터내셔널 비지네스 머신즈 코포레이션 | 로버스트 재동기를 가진 실행 길이 제한 인코딩/디코딩 방법 및 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3590209B2 (ja) | 変調符号化方法 | |
| US4728929A (en) | Method and apparatus for encoding binary data | |
| US4985700A (en) | Variable-length coding/decoding device | |
| KR100488634B1 (ko) | m-비트정보워드들의계열을변조신호로변환하는방법,기록캐리어를제조하는방법,부호화장치,장치,기록장치,신호,및기록캐리어 | |
| KR100352353B1 (ko) | 신호변조방법,신호변조장치,신호복조방법및신호복조장치 | |
| JPS6192476A (ja) | チヤンネル符号化方法 | |
| JPS6129578B2 (ja) | ||
| JPH0452020B2 (ja) | ||
| KR950006085B1 (ko) | 부호변조장치 | |
| JP3091497B2 (ja) | デジタル変調方法，デジタル変調回路，デジタル復調回路およびデジタル復調方法 | |
| JP2002280907A (ja) | 変調方法、変調装置、復調方法、復調装置、情報記録媒体、情報伝送方法および情報伝送装置 | |
| JPH01221918A (ja) | 可変長符号変換装置 | |
| JPH02119434A (ja) | 符合化回路及び復合化回路 | |
| JPH02265329A (ja) | 符号逆変換装置 | |
| JPS60152154A (ja) | ２進デ−タの符号化方式およびその装置 | |
| JP2962027B2 (ja) | 情報変換方法および情報記録装置 | |
| JPH01221924A (ja) | 可変長符号逆変換装置 | |
| JP3402999B2 (ja) | データ変調回路 | |
| JPH0695644B2 (ja) | ランレングスリミテツド符号の復号装置 | |
| JPH02305226A (ja) | 可変長符号変換装置 | |
| JP2005513706A (ja) | データストリームの符号化方法 | |
| JPS60667A (ja) | デイジタル信号変調方式 | |
| JPH02305227A (ja) | 可変長符号逆変換装置 | |
| KR20030004616A (ko) | 정보를 코딩/디코딩하는 방법 및 장치 | |
| JPH01221919A (ja) | 可変長符号変換方法 |