JPH1131392A5 - - Google Patents

Claims (22)

1. 直列接続された複数のメモリセルから構成されるＮＡＮＤセルユニットと、
   前記ＮＡＮＤセルユニット内の全てのメモリセルに対して消去電圧を印加して消去を行う消去手段と、
   前記消去後に、前記ＮＡＮＤセルユニット内の全てのメモリセルに対して前記消去電圧と逆極性の事前書き込み電圧を印加して事前書き込みを行う事前書き込み手段と、
   前記事前書き込み後に、前記ＮＡＮＤセルユニット内の選択されたメモリセルに書き込み電圧を印加し、前記選択されたメモリセルの隣のメモリセルに第１の電圧を印加し、残りのメモリセルに第２の電圧を印加して書き込みを行う書き込み手段と、
   を具備することを特徴とする不揮発性半導体記憶装置。
2. 前記事前書き込み電圧は、前記書き込み電圧より低いことを特徴とする請求項１記載の不揮発性半導体記憶装置。
3. 前記事前書き込み手段による事前書き込み後に、前記ＮＡＮＤセルユニット内の全てのメモリセルが消去状態であって、そのしきい値が所定の範囲内にとどまっているか否かを確認する消去ベリファイを行う消去ベリファイ手段をさらに具備し、前記事前書き込み及び前記消去ベリファイを行った後に、前記書き込みを行うことを特徴とする請求項１記載の不揮発性半導体記憶装置。
4. 前記事前書き込み手段による事前書き込みと前記消去ベリファイ手段による消去ベリファイを繰り返し行い、前記ＮＡＮＤセルユニットの内のメモリセルのうち、しきい値が前記所定の範囲内にとどまってないメモリセルが１つでも存在する場合には、前記事前書き込みを終了させる制御回路をさらに具備することを特徴とする請求項３記載の不揮発性半導体記憶装置。
5. 前記制御回路は、前記事前書き込みと前記消去ベリファイの繰り返し回数が所定の回数に達しておらず、かつ、前記ＮＡＮＤセルユニット内のメモリセルのうち、しきい値が前記所定の範囲内にとどまってないメモリセルが１つでも存在する場合には、前記消去を再び行うことを特徴とする請求項４記載の不揮発性半導体記憶装置。
6. 前記書き込み電圧は、前記第１及び第２の電圧よりも高く、前記第２の電圧は、前記第１の電圧よりも高いことを特徴とする請求項１記載の不揮発性半導体記憶装置。
7. 前記第１の電圧は、０Ｖであることを特徴とする請求項６記載の不揮発性半導体記憶装置。
8. ｎ値（ｎは、３以上の自然数）のデータを記憶できる複数の不揮発性半導体メモリセルと、
   前記複数の不揮発性半導体メモリセルに対して書き込み電圧を同時に印加する書き込み動作と前記書き込み動作後に十分に書き込みが行われたか否かを確認する書き込みベリファイ動作を繰り返し行うデータ書き込み手段と、
   １回の書き込み動作時に前記書き込み電圧を各不揮発性半導体メモリセルに与える時間を、各不揮発性半導体メモリセルに書き込むデータの値によって異ならしめる時間設定手段と、
   を具備することを特徴とする不揮発性半導体記憶装置。
9. 前記複数の不揮発性半導体メモリセルのうち前記書き込みベリファイ動作で十分に書き込みが行われたことが確認されたメモリセルについては、前記確認が行われた後の前記書き込み動作で前記書き込み電圧が印加されないことを特徴とする請求項８記載の不揮発性半導体記憶装置。
10. 前記複数の不揮発性半導体メモリセルの全てに対して、前記書き込みベリファイ動作で十分に書き込みが行われたことが確認された場合には、前記複数の不揮発性半導体メモリセルに対する前記書き込み動作を終了させることを特徴とする請求項８記載の不揮発性半導体記憶装置。
11. 前記書き込み動作と前記書き込みベリファイ動作の繰り返し回数が所定の回数に達したときに、前記複数の不揮発性半導体メモリセルのうち十分に書き込みが行われていないメモリセルが１つでも存在する場合には、前記書き込み動作を終了させる制御回路をさらに具備することを特徴とする請求項８記載の不揮発性半導体記憶装置。
12. 前記複数の不揮発性半導体メモリセルは、同一のワード線に接続されるものであることを特徴とする請求項８記載の不揮発性半導体記憶装置。
13. 直列接続された複数の不揮発性半導体メモリから構成されるＮＡＮＤセルユニットを具備し、
    前記データ書き込み手段は、前記ＮＡＮＤセルユニット内の選択された不揮発性半導体メモリセルに前記書き込み電圧を印加し、前記選択された不揮発性半導体メモリセルの隣に存在する不揮発性半導体メモリセルに第１の電圧を印加し、残りの不揮発性半導体メモリセルの制御ゲートに第２の電圧を印加することを特徴とする請求項８記載の不揮発性半導体記憶装置。
14. 前記書き込み電圧は、第１及び第２の電圧よりも高く、前記第２の電圧は、前記第１の電圧よりも高いことを特徴とする請求項１３記載の不揮発性半導体記憶装置。
15. 前記第１の電圧は、０Ｖであることを特徴とする請求項１４記載の不揮発性半導体記憶装置。
16. 直列接続された複数のメモリセルから構成されるＮＡＮＤセルユニットと、
    前記ＮＡＮＤセルユニット内の全てのメモリセルに対して消去電圧を印加して消去を行う消去手段と、
    前記消去後に、前記ＮＡＮＤセルユニット内の全てのメモリセルに対して前記消去電圧と逆極性の事前書き込み電圧を印加して事前書き込みを行う事前書き込み手段と、
    前記事前書き込み後に、前記ＮＡＮＤセルユニット内の選択されたメモリセルに書き込み電圧を印加し、残りのメモリセルに第１と第２の電圧を印加して書き込みを行う書き込み手段と、
    を具備し、
    前記第１の電圧が印加されたメモリセルは書き込み時に非道通とされることを特徴とする不揮発性半導体記憶装置。
17. 前記事前書き込み電圧は、前記書き込み電圧より低いことを特徴とする請求項１６記載の不揮発性半導体記憶装置。
18. 前記事前書き込み手段による事前書き込み後に、前記ＮＡＮＤセルユニット内の全てのメモリセルが消去状態であって、そのしきい値が所定の範囲内にとどまっているか否かを確認する消去ベリファイを行う消去ベリファイ手段をさらに具備し、
    前記事前書き込み及び前記消去ベリファイを行った後に、前記書き込みを行うことを特徴とする請求項１６記載の不揮発性半導体記憶装置。
19. 前記事前書き込み手段による事前書き込みと前記消去ベリファイ手段による消去ベリファイを繰り返し行い、前記ＮＡＮＤセルユニットの内のメモリセルのうち、しきい値が前記所定の範囲内にとどまっていないメモリセルが１つでも存在する場合には、前記事前書き込みを終了させる制御回路をさらに具備することを特徴とする請求項１８記載の不揮発性半導体記憶装置。
20. 前記制御回路は、前記事前書き込みと前記消去ベリファイの繰り返し回数が所定の回数に達しておらず、かつ、前記ＮＡＮＤセルユニット内のメモリセルのうち、しきい値が前記所定の範囲内にとどまってないメモリセルが１つでも存在する場合には、前記消去を再び行うことを特徴とする請求項１９記載の不揮発性半導体記憶装置。
21. 前記書き込み電圧は、前記第１及び第２の電圧よりも高く、前記第２の電圧は、前記第１の電圧よりも高いことを特徴とする請求項１６記載の不揮発性半導体記憶装置。
22. 前記第１の電圧は、０Ｖであることを特徴とする請求項２１記載の不揮発性半導体記憶装置。