JPH11316687A - 自動リカバリ・システム - Google Patents

自動リカバリ・システム

Info

Publication number
JPH11316687A
JPH11316687A JP11028773A JP2877399A JPH11316687A JP H11316687 A JPH11316687 A JP H11316687A JP 11028773 A JP11028773 A JP 11028773A JP 2877399 A JP2877399 A JP 2877399A JP H11316687 A JPH11316687 A JP H11316687A
Authority
JP
Japan
Prior art keywords
memory
bootable
image
bootable image
computer system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11028773A
Other languages
English (en)
Other versions
JPH11316687A5 (ja
Inventor
George D Wisecup
ジョージ・ディー・ワイズカップ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Compaq Computer Corp
Original Assignee
Compaq Computer Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Compaq Computer Corp filed Critical Compaq Computer Corp
Publication of JPH11316687A publication Critical patent/JPH11316687A/ja
Publication of JPH11316687A5 publication Critical patent/JPH11316687A5/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operations
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1433—Saving, restoring, recovering or retrying at system level during software upgrading

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Stored Programmes (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

(57)【要約】 【課題】 起動プロセス中に発生するシステム・エラー
を適切に回復させる。 【解決手段】システムＲＯＭ１０４は、複数のブート可
能なフラッシュ・イメージを格納するとともにプログラ
ム不可能なブート・ブロックを含み、不揮発性ＲＡＭ１
０８がフラッシュ・イメージのどれが選択されたかを示
すステータス情報を格納する。ＣＰＵ１０２は、選択さ
れたイメージの完全性をテストし、完全である場合に該
イメージを実行し、不完全である場合に他のフラッシュ
・イメージを選択する。そして、完全性をテストし、完
全である場合に該イメージを実行する。これにより、不
完全フラッシュ・イメージが実行されず、自動的にシス
テムのリカバリが可能となる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、一般的に、障害リ
カバリ（回復）・システムに関し、更に特定すれば、シ
ステムのスタート・アップ（起動動作）中のシステム障
害を検出してこれに対処することが可能であり、更に多
数のシステム・メモリ間でスタート・アップ動作中に使
用するものを選択可能なシステム及び方法に関するもの
である。
【０００２】
【従来の技術】動作中に発生する障害から保護するため
に、コンピュータ・システムは、自動システム・リカバ
リ（ＡＳＲ：Ａｕｔｏｍａｔｉｃ Ｓｙｓｔｅｍ Ｒｅ
ｃｏｖｅｒｙ）技術を採用する場合がある。ＡＳＲ技術
は、通常の動作中に発生する、要素又はメモリの障害の
ような、致命的なエラーからコンピュータ・システムを
保護するように設計されている。ＡＳＲ技術を採用する
コンピュータ・システムは、システムのリード・オンリ
・メモリ（ＲＯＭ）の第１部分からの信頼できる命令を
最初に実行することによって、動作（電力投入又はリブ
ート時）を開始する。次に、ＲＯＭの第２部分がシステ
ムのランダム・アクセス・メモリ（ＲＡＭ）にロードさ
れ、これを実行して初期スタートアップ（起動）動作を
完了する。スタートアップ動作の完了時に、コンピュー
タ・システムのオペレーティング・システムがロードさ
れ、ＡＳＲがイネーブルされる。本発明の目的は、スタ
ートアップ動作中に発生するコンピュータのシステム・
エラーからコンピュータを適切にリカバリ（回復）させ
るための装置及び方法を提供することである。
【０００３】
【課題を解決するための手段】本発明の一実施形態で
は、第１プログラマブル・メモリが複数のブート可能イ
メージを含み、第２プログラマブル・メモリが複数のブ
ート可能イメージの内、どれをスタートアップ中に使用
するために選択するのかを示す情報を含む。最初に選択
したブート可能イメージ内にエラーが検出された場合、
複数のブート可能イメージから別のものが選択され、コ
ンピュータ・システムのスタートアップ動作を継続す
る。他の実施形態では、コンピュータ・システムの制御
がオペレーティング・システムに移転される前に、コン
ピュータ・システムの自動システム・リカバリ・タイマ
をセットし起動する。
【０００４】本発明は、以下にあげる利点を１つ以上含
むが、これらに限定される訳ではない。 （１）システム・ブート・プロセスの間に発生するエラ
ーを識別し、これに応答することができる。 （２）複数のシステムＲＯＭの一部分を選択し、そこか
らブート命令を実行することができる。 （３）起動プログラム命令が不適正に変更されたシステ
ムは、システムを再ブートする必要なく、これらの命令
のバックアップ版にアクセスすることができる。
【０００５】
【発明の実施の形態】図１には、自動システム・リカバ
リ（ＡＳＲ）機能を有するコンピュータ・システム１０
０が示されており、該システムは、ホスト・プロセッサ
（ＣＰＵ）１０２、リード・オンリ・メモリ（システム
ＲＯＭ）１０４、ランダム・アクセス・メモリ（システ
ムＲＡＭ）１０６、不揮発性ＲＡＭ（ＮＶＲＡＭ）１０
８、及びＡＳＲ回路１１０を含み、これらは全てシステ
ム・バス１１２に接続されている。ホスト・プロセッサ
１０２は、インテル社のプロセッサペンティアム、ペン
ティアム・プロ、及び８０Ｘ８６ファミリを含む。シス
テムＲＯＭ１０４は、電気的に消去可能なプログラマブ
ルＲＯＭ（ＥＥＰＲＯＭ）のような、リード・オンリ・
メモリのプログラム可能なものを用いることができる。
本発明のシステムに用いる形式のリプログラマブルＲＯ
Ｍは、通常ＦＬＡＳＨ ＲＯＭ（フラッシュＲＯＭ）と
呼ばれている。不揮発性ＲＡＭ１０８は、システム１０
０の電源を遮断した後でも格納した情報を保持すること
が可能なＣＭＯＳメモリ・デバイスとすることができ
る。ＡＳＲ回路１１０は、典型的に、メモリ、タイマ回
路、クロック回路、及び制御ロジックを含む。ＡＳＲ回
路１１０の機能は、そのタイマ時間が満了したときに、
リカバリ／リセット動作を開始することである。通常動
作の間、ＡＳＲのタイマは周期的に再初期化され、（そ
の後に、タイマはその計時機能を再開する）、不要なリ
セット動作を防止する。本願出願人に譲渡された、Ｂｕ
ｒｃｋｈａｒｔｔ ｅｔ ａｌ．（バークハート等）に
よる”Ｃｏｍｐｕｔｅｒ Ｆａｉｌｕｒｅ Ｒｅｃｏｖ
ｅｒｙ ａｎｄ Ａｌｅｒｔ Ｓｙｓｔｅｍ”（コンピ
ュータ障害リカバリ及び警報システム）と題する米国特
許第５，３９０，３２４号は、代表的なＡＳＲ回路につ
いて記載している。バークハート等の発明は、この言及
により本願にもその全体が含まれるものとする。
【０００６】図１のシステム１００において、ブリッジ
回路１１４により、システム・バス１１２を二次バス１
１６に結合している。二次バスは、例えば、周辺素子相
互接続（ＰＣＩ）バス、業界標準アーキテクチャ（ＩＳ
Ａ）バス、拡張業界標準アーキテクチャ（ＥＩＳＡ）バ
ス、又は１つ以上のこれらのバスの組み合わせとするこ
とができる。入出力（Ｉ／Ｏ）コントローラ１１８が、
ユーザ・キーボード１２０、ポインタ・デバイス１２
２、シリアル・ポート１２４及びパラレル・ポート１２
６へのインターフェースを提供している。二次バス１１
６に結合される他のコンポーネントには、ビデオ・コン
トローラ・カード１２８及びこれに付随するディスプレ
イ１３０、ディスク・コントローラ・カード１３２及び
これに付随するディスク（１つのみを示す）１３４を含
むことができる。また、二次バス１１６は、追加コンポ
ーネントのためのスロット１３６を有することも可能で
ある。
【０００７】コンピュータ・システム１００の電力投入
時に、ホスト・プロセッサ１０２は、その動作パラメー
タ（その多くは、ＮＶＲＡＭ１０８内に格納されてい
る）をセットし、メモリを初期化し、システム・コンポ
ーネントの検査及び初期化を行い、通常のユーザ動作を
開始する前に、オペレーティング・システムをブートス
トラップする。電力がコンピュータ・システム１００に
供給されると、ホスト・プロセッサ１０２はパワー・オ
ン・システム・テスト（ＰＯＳＴ：ＰｏｗｅｒＯｎ Ｓ
ｙｓｔｅｍ Ｒｅｓｔ）と呼ばれる、基本入出力システ
ム（ＢＩＯＳ）プログラムの一部を実行し始める。図２
に示すように、ＢＩＯＳは、システムＲＯＭ１０４のブ
ート可能な複数のパーティションに永続的に格納するこ
とができる。一実施形態では、システムＲＯＭ１０４
は、変更不可能なブート・ブロック２００、及び複数の
追加のリプログラマブル・ブート可能パーティション
（ｒｅｐｒｏｇｒａｍｍａｂｌｅ ｂｏｏｔａｂｌｅ
ｐａｒｔｉｔｉｏｎ）（その内２つのみをフラッシュ
（ＦＬＡＳＨ）・イメージ２０２、２０４として図２に
示す）を含んでいる。各フラッシュ・イメージ２０２、
２０４は、異なるバージョンのＢＩＯＳコードを格納す
ることができる。フラッシュ・イメージＡ及びＢ（すな
わち２０２、２０４）の各々は、ブート・ブロック２０
０と同じメモリ・デバイス内に実現することができる。
同様に、フラッシュ・イメージＡ及びＢはまた、ブート
・ブロック２００と別個のメモリ・デバイス内に置くこ
とができる。
【０００８】システムＲＯＭの１つのパーティション
（以降、フラッシュＲＯＭ１０４と呼ぶ）を再プログラ
ム可能とすることにより、コンピュータ・システムのス
タートアップ（起動）・コードを容易に更新することが
できる。多数のフラッシュ・イメージを有することによ
り、コンピュータ・システム１００は（自動的に、又は
ユーザの制御の下で）、アップグレード・プロセスの
間、異なるバージョンのＢＩＯＳスタートアップ・イメ
ージ間から選択すること、及び新たにロードしたフラッ
シュ・イメージが転化されていたりあるいは機能しない
場合には、機能することが分かっている最後に用いたＢ
ＩＯＳイメージに変更することができる。エラー・リカ
バリ（回復）の間に２つ以上のフラッシュ・イメージ間
で選択を行なうプロセスのことを、フェイル・オーバー
（ｆａｉｌ−ｏｖｅｒ）と呼ぶ。フェイル・オーバーに
ついては、以下で更に詳しく論ずることにする。
【０００９】次に図３を参照して、システム・スタート
アップ・プログラム３００及びＰＯＳＴプログラムの実
行について説明する。スタートアップ処理は、ＡＳＲリ
セット・ルーチンの実行から開始し（ステップ３０
２）、続いてＡＳＲ ＰＯＳＴルーチンの実行が続き
（ステップ３０４）、更にＢＩＯＳ ＰＯＳＴルーチン
の実行が続く（ステップ３０６）。これら３つのルーチ
ンは全て、フラッシュＲＯＭ１０４のブート・ブロック
２００以外で実行される。ＢＩＯＳ ＰＯＳＴルーチン
が首尾よく完了したことに続いて、選択したフラッシュ
・イメージをシステムＲＡＭ１０６にロードし（ステッ
プ３０８）、スタートアップ動作を従来通りに継続する
（ステップ３１０）。ＢＩＯＳによるＰＯＳＴ処理の最
後に行われる動作は、オペレーティング・システムを探
して、これに制御を移転することである（ステップ３１
２）。この最後のステップは、オペレーティング・シス
テムを「ブートストラップする」こととして知られてい
る。ＢＩＯＳスタートアップ動作（ステップ３１０）及
び制御のオペレーティング・システムへの移転（ステッ
プ３１２）は、選択したフラッシュ・イメージからシス
テムＲＡＭ１０６にロードされた命令によって制御され
る。
【００１０】ＡＳＲリセット・ルーチン（ステップ３０
２）は、ＡＳＲパラメータを初期化し、ＡＳＲ回路のタ
イマを既知の状態に置き、ＰＯＳＴルーチンのこの部分
の間にタイマがタイム・アウト（即ち、リセット動作を
開始）しないようにする。ＡＳＲパラメータは、ＮＶＲ
ＡＭ１０８に格納すればよく、以下のフラグを含んでい
る。 ・最後のすなわち最新のシステム・リセットがＡＳＲタ
イマによって行われたか否かを示すリセット（ＲＥＳＥ
Ｔ）・フラグ ・ＡＳＲタイマがイネーブルされているか否かを示すタ
イマ・イネーブル（ＴＩＭＥＲ ＥＮＡＢＬＥＤ）フラ
グ ・システム・メモリ・エラーのためにプログラムを中断
すべきか否かを示す停止（ＨＡＬＴ）フラグ ・コンピュータ・システム１００が診断プログラムを実
行すべきか否かを示すブート・ユーティリティ（ＢＯＯ
Ｔ＿ＵＴＩＬＩＴＩＥＳ）・フラグ ・ＡＳＲ診断プログラムが進行中か否かを示す診断（Ｄ
ＩＡＧＳ）フラグ ・ＡＳＲタイマが検査で合格したときを示す周波数テス
ト（ＦＲＥＱＵＥＮＣＹ＿ＴＥＳＴ）フラグ及びリセッ
ト・テスト（ＲＥＳＥＴ＿ＴＥＳＴ）フラグ ・コンピュータ・システム１００がそのオペレーティン
グ・システムにブートすべきことを示すブートＯＳ（Ｂ
ＯＯＴ＿ＯＳ）フラグ
【００１１】ＡＳＲ ＰＯＳＴルーチン（ステップ３０
４）は、ＡＳＲタイマを検査し、初期化する。タイマが
その動作検査に合格した場合、周波数テスト・フラグ及
びリセット・テスト・フラグをセットし、ＡＳＲタイマ
の指定タイム・アウト時間を表す値をタイマにロードす
る。ＢＩＯＳ ＰＯＳＴルーチン（ステップ３０６）
は、早期ＡＳＲ保護がイネーブルされているか否か、フ
ェイル・オーバー機能、及びシステム・スタートアップ
の残りの間（ステップ３１０、３１２）に実行すべきフ
ラッシュ・イメージはどれか（例えば、２０２又は２０
４）について判定を行なう。
【００１２】ＢＩＯＳ ＰＯＳＴルーチン３０６の実行
中には、図４に示すような多数のＢＩＯＳパラメータ４
００（ＮＶＲＡＭ１０８に格納されている）を用いる。
各パラメータは、ＢＩＯＳの予め選択されている特定の
機能を表すものであり、以下のパラメータを含んでい
る。 ・どのフラッシュ・イメージ（図２参照）をロードすべ
きかを示すイメージ（ＩＭＡＧＥ）・フラグ４０２ ・リカバリ動作が別のフラッシュ・イメージを用いるべ
きかを示すフェイル・オーバー（ＦＡＩＬ−ＯＶＥＲ）
・フラグ４０４ ・フェイル・オーバー・フラグと共同で、早期ＡＳＲ保
護がイネーブルされているか否かを示すスタート済（Ｓ
ＴＡＲＴＥＤ）フラグ４０６ ・システムがスタートアップ・プロセスを首尾よく完了
したか否かを示す完了済（ＣＯＭＰＬＥＴＥＤ）フラグ
４０８ 完了済フラグは、オペレーティング・システムによって
のみ、完了したことを示すＹＥＳにセットすることがで
きる。２つ以上のフラッシュ・イメージが存在する場
合、イメージ・パラメータ（すなわちイメージフラグ４
０２）を拡張しなければならない。例えば、コンピュー
タ・システムがブート可能なフラッシュ・イメージが４
つある場合、イメージ・フラグは２ビットとする必要が
ある。
【００１３】ユーザが選択可能なＢＩＯＳパラメータ４
００は、図５に示すＢＩＯＳコンフィギュレーション・
ルーチン５００を通じてセットする。まず、ユーザは、
可能なフラッシュ・イメージのどれをスタートアップ中
にロードするかを指定することができる（ステップ５０
２）。ユーザがフェイル・オーバー保護をイネーブルす
ることを選択した場合（ステップ５０４のＹＥＳ分岐
路）、フェイル・オーバー・フラグ４０４をＹＥＳにセ
ットし、スタート済フラグ４０６をＮＯにセットする
（ステップ５０６）。次に、ＡＳＲタイマ時間（タイム
・アウト時間）を設定するように、ユーザに催促する
（ステップ５０８）。これは、例えば、５、１０、１
５、２０、又は３０分とすることができる。完了時に、
ＢＩＯＳパラメータ設定値がＮＶＲＡＭ１０８に格納さ
れる（ステップ５１０）。フェイル・オーバー・リカバ
リが選択されない場合（ステップ５０４のＮＯ分岐）、
ユーザは早期ＡＳＲ保護をイネーブルする場合がある。
早期ＡＳＲ保護が選択された場合（ステップ５１２のＹ
ＥＳ分岐）、フェイル・オーバー・フラグ４０４をＮＯ
にセットし、スタート済フラグ４０６をＹＥＳにセット
し（ステップ５１４）、そして、処理はステップ５０８
に進む。早期ＡＳＲ保護が選択されない場合（ステップ
５１２のＮＯ分岐）、処理は５１０に進む。
【００１４】次に図６を参照して、ＢＩＯＳ ＰＯＳＴ
ルーチン３０６を説明する。このルーチンが開始される
と、まずブート・イメージとして選択されたフラッシュ
・イメージが有効か否かについて判定を行う（ステップ
６００）。フラッシュ・イメージの有効性は、例えば、
メモリに格納されているフラッシュ・イメージの末尾に
おける、特定の予め定義したビット・パターンの存在に
よって判定することができる。あるいは、フラッシュ・
イメージのチェックサムを実行して、その有効性を判定
することも可能である。指定されたフラッシュ・イメー
ジが有効であり（ステップ６００のＹＥＳ分岐）、かつ
フェイル・オーバー・フラグ４０４、スタート済フラグ
４０６及び完了済フラグ４０８がセットされていない場
合（ステップ６０２〜６０６のＮＯ分岐）、処理は、ス
テップ６０８に進んで、選択されたフラッシュ・イメー
ジへ分岐する。ステップ６０６において、完了済フラグ
がＹＥＳである場合（ステップ６０６のＹＥＳ分岐）、
指定されたイメージをステップ６０８において処理する
前に、完了済フラグをＮＯにセットする（ステップ６３
０）。
【００１５】最初に指定したフラッシュ・イメージがス
テップ６００において無効であると判定した場合、エラ
ー状態（即ち、指定されたフラッシュ・イメージが無効
である）が記録（ｌｏｇ）され、かつ、ＢＩＯＳパラメ
ータが更新される（ステップ６１０）。エラーの記録
は、ファイル内で検出された変則的な状況をも記録する
ことを含んでいる。これは、多くの場合、ヘルス・ログ
（ｈｅａｌｔｈ ｌｏｇ）と呼ばれている。後の時点で
ヘルス・ログを再調査して、障害の原因が何であったの
か、及び障害がシステム・リセットの原因になったのか
否かについて判定することができる。
【００１６】フェイル・オーバー処理は、ステップ６１
０の後に開始され、図７に示したステップ６１２〜６２
０により実行される。指定されたフラッシュ・イメージ
をイメージＡとし、これが無効である場合（ステップ６
１２のＹＥＳ分岐）、これをイメージＢに変更する（ス
テップ６１４）。無効のフラッシュ・イメージがイメー
ジＡでない場合（ステップ６１２のＮＯ分岐）、これを
イメージＡに変更する（ステップ６１６）。代わりのフ
ラッシュ・イメージが選択された後、先に述べたのと同
様にその有効性を検査する（ステップ６１８）。代わり
のフラッシュ・イメージが無効である場合（ステップ６
１８のＮＯ分岐）、コンピュータ・システムのブート・
プロセスを完了するための有効なフラッシュ・イメージ
は得られないことになる。この状況では、障害リカバリ
・ルーチンに入る（ステップ６２０）。障害リカバリの
目的は、コンピュータ・システム１００を、修理可能な
状態に置くことである。例えば、先に引用したＢｕｒｃ
ｋｈａｒｔｔ ｅｔ ａｌ．を参照のこと。代わりのフ
ラッシュ・イメージが有効である場合（ステップ６１８
のＹＥＳ分岐）、処理はステップ６０８に進む。
【００１７】ユーザがフェイル・オーバー・リカバリを
指定し（図６のステップ６０２のＹＥＳ分岐）、かつス
タート済フラグ４０６がＮＯである場合（ステップ６２
２のＮＯ分岐）、スタート済フラグをＹＥＳにセット
し、完了済フラグ４０８をＮＯにセットし、ＡＳＲタイ
マを起動する（ステップ６２４）。その後、ＢＩＯＳＰ
ＯＳＴ処理は、ステップ６０８に進む。ユーザがフェイ
ル・オーバー・リカバリを指定し（図６のステップ６０
２のＹＥＳ分岐）、かつスタート済フラグ４０６がＹＥ
Ｓであり（ステップ６２２のＹＥＳ分岐）、完了済フラ
グ４０８がＹＥＳ（図８のステップ６２６のＹＥＳ分
岐）である場合、フェイル・オーバー・フラグ４０４、
スタート済フラグ４０６、及び完了済フラグ４０８をＮ
Ｏにセットし（ステップ６２８）、処理はステップ６０
８に進む。ステップ６２６において完了済フラグ４０８
がＮＯである場合、処理はステップ６１０に進む。
【００１８】スタート済フラグ４０６が、ステップ６２
２においてＮＯであると判定された場合、又はステップ
６０４においてＹＥＳであると判定された場合、スター
ト済フラグをＹＥＳにセットし、完了済フラグ４０８を
ＮＯにセットし、ＡＳＲタイマを起動する（ステップ６
２４）。ステップ６２４におけるＡＳＲタイマの起動に
より、早期ＡＳＲ保護が提供される。早期ＡＳＲは、確
立されたＡＳＲ技法によって、ブート・プロセスの間
（指定したフラッシュ・イメージがロードされる前、及
びコンピュータ・システムの制御がオペレーティング・
システムに移転される前。図３のステップ３０８〜３１
２）に発生したスタートアップ・エラーを処理すること
を可能にするものである。
【００１９】ＢＩＯＳ ＰＯＳＴルーチンの完了時（ス
テップ６２０の障害リカバリに入らなかったと仮定す
る）、ブート・ブロック２００から実行するスタートア
ップ命令は完了したことになる。指定されたフラッシュ
・イメージがシステムＲＡＭ１０６にロードされ（ステ
ップ３０８）、スタートアップは従来通りに続けられる
（ステップ３１０）。このスタートアップ（ブート）・
プロセスにより、ユーザは、機能することがわかってい
るコードのファンクショナリティ（ｆｕｎｃｔｉｏｎａ
ｌｉｔｙ）を放棄することなく、そのＢＩＯＳコードを
更新し、新たなＢＩＯＳコードを検査することが可能と
なる。
【００２０】前述のように、ＢＩＯＳが行う最後の動作
は、オペレーティング・システムのブート・ストラップ
・ローダを開始することである（ステップ３１２）。ブ
ート・ストラップ・ローダは、ディスク１３４（フロッ
ピ、固定、又は光学）上の特定位置にあるオペレーティ
ング・システムの探索を開始する。オペレーティング・
システムのブート・レコードが見つかった場合、これを
システムＲＡＭ１０６にロードし、コンピュータ・シス
テム１００の制御を与える。こうして、コンピュータ・
システム１００は、システム・ディスクを収容したドラ
イブからのオペレーティング・システムの残りをロード
する準備ができたことになる。
【００２１】コンピュータ・システム１００の重要な特
徴には、早期ＡＳＲの実施可能性及び多数のＢＩＯＳ
ＦＬＡＳＨイメージの対応が含まれる。早期ＡＳＲは、
ブート・プロセス（ステップ３０２ないし３０６）中に
発生するスタートアップ・エラーが、確立されたＡＳＲ
技法によって処理され得るようにするものである。多数
のＢＩＯＳフラッシュ・イメージによって、ユーザは、
その既存のシステムのファンクショナリティを失う虞れ
なく、ＢＩＯＳルーチンの更新、及び新たなＢＩＯＳル
ーチンの検査を行うことが可能となる。例えば、第１の
フラッシュ・イメージはＢＩＯＳの既知の実施中のコピ
ーを含み、一方第２のフラッシュ・イメージはＢＩＯＳ
のアップグレードであるという場合があるであろう。ア
ップグレードＢＩＯＳがロードされない場合、又はロー
ドしたときに動作不能である場合（例えば、システム・
リセットを発生するプログラム・コードが組み込まれて
いるために）、コンピュータ・システム１００は、動作
することがわかっているフラッシュ・イメージに自動的
に転換することができる。
【００２２】前述の好適な実施形態の開示及び説明は、
例示的なものに過ぎず、限定的に解釈すべきではない。
サイズ、形状、材料、コンポーネント、回路素子、配線
接続及び接点、ならびに図示した動作方法の詳細におけ
る種々の変更も、本発明の精神から逸脱することなく行
うことができる。
【図面の簡単な説明】
【図１】自動システム・リカバリ機能を有する例示のコ
ンピュータ・システムを示すブロック図である。
【図２】マルチ・イメージのシステムＲＯＭの内容を示
す説明図である。
【図３】システム・スタートアップ・ルーチンを示すフ
ロー図である。
【図４】１組の基本入出力システム（ＢＩＯＳ）パラメ
ータの例を示す説明図である。
【図５】ＢＩＯＳコンフィギュレーション・ルーチンを
示すフロー図である。
【図６】ＢＩＯＳ ＰＯＳＴルーチンの一部を示すフロ
ー図である。
【図７】ＢＩＯＳ ＰＯＳＴルーチンの一部を示すフロ
ー図である。
【図８】ＢＩＯＳ ＰＯＳＴルーチンの一部を示すフロ
ー図である。
───────────────────────────────────────────────────── フロントページの続き (71)出願人 591030868 20555 Ｓｔａｔｅ Ｈｉｇｈｗａｙ 249，Ｈｏｕｓｔｏｎ，Ｔｅｘａｓ 77070，Ｕｎｉｔｅｄ Ｓｔａｔｅｓ ｏ ｆ Ａｍｅｒｉｃａ

Claims (54)

    【特許請求の範囲】
  1. 【請求項１】 コンピュータによる実行のためにメモリ
    のブート可能パーティションを選択する装置であって、 複数のブート可能イメージを記憶するよう構成された第
    １プログラマブル・メモリと、 前記複数のブート可能イメージのどれが選択されたかを
    示すステータス情報を記憶するよう構成された第２プロ
    グラマブル・メモリとを備えることを特徴とする装置。
  2. 【請求項２】 請求項１記載の装置において、前記第１
    プログラマブル・メモリが、電気的消去可能なリード・
    オンリ・メモリであることを特徴とする装置。
  3. 【請求項３】 請求項１記載の装置において、前記第１
    プログラマブル・メモリが、更に、プログラム不可能な
    ブート・ブロック部分を備えることを特徴とする装置。
  4. 【請求項４】 請求項１記載の装置において、前記第２
    プログラマブル・メモリが、不揮発性ランダム・アクセ
    ス・メモリであることを特徴とする装置。
  5. 【請求項５】 メモリのブート可能イメージを実行する
    装置であって、 複数のブート可能イメージを格納するように構成された
    第１プログラマブル・メモリと、 前記複数のブート可能イメージのどれが予め選択された
    かを示すステータス情報を格納するように構成された第
    ２プログラマブル・メモリと、 前記第１及び第２プログラマブル・メモリに動作可能に
    結合され、前記予め選択されたブート可能イメージを実
    行するように構成されたコンピュータ・プロセッサとを
    備えることを特徴とする装置。
  6. 【請求項６】 請求項５記載の装置において、前記コン
    ピュータ・プロセッサが更に、前記予め選択されたブー
    ト可能イメージを実行する前に、前記予め選択されたブ
    ート可能イメージの完全性チェックを行うように構成さ
    れていることを特徴とする装置。
  7. 【請求項７】 請求項６記載の装置において、前記コン
    ピュータ・プロセッサが更に、前記予め選択されたブー
    ト可能イメージが前記完全性チェックで不合格となった
    場合、第２のブート可能イメージを選択するように構成
    されていることを特徴とする装置。
  8. 【請求項８】 請求項７記載の装置において、前記コン
    ピュータ・プロセッサが更に、前記第２のブート可能イ
    メージを実行する前に、前記第２のブート可能イメージ
    の完全性チェックを行うように構成されていることを特
    徴とする装置。
  9. 【請求項９】 請求項５記載の装置において、前記複数
    のブート可能イメージが、基本入出力システムの少なく
    とも一部の異なる複数のコピーを備えることを特徴とす
    る装置。
  10. 【請求項１０】 請求項５記載の装置において、前記第
    １プログラマブル・メモリが、電気的に消去可能なリー
    ド・オンリ・メモリであることを特徴とする装置。
  11. 【請求項１１】 請求項５記載の装置において、前記第
    ２プログラマブル・メモリが、不揮発性ランダム・アク
    セス・メモリであることを特徴とする装置。
  12. 【請求項１２】 請求項５記載の装置において、前記第
    １プログラマブル・メモリが更に、プログラム不可能な
    ブート・ブロック部分を備えることを特徴とする装置。
  13. 【請求項１３】 コンピュータ・システムにおいてメモ
    リのブート可能イメージを実行する方法であって、 第１メモリ中の複数のブート可能イメージの１つを予め
    選択するステップと、 前記予め選択したブート可能イメージのテストを実行す
    るステップと、 前記予め選択したブート可能イメージが前記テストに合
    格した場合、前記予め選択したブート可能イメージを実
    行するステップと、 前記予め選択したブート可能イメージが前記テストに不
    合格の場合、第２メモリの第２ブート可能イメージを選
    択するステップとからなることを特徴とする方法。
  14. 【請求項１４】 請求項１３記載の方法において、前記
    予め選択するステップが、 前記複数のブート可能パーティションの１つを選択する
    ステップと、 前記選択したブート可能パーティションを識別するイン
    ディケータを第３メモリに格納するステップとを含むこ
    とを特徴とする方法。
  15. 【請求項１５】 請求項１３記載の方法において、前記
    第１メモリが電気的に消去可能なリード・オンリ・メモ
    リであることを特徴とする方法。
  16. 【請求項１６】 請求項１３記載の方法において、前記
    第２メモリが電気的に消去可能なリード・オンリ・メモ
    リであることを特徴とする方法。
  17. 【請求項１７】 請求項１４記載の方法において、前記
    第３メモリが不揮発性ランダム・アクセス・メモリであ
    ることを特徴とする方法。
  18. 【請求項１８】 請求項１３記載の方法において、前記
    複数のブート可能イメージの各々が、基本入出力システ
    ムの少なくとも一部を含むことを特徴とする方法。
  19. 【請求項１９】 請求項１３記載の方法において、前記
    テストが完全性検査であることを特徴とする方法。
  20. 【請求項２０】 請求項１３記載の方法において、該方
    法は更に、 前記第２のブート可能イメージのテストを行うステップ
    と、 前記第２のブート可能イメージが前記テストに不合格の
    場合、更に別のブート可能イメージを選択するステップ
    とを含むことを特徴とする方法。
  21. 【請求項２１】 請求項１３記載の方法において、前記
    メモリが更に、プログラム不可能なブート・ブロック部
    分を備えることを特徴とする方法。
  22. 【請求項２２】 コンピュータ・システムをブートする
    方法であって、 第１メモリ中の複数のブート可能イメージから１つを予
    め選択するステップと、 前記予め選択したブート可能イメージのテストを実行す
    るステップと、 前記予め選択したブート可能イメージが前記テストに合
    格した場合、前記予め選択したブート可能イメージを実
    行するステップと、 前記予め選択したブート可能イメージが前記テストに不
    合格の場合、第２メモリの第２のブート可能イメージを
    選択するステップと、 前記第２のブート可能イメージのテストを実行するステ
    ップと、 前記第２のブート可能イメージが前記テストに不合格の
    場合、前記ブート・プロセスを中断するステップとから
    なることを特徴とする方法。
  23. 【請求項２３】 請求項２２記載の方法において、前記
    予め選択するステップが、 前記複数のブート可能パーティションの１つを選択する
    ステップと、 前記選択したブート可能パーティションを識別するイン
    ジケータを第３メモリに格納するステップとを含むこと
    を特徴とする方法。
  24. 【請求項２４】 請求項２３記載の方法において、前記
    第３メモリが不揮発性ランダム・アクセス・メモリであ
    ることを特徴とする方法。
  25. 【請求項２５】 請求項２２記載の方法において、前記
    第１メモリが電気的に消去可能なリード・オンリ・メモ
    リであることを特徴とする方法。
  26. 【請求項２６】 請求項２２記載の方法において、前記
    第２メモリが電気的に消去可能なリード・オンリ・メモ
    リであることを特徴とする方法。
  27. 【請求項２７】 請求項２２記載の方法において、前記
    第１メモリ及び前記第２メモリが同じメモリ・デバイス
    であることを特徴とする方法。
  28. 【請求項２８】 請求項２２記載の方法において、前記
    複数のブート可能イメージの各々が、基本入出力システ
    ムの少なくとも一部を含むことを特徴とする方法。
  29. 【請求項２９】 請求項２２記載の方法において、前記
    検査が完全性検査であることを特徴とする方法。
  30. 【請求項３０】 請求項２２記載の方法において、前記
    中断するステップが、 前記コンピュータ・ブート処理が障害を発生したことを
    識別するインジケータを第３メモリに格納するステップ
    を含むことを特徴とする方法。
  31. 【請求項３１】 請求項３０記載の方法において、前記
    第３メモリが不揮発性メモリであることを特徴とする方
    法。
  32. 【請求項３２】 コンピュータ・システムに早期自動シ
    ステム・リカバリ機能を備える方法であって、 指定された期間の後に切れるように、自動システム・リ
    カバリ・タイマをセットするステップと、 前記コンピュータ・システムの制御をオペレーティング
    ・システムに移転する前に、前記自動システム・リカバ
    リ・タイマの動作を開始するステップとからなることを
    特徴とする方法。
  33. 【請求項３３】 請求項３２記載の方法において、前記
    指定された期間が、前記コンピュータ・システムには使
    用可能な不揮発性メモリに格納されていることを特徴と
    する方法。
  34. 【請求項３４】 請求項３３記載の方法において、前記
    指定された期間が、ユーザによって指定されることを特
    徴とする方法。
  35. 【請求項３５】 請求項３２記載の方法において、該シ
    ステムは更に、指定された期間の後に切れるように前記
    タイマをセットする前に、前記自動システム・リカバリ
    ・タイマをテストするステップを含むことを特徴とする
    方法。
  36. 【請求項３６】 コンピュータ・システムをブートする
    方法であって、 第１メモリ中の複数のブート可能イメージから１つを予
    め選択するステップと、 早期システム・リカバリ・オプションを予め選択するス
    テップと、 直前のコンピュータ・システムのブート処理が成功した
    か否かについて判定を行うステップと、 前記直前のコンピュータ・システムのブート処理が成功
    しなかった場合、第２メモリの第２ブート可能イメージ
    を選択するステップとからなることを特徴とする方法。
  37. 【請求項３７】 請求項３６記載の方法において、該方
    法は更に、 前記直前のコンピュータ・システムのブート処理が成功
    した場合、前記予め選択したブート可能イメージを実行
    するステップと、 前記直前のコンピュータ・システムのブート処理が成功
    しなかった場合、前記第２のブート可能イメージを実行
    するステップとを含むことを特徴とする方法。
  38. 【請求項３８】 請求項３６記載の方法において、該方
    法は更に、 前記第２のブート可能イメージを選択した後で、かつそ
    れを実行する前に、該イメージのテストを実行するステ
    ップと、 前記第２のブート可能イメージが前記テストで不合格の
    場合、前記ブート・プロセスを中断するステップとを含
    むことを特徴とする方法。
  39. 【請求項３９】 請求項３８記載の方法において、前記
    ブート・プロセスを中断するステップが、前記コンピュ
    ータ・システムのブート処理が成功しなかったことを示
    すインジケータを第３メモリに格納するステップを含む
    ことを特徴とする方法。
  40. 【請求項４０】 請求項３９記載の方法において、前記
    第３メモリが不揮発性ランダム・アクセス・メモリであ
    ることを特徴とする方法。
  41. 【請求項４１】 請求項３６記載の方法において、前記
    予め選択するステップが、 前記複数のブート可能パーティションの１つを選択する
    ステップと、 前記選択したブート可能パーティションを識別するイン
    ディケータを第３メモリに格納するステップとを含むこ
    とを特徴とする方法。
  42. 【請求項４２】 請求項４１記載の方法において、前記
    第３メモリが不揮発性ランダム・アクセス・メモリであ
    ることを特徴とする方法。
  43. 【請求項４３】 請求項３６記載の方法において、直前
    のコンピュータ・システムのブート処理が成功だったか
    否かについて判定するステップが、 第３メモリからインジケータを読み取るステップを含む
    ことを特徴とする方法。
  44. 【請求項４４】 請求項４３記載の方法において、前記
    第３メモリが不揮発性メモリであることを特徴とする方
    法。
  45. 【請求項４５】 請求項３６記載の方法において、前記
    第１メモリが、電気的に消去可能なリード・オンリ・メ
    モリであることを特徴とする方法。
  46. 【請求項４６】 請求項３６記載の方法において、前記
    第２メモリが、電気的に消去可能なリード・オンリ・メ
    モリであることを特徴とする方法。
  47. 【請求項４７】 請求項３６記載の方法において、前記
    第１及び第２メモリが同じメモリであることを特徴とす
    る方法。
  48. 【請求項４８】 請求項３６記載の方法において、前記
    複数のブート可能イメージの各々が、基本入出力システ
    ムの少なくとも一部を含むことを特徴とする方法。
  49. 【請求項４９】 請求項３８記載の方法において、前記
    テストが完全性検査であることを特徴とする方法。
  50. 【請求項５０】 請求項３６記載の方法において、該方
    法は更に、 直前のコンピュータ・システムのブート処理が成功であ
    ったか否かについて判定を行う前に、前記予め選択した
    ブート可能イメージをテストするステップを含むことを
    特徴とする方法。
  51. 【請求項５１】 コンピュータ・システムであって、 バスと、 前記バスに動作的に結合された処理装置と、 前記バスに動作的に結合され、複数のブート可能イメー
    ジを記憶するように構成された第１プログラマブル・メ
    モリと、 前記バスに動作的に結合され、前記複数のブート可能イ
    メージのどれが、コンピュータ・システムのスタートア
    ップ時にロードするために選択されたかを示すステータ
    ス情報を記憶するように構成された第２プログラマブル
    ・メモリとを備えることを特徴とするコンピュータ・シ
    ステム。
  52. 【請求項５２】 請求項５１記載のコンピュータ・シス
    テムにおいて、前記第１プログラマブル・メモリが、電
    気的に消去可能なリード・オンリ・メモリであることを
    特徴とするコンピュータ・システム。
  53. 【請求項５３】 請求項５１記載のコンピュータ・シス
    テムにおいて、前記第１プログラマブル・メモリが、更
    に、プログラム不可能なブート・ブロック部分を備える
    ことを特徴とするコンピュータ・システム。
  54. 【請求項５４】 請求項５１記載のコンピュータ・シス
    テムにおいて、前記第２プログラマブル・メモリが、不
    揮発性ランダム・アクセス・メモリであることを特徴と
    するコンピュータ・システム。
JP11028773A 1998-02-05 1999-02-05 自動リカバリ・システム Pending JPH11316687A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US019178 1998-02-05
US09/019,178 US6167532A (en) 1998-02-05 1998-02-05 Automatic system recovery

Publications (2)

Publication Number Publication Date
JPH11316687A true JPH11316687A (ja) 1999-11-16
JPH11316687A5 JPH11316687A5 (ja) 2005-12-08

Family

ID=21791840

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11028773A Pending JPH11316687A (ja) 1998-02-05 1999-02-05 自動リカバリ・システム

Country Status (4)

Country Link
US (1) US6167532A (ja)
EP (1) EP0936548B1 (ja)
JP (1) JPH11316687A (ja)
DE (1) DE69920072T2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6789158B2 (en) 2000-01-28 2004-09-07 Nec Electronics Corporation Method of rewriting program in a flash microcomputer
KR100493069B1 (ko) * 2002-10-29 2005-06-02 삼성전자주식회사 스마트폰에서 부트 이미지를 복구하는 방법 및 장치
KR100532413B1 (ko) * 2002-12-02 2005-12-02 삼성전자주식회사 플래시 메모리 보호 장치 및 방법
US7165137B2 (en) 2001-08-06 2007-01-16 Sandisk Corporation System and method for booting from a non-volatile application and file storage device
US7310726B2 (en) 2002-10-02 2007-12-18 Sandisk Corporation Booting from non-linear memory
JP2008016020A (ja) * 2006-06-30 2008-01-24 Lenovo (Beijing) Co Ltd Ｂｉｏｓの実行を加速化する方法
JP2017510008A (ja) * 2014-12-22 2017-04-06 小米科技有限責任公司Ｘｉａｏｍｉ Ｉｎｃ． ファームウェアの復元方法、装置、端末、プログラム及び記録媒体
JP2017167887A (ja) * 2016-03-17 2017-09-21 日本電気株式会社 ファームウェア起動装置、ファームウェア起動方法、およびファームウェア起動プログラム

Families Citing this family (100)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6564371B1 (en) * 1998-08-26 2003-05-13 Intel Corporation Dual software images with fall-back
US6425079B1 (en) * 1999-03-31 2002-07-23 Adaptec, Inc. Universal option ROM BIOS including multiple option BIOS images for multichip support and boot sequence for use therewith
US6401183B1 (en) * 1999-04-01 2002-06-04 Flash Vos, Inc. System and method for operating system independent storage management
US6892323B2 (en) * 1999-05-05 2005-05-10 Giga-Byte Technology Co., Ltd. Dual basic input/output system for a computer
US6446203B1 (en) * 1999-05-24 2002-09-03 International Business Machines Corporation Method and system for selecting from multiple boot code images to be loaded in a data processing system
US6628607B1 (en) 1999-07-09 2003-09-30 Apple Computer, Inc. Method and apparatus for loop breaking on a serial bus
US6948099B1 (en) * 1999-07-30 2005-09-20 Intel Corporation Re-loading operating systems
US6560726B1 (en) * 1999-08-19 2003-05-06 Dell Usa, L.P. Method and system for automated technical support for computers
US6760708B1 (en) 1999-08-19 2004-07-06 Dell Products L.P. Method and system for migrating stored data to a build-to-order computing system
US6606716B1 (en) 1999-10-06 2003-08-12 Dell Usa, L.P. Method and system for automated technical support for computers
US6564220B1 (en) 1999-10-06 2003-05-13 Dell Usa, L.P. System and method for monitoring support activity
US6563698B1 (en) 1999-10-06 2003-05-13 Dell Usa, L.P. System and method for providing a computer system with a detachable component
US6598223B1 (en) 1999-10-06 2003-07-22 Dell Usa, L.P. Method and system for installing and testing build-to-order components in a defined configuration computer system
US6574615B1 (en) 1999-10-06 2003-06-03 Dell Usa, L.P. System and method for monitoring support activity
US6556431B1 (en) 1999-10-06 2003-04-29 Dell Usa, L.P. System and method for converting alternating current into direct current
US6539499B1 (en) 1999-10-06 2003-03-25 Dell Usa, L.P. Graphical interface, method, and system for the provision of diagnostic and support services in a computer system
US6691096B1 (en) 1999-10-28 2004-02-10 Apple Computer, Inc. General purpose data container method and apparatus for implementing AV/C descriptors
US6959343B1 (en) 1999-11-01 2005-10-25 Apple Computer, Inc. Method and apparatus for dynamic link driver configuration
US6671768B1 (en) * 1999-11-01 2003-12-30 Apple Computer, Inc. System and method for providing dynamic configuration ROM using double image buffers for use with serial bus devices
US6631426B1 (en) 1999-11-02 2003-10-07 Apple Computer, Inc. Automatic ID allocation for AV/C entities
US6618750B1 (en) 1999-11-02 2003-09-09 Apple Computer, Inc. Method and apparatus for determining communication paths
US8762446B1 (en) 1999-11-02 2014-06-24 Apple Inc. Bridged distributed device control over multiple transports method and apparatus
US6813663B1 (en) 1999-11-02 2004-11-02 Apple Computer, Inc. Method and apparatus for supporting and presenting multiple serial bus nodes using distinct configuration ROM images
US6636914B1 (en) 1999-11-05 2003-10-21 Apple Computer, Inc. Method and apparatus for arbitration and fairness on a full-duplex bus using dual phases
US6587904B1 (en) 1999-11-05 2003-07-01 Apple Computer, Inc. Method and apparatus for preventing loops in a full-duplex bus
US6457086B1 (en) * 1999-11-16 2002-09-24 Apple Computers, Inc. Method and apparatus for accelerating detection of serial bus device speed signals
US6754855B1 (en) * 1999-12-01 2004-06-22 Microsoft Corporation Automated recovery of computer appliances
CA2396100A1 (en) * 2000-01-07 2001-07-19 Xiaodong Liu Method and apparatus for backing up application code upon power failure during a code update
US7266617B1 (en) 2000-01-18 2007-09-04 Apple Inc. Method and apparatus for border node behavior on a full-duplex bus
US6639918B1 (en) 2000-01-18 2003-10-28 Apple Computer, Inc. Method and apparatus for border node behavior on a full-duplex bus
US7421507B2 (en) * 2000-02-16 2008-09-02 Apple Inc. Transmission of AV/C transactions over multiple transports method and apparatus
US6831928B1 (en) 2000-02-17 2004-12-14 Apple Computer, Inc. Method and apparatus for ensuring compatibility on a high performance serial bus
US7050453B1 (en) 2000-02-17 2006-05-23 Apple Computer, Inc. Method and apparatus for ensuring compatibility on a high performance serial bus
US6618785B1 (en) 2000-04-21 2003-09-09 Apple Computer, Inc. Method and apparatus for automatic detection and healing of signal pair crossover on a high performance serial bus
US6718497B1 (en) 2000-04-21 2004-04-06 Apple Computer, Inc. Method and apparatus for generating jitter test patterns on a high performance serial bus
US6651188B2 (en) * 2001-06-29 2003-11-18 Intel Corporation Automatic replacement of corrupted BIOS image
US6993647B2 (en) * 2001-08-10 2006-01-31 Hewlett-Packard Development Company, L.P. Method and apparatus for booting an electronic device using a plurality of agent records and agent codes
US20030046524A1 (en) * 2001-08-30 2003-03-06 Zimmer Vincent J. Method for dynamically designating initialization modules as recovery code
EP1508090A2 (en) * 2001-09-03 2005-02-23 Koninklijke Philips Electronics N.V. Device for use in a network environment
JP2003084979A (ja) * 2001-09-07 2003-03-20 Internatl Business Mach Corp <Ibm> 電子装置の起動方法、電子装置およびプログラム
US6993650B2 (en) * 2001-10-31 2006-01-31 International Business Machines Corporation Authentications integrated into a boot code image
US6934873B2 (en) * 2002-02-28 2005-08-23 Dell Products L.P. Automatic BIOS recovery in a multi-node computer system
EP1372068A3 (en) 2002-06-11 2006-02-08 Seiko Epson Corporation System, method and program for rewriting a flash memory
JP2004038529A (ja) * 2002-07-03 2004-02-05 Nec Corp 情報処理装置
US7024581B1 (en) 2002-10-09 2006-04-04 Xpoint Technologies, Inc. Data processing recovery system and method spanning multiple operating system
US8336044B2 (en) 2002-10-09 2012-12-18 Rpx Corporation Method and system for deploying a software image
US7417973B1 (en) 2002-12-31 2008-08-26 Apple Inc. Method, apparatus and computer program product for ensuring node participation in a network bus
US7457302B1 (en) 2002-12-31 2008-11-25 Apple Inc. Enhancement to loop healing for malconfigured bus prevention
US7281171B2 (en) * 2003-01-14 2007-10-09 Hewlwtt-Packard Development Company, L.P. System and method of checking a computer system for proper operation
SE525128C8 (sv) * 2003-03-26 2005-08-03 Systemok Ab En anordning för att återställa åtminstone en av filer, mappar och applikationsassocierade filer i en dator till ett tidigare tillstånd
US7668099B2 (en) * 2003-06-13 2010-02-23 Apple Inc. Synthesis of vertical blanking signal
US7353284B2 (en) 2003-06-13 2008-04-01 Apple Inc. Synchronized transmission of audio and video data from a computer to a client via an interface
US8275910B1 (en) 2003-07-02 2012-09-25 Apple Inc. Source packet bridge
JP2005050073A (ja) * 2003-07-28 2005-02-24 Matsushita Electric Ind Co Ltd データ復旧方法およびデータ記録装置
US7152189B2 (en) * 2003-10-07 2006-12-19 Microsoft Corporation Testing distributed services by using multiple boots to timeshare a single computer
US7788567B1 (en) 2003-11-18 2010-08-31 Apple Inc. Symbol encoding for tolerance to single byte errors
US7995606B1 (en) 2003-12-03 2011-08-09 Apple Inc. Fly-by and ack-accelerated arbitration for broadcast packets
US7614051B2 (en) 2003-12-16 2009-11-03 Microsoft Corporation Creating file systems within a file in a storage technology-abstracted manner
US7549042B2 (en) 2003-12-16 2009-06-16 Microsoft Corporation Applying custom software image updates to non-volatile storage in a failsafe manner
US7237135B1 (en) 2003-12-29 2007-06-26 Apple Inc. Cyclemaster synchronization in a distributed bridge
US7308517B1 (en) 2003-12-29 2007-12-11 Apple Inc. Gap count analysis for a high speed serialized bus
US7624452B2 (en) * 2004-10-20 2009-11-24 Digi International Automatic device configuration using removable storage
US20090138865A1 (en) * 2004-12-10 2009-05-28 Furbee Richard L Performing an operating system upgrade without multiple system interruptions
US7577832B2 (en) * 2004-12-14 2009-08-18 Hewlett-Packard Development Company, L.P. Apparatus and method for booting a system
TWI271651B (en) * 2004-12-30 2007-01-21 Mitac Technology Corp Recovery method and its system for an operating system
US7577829B2 (en) * 2006-04-28 2009-08-18 Dell Products L.P. System and method for maintaining multiple information handling system configuration images
US9009115B2 (en) 2006-08-04 2015-04-14 Apple Inc. Restoring electronic information
US8311988B2 (en) 2006-08-04 2012-11-13 Apple Inc. Consistent back up of electronic information
US7809687B2 (en) * 2006-08-04 2010-10-05 Apple Inc. Searching a backup archive
US7856424B2 (en) 2006-08-04 2010-12-21 Apple Inc. User interface for backup management
US8166415B2 (en) 2006-08-04 2012-04-24 Apple Inc. User interface for backup management
US7853566B2 (en) 2006-08-04 2010-12-14 Apple Inc. Navigation of electronic backups
US7809688B2 (en) 2006-08-04 2010-10-05 Apple Inc. Managing backup of content
US7853567B2 (en) 2006-08-04 2010-12-14 Apple Inc. Conflict resolution in recovery of electronic data
US7860839B2 (en) * 2006-08-04 2010-12-28 Apple Inc. Application-based backup-restore of electronic information
US8370853B2 (en) 2006-08-04 2013-02-05 Apple Inc. Event notification management
US8725965B2 (en) * 2007-06-08 2014-05-13 Apple Inc. System setup for electronic backup
US8745523B2 (en) 2007-06-08 2014-06-03 Apple Inc. Deletion in electronic backups
US8010900B2 (en) 2007-06-08 2011-08-30 Apple Inc. User interface for electronic backup
US8429425B2 (en) 2007-06-08 2013-04-23 Apple Inc. Electronic backup and restoration of encrypted data
ATE519159T1 (de) * 2007-06-08 2011-08-15 Apple Inc Auf anwendungen basierendes backup-restore von elektronischen informationen
US8468136B2 (en) 2007-06-08 2013-06-18 Apple Inc. Efficient data backup
US8099392B2 (en) 2007-06-08 2012-01-17 Apple Inc. Electronic backup of applications
US8307004B2 (en) 2007-06-08 2012-11-06 Apple Inc. Manipulating electronic backups
US20080307017A1 (en) 2007-06-08 2008-12-11 Apple Inc. Searching and Restoring of Backups
TW200947204A (en) * 2008-05-02 2009-11-16 Inventec Corp A power recovery server device and method thereof
TW201020779A (en) * 2008-11-18 2010-06-01 Inventec Corp System for auto-operating backup firmware and method thereof
CN101782950B (zh) * 2009-01-16 2012-05-30 深圳市维信联合科技有限公司 主板与板载设备之间的通信控制系统和方法
US7937512B1 (en) * 2009-10-19 2011-05-03 Spx Corporation Method and apparatus for an automatic recovery keyboard for slate tablet computers
US20110119178A1 (en) * 2009-11-18 2011-05-19 American Express Travel Related Services Company, Inc. Metadata driven processing
US20110119189A1 (en) * 2009-11-18 2011-05-19 American Express Travel Related Services Company, Inc. Data processing framework
US8332378B2 (en) * 2009-11-18 2012-12-11 American Express Travel Related Services Company, Inc. File listener system and method
US20110119188A1 (en) * 2009-11-18 2011-05-19 American Express Travel Related Services Company, Inc. Business to business trading network system and method
US8132055B2 (en) * 2009-11-20 2012-03-06 International Business Machines Corporation Operating system-firmware interface update recovery
US8984029B2 (en) 2011-01-14 2015-03-17 Apple Inc. File system management
US8943026B2 (en) 2011-01-14 2015-01-27 Apple Inc. Visual representation of a local backup
TWI459294B (zh) * 2011-03-18 2014-11-01 Phoenix Tech Ltd Ｂｉｏｓ程式的更新方法與其電腦系統
CN103036758B (zh) * 2011-10-10 2017-02-15 中兴通讯股份有限公司 一种标识网与传统网络互联互通的方法、asr及isr
US10133637B2 (en) 2016-08-04 2018-11-20 Dell Products L.P. Systems and methods for secure recovery of host system code
DE102019127856B4 (de) * 2019-10-16 2025-09-18 Avl Software And Functions Gmbh Verfahren zum sicheren Booten eines Steuergeräts und Steuergerät

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0764795A (ja) * 1993-08-30 1995-03-10 Toshiba Corp コンピュータシステム
JPH0816408A (ja) * 1994-06-29 1996-01-19 Mitsubishi Electric Corp 情報処理装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4377000A (en) * 1980-05-05 1983-03-15 Westinghouse Electric Corp. Automatic fault detection and recovery system which provides stability and continuity of operation in an industrial multiprocessor control
US5826075A (en) * 1991-10-16 1998-10-20 International Business Machines Corporation Automated programmable fireware store for a personal computer system
US5471674A (en) * 1992-02-07 1995-11-28 Dell Usa, L.P. Computer system with plug-in override of system ROM
US5432927A (en) * 1992-06-17 1995-07-11 Eaton Corporation Fail-safe EEPROM based rewritable boot system
US5390324A (en) * 1992-10-02 1995-02-14 Compaq Computer Corporation Computer failure recovery and alert system
US5574915A (en) * 1993-12-21 1996-11-12 Taligent Object-oriented booting framework
US5600785A (en) * 1994-09-09 1997-02-04 Compaq Computer Corporation Computer system with error handling before reset
GB2295908A (en) * 1994-12-09 1996-06-12 Plessey Telecomm Updating EPROMs
DE69635409T2 (de) * 1995-03-06 2006-07-27 Intel Corp., Santa Clara Ein rechnersystem mit unbewachter auf-anfrage-verfügbarkeit
US5960445A (en) * 1996-04-24 1999-09-28 Sony Corporation Information processor, method of updating a program and information processing system
US5793943A (en) * 1996-07-29 1998-08-11 Micron Electronics, Inc. System for a primary BIOS ROM recovery in a dual BIOS ROM computer system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0764795A (ja) * 1993-08-30 1995-03-10 Toshiba Corp コンピュータシステム
JPH0816408A (ja) * 1994-06-29 1996-01-19 Mitsubishi Electric Corp 情報処理装置

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6789158B2 (en) 2000-01-28 2004-09-07 Nec Electronics Corporation Method of rewriting program in a flash microcomputer
US7454557B2 (en) 2001-08-06 2008-11-18 Sandisk Corporation System and method for booting from a non-volatile application and file storage device
US7165137B2 (en) 2001-08-06 2007-01-16 Sandisk Corporation System and method for booting from a non-volatile application and file storage device
US7310726B2 (en) 2002-10-02 2007-12-18 Sandisk Corporation Booting from non-linear memory
KR100493069B1 (ko) * 2002-10-29 2005-06-02 삼성전자주식회사 스마트폰에서 부트 이미지를 복구하는 방법 및 장치
US7334121B2 (en) 2002-12-02 2008-02-19 Samsung Electronics Co., Ltd. Flash memory system including a duplicate booting program and apparatus and method for protecting the same flash memory
KR100532413B1 (ko) * 2002-12-02 2005-12-02 삼성전자주식회사 플래시 메모리 보호 장치 및 방법
JP2008016020A (ja) * 2006-06-30 2008-01-24 Lenovo (Beijing) Co Ltd Ｂｉｏｓの実行を加速化する方法
US8037292B2 (en) 2006-06-30 2011-10-11 Lenovo (Beijing) Limited Method for accelerating BIOS running
JP2017510008A (ja) * 2014-12-22 2017-04-06 小米科技有限責任公司Ｘｉａｏｍｉ Ｉｎｃ． ファームウェアの復元方法、装置、端末、プログラム及び記録媒体
US10528434B2 (en) 2014-12-22 2020-01-07 Xiaomi Inc. Method, device and terminal for restoring firmware program
JP2017167887A (ja) * 2016-03-17 2017-09-21 日本電気株式会社 ファームウェア起動装置、ファームウェア起動方法、およびファームウェア起動プログラム
CN107203391A (zh) * 2016-03-17 2017-09-26 日本电气株式会社 固件激活设备以及固件激活方法

Also Published As

Publication number Publication date
US6167532A (en) 2000-12-26
DE69920072T2 (de) 2005-01-27
EP0936548A1 (en) 1999-08-18
EP0936548B1 (en) 2004-09-15
DE69920072D1 (de) 2004-10-21

Similar Documents

Publication Publication Date Title
JPH11316687A (ja) 自動リカバリ・システム
US20040158702A1 (en) Redundancy architecture of computer system using a plurality of BIOS programs
US7900036B2 (en) System and method for implementing boot/recovery on a data processing sysem
US5564054A (en) Fail-safe computer boot apparatus and method
US6807643B2 (en) Method and apparatus for providing diagnosis of a processor without an operating system boot
US5974546A (en) Apparatus and method to determine cause of failed boot sequence to improve likelihood of successful subsequent boot attempt
US6122733A (en) Method and apparatus for updating a basic input/output system
US6651188B2 (en) Automatic replacement of corrupted BIOS image
US8930931B2 (en) Information processing apparatus using updated firmware and system setting method
EP2463779A1 (en) Reset method and monitor
JPH10283214A (ja) 検査停止エラー処理の方法及びコンピュータ・システム
US11704198B2 (en) Method and apparatus for providing recovery from a computing device boot up error
CN114090107A (zh) 计算机和系统启动方法
CN101221508A (zh) 一种设备启动方法和装置
US7194614B2 (en) Boot swap method for multiple processor computer systems
JP2003316582A (ja) ２重化ｂｉｏｓの制御方法と装置
US20060069944A1 (en) Program, method, and mechanism for taking panic dump
US20050033952A1 (en) Dynamic scheduling of diagnostic tests to be performed during a system boot process
US5949997A (en) Method and apparatus for programming a microprocessor using an address decode circuit
CN120179321B (zh) 固件加载方法、装置、电子设备及存储介质
CN101354654A (zh) 自动切换基本输入/输出程序的系统及其方法
JP2003099146A (ja) 計算機システムの起動制御方式
CN111078469A (zh) 一种数据处理方法和数据处理设备
TW200809489A (en) BIOS damage detection and repair method and the motherboard
JP2000099372A (ja) コンピュータシステム

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051021

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081015

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090115

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090120

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090414

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090508