JPH1131745A5 - - Google Patents

Claims (34)

1. 半導体基板内に複数の拡散領域を有する半導体基板上に対して導電構造物を形成する段階と、
   前記導電構造物を含む半導体基板上に絶縁層を形成する段階と、
   前記拡散領域および導電物のうち、少なくとも一方の上部表面が露出されるまで、前記絶縁層をエッチングしてコンタクトホールを形成する段階と、
   前記コンタクトホールの内部および前記絶縁層上に導電層を形成する段階と、
   前記導電層をエッチングして前記コンタクトホール内にコンタクトプラグを形成する段階と、
   前記コンタクトプラグを含む前記絶縁層の上部表面を、平坦化エッチング工程でエッチングする段階とを含むことを特徴とする半導体装置のコンタクトプラグ形成方法。
2. 前記絶縁層は、ＳｉＯ₂，ＵＳＧ，ＢＰＳＧ，ＰＳＧ，ＳｉＮ，ＳｉＯＮ，ＳｉＯＦ，ＳＯＧ，ＦＯＸ，ポリマー，または、その複合膜のうち、ある１つを用いて形成されたことを特徴とする請求項１に記載の半導体装置のコンタクトプラグ形成方法。
3. 前記導電層は、ＣＶＤ，ＰＶＤ，リフロー，強制充填方法のうち、ある１つの方法により形成されるＷ，Ａｌ，Ｃｕ，Ｔｉ，ＴｉＮ，ポリシリコン，Ｗ−Ｓｉ，Ａｌ−Ｃｕ，Ａｌ−Ｃｕ−Ｓｉのうち、ある１つから成ることを特徴とする請求項１に記載の半導体装置のコンタクトプラグ形成方法。
4. 前記導電層エッチング工程は、エッチバック工程およびＣＭＰ工程のうち、一方の工程で遂行されることを特徴とする請求項１または請求項３に記載の半導体装置のコンタクトプラグ形成方法。
5. 前記導電層に対するエッチバック工程は、湿式方法および乾式方法のうち、一方の方法により遂行されることを特徴とする請求項４に記載の半導体装置のコンタクトプラグ形成方法。
6. 前記導電層に対するＣＭＰ工程は、前記導電層と前記絶縁層との研磨速度の比が数百：１から５：１の範囲内で研磨材を使用して遂行されることを特徴とする請求項４に記載の半導体装置のコンタクトプラグ形成方法。
7. 前記導電層に対するエッチバック工程は、前記導電層が過剰エッチングされてリセスされたコンタクトプラグが形成されるまで遂行され、そのリセスされたコンタクトプラグは、前記平坦化エッチング時に、エッチング防止層として使用されることを特徴とする請求項５に記載の半導体装置のコンタクトプラグ形成方法。
8. 前記平坦化エッチング工程は、前記絶縁層と導電層との研磨速度の比が１：数百から数百：１の範囲内で研磨材を使用するＣＭＰ工程で遂行されることを特徴とする請求項１に記載の半導体装置のコンタクトプラグ形成方法。
9. 前記導電層形成前に、前記コンタクトホールを含む絶縁層上に、障壁膜を形成する段階を含むことを特徴とする請求項１に記載の半導体装置のコンタクトプラグ形成方法。
10. 前記障壁膜は、Ｔｉ，ＴｉＮ，Ｔａ，ＴａＮ，ＷＮ，ＴｉＳｉＮ，または、その複合膜のうち、ある１つを用いて形成されることを特徴とする請求項９に記載の半導体装置のコンタクトプラグ形成方法。
11. 半導体基板内に複数の拡散領域を有する半導体基板上に導電構造物を形成する段階と、
    前記導電構造物を含む半導体基板上に、第１絶縁層、および第１絶縁層と比較して硬度の高い第２絶縁層を順次形成する段階と、
    前記拡散領域および導電構造物のうち、少なくとも一方の上部表面が露出されるまで、前記第２絶縁層および第１絶縁層を順次エッチングしてコンタクトホールを形成する段階と、
    前記コンタクトホールを満たすように、前記第２絶縁層上に導電層を形成する段階と、
    少なくとも前記第２絶縁層の上部表面が露出されるまで、前記導電層をエッチングしてコンタクトプラグを形成する段階と、
    前記コンタクトプラグを含む前記第２絶縁層および第１絶縁層の上部表面を、平坦化エッチング工程でエッチングする段階とを含み、
    前記第２絶縁層は、前記平坦化エッチング工程時に、導電構造物およびコンタクトホールが形成されない低段差部位における第２絶縁層および第１絶縁層が相対的に遅くエッチングされるようにすることを特徴とする半導体装置のコンタクトプラグ形成方法。
12. 前記第１絶縁層は、ＳｉＯ₂，ＵＳＧ，ＢＰＳＧ，ＰＳＧ，ＳｉＯＦ，ＳＯＧ，ＦＯＸ，ポリマー，または、その複合膜のうち、ある１つを用いて形成され、前記第２絶縁層は、ＳｉＮ，ＳｉＯＮ，ＡｌＮ，Ａｌ₂Ｏ₃，ＢＮ，ダイアモンド型カーボン，または、その複合膜のうち、ある１つを用いて形成されることを特徴とする請求項１１に記載の半導体装置のコンタクトプラグ形成方法。
13. 前記導電層は、ＣＶＤ，ＰＶＤ，リフロー，強制充填方法のうち、ある１つの方法により形成されるＷ，Ａｌ，Ｃｕ，Ｔｉ，ＴｉＮ，ポリシリコン，Ｗ−Ｓｉ，Ａｌ−Ｃｕ，Ａｌ−Ｃｕ−Ｓｉのうち、ある１つを用いて形成されることを特徴とする請求項１１に記載の半導体装置のコンタクトプラグ形成方法。
14. 前記導電層エッチング工程は、エッチバック工程およびＣＭＰ工程のうち、一方の工程で遂行されることを特徴とする請求項１１に記載の半導体装置のコンタクトプラグ形成方法。
15. 前記エッチバック工程は、湿式方法および乾式方法のうち、一方の方法により遂行されることを特徴とする請求項１４に記載の半導体装置のコンタクトプラグ形成方法。
16. 前記ＣＭＰ工程は、前記第１および第２絶縁層と導電層との研磨速度の比が１：数百から数百：１の範囲内で研磨材を使用して遂行されることを特徴とする請求項１４に記載の半導体装置のコンタクトプラグ形成方法。
17. 前記導電層エッチング工程は、前記導電層が過剰エッチングされて、前記リセスされたコンタクトプラグが形成されるまで遂行され、前記リセスされたコンタクトプラグは、前記平坦化エッチング工程時、エッチング防止層として使用されることを特徴とする請求項１１に記載の半導体装置のコンタクトプラグ形成方法。
18. 前記平坦化エッチング工程は、前記第１および第２絶縁層と導電層との研磨速度の比が数百：１から１：数百の範囲内で研磨材を使用するＣＭＰ工程で遂行されることを特徴とする請求項１１に記載の半導体装置のコンタクトプラグ形成方法。
19. 前記導電層形成前に、前記コンタクトホールを含む第２絶縁層上に、障壁膜を形成する段階を含むことを特徴とする請求項１１に記載の半導体装置のコンタクトプラグ形成方法。
20. 前記障壁膜は、Ｔｉ，ＴｉＮ，Ｔａ，ＴａＮ，ＷＮ，ＴｉＳｉＮ，または、その複合膜のうち、ある１つを用いて形成されることを特徴とする請求項１９に記載の半導体装置のコンタクトプラグ形成方法。
21. 半導体基板内に複数の拡散領域を有する半導体基板上に導電構造物を形成する段階と、
    前記導電構造物を含む半導体基板上に、第１絶縁層、および第１絶縁層と比較して硬度の高い第２絶縁層を順次形成する段階と、
    前記拡散領域および導電構造物のうち、一方の上部表面が露出されるまで、前記第２絶縁層および第１絶縁層を順次エッチングしてコンタクトホールを形成する段階と、
    前記コンタクトホールを満たすように、前記第２絶縁層上に導電層を形成する段階と、
    前記導電層，第２絶縁層，第１絶縁層を順次平坦化エッチングして、コンタクトプラグ、および平坦な上部表面を有する第１絶縁層を形成する段階とを含み、
    前記第２絶縁層は、前記平坦化エッチング工程時に、導電構造物およびコンタクトホールが形成されていない低段差部位における第２絶縁層および第１絶縁層が相対的に遅くエッチングされるようにすることを特徴とする半導体装置のコンタクトプラグ形成方法。
22. 前記導電層形成前に、前記コンタクトホールを含む第２絶縁層上に、障壁膜を形成する段階を含むことを特徴とする請求項２１に記載の半導体装置のコンタクトプラグ形成方法。
23. 前記障壁膜は、Ｔｉ，ＴｉＮ，Ｔａ，ＴａＮ，ＷＮ，ＴｉＳｉＮ，または、その複合膜のうち、ある１つを用いて形成されることを特徴とする請求項２２に記載の半導体装置のコンタクトプラグ形成方法。
24. 半導体基板内に複数個の拡散領域を有する半導体基板上に導電構造物を形成する段階と、
    前記導電構造物を含む前記半導体基板上に絶縁層を形成する段階と、
    前記拡散領域及び前記導電構造物のうち、少なくとも一つの上部表面が露出されるまで前記絶縁層をエッチングしてコンタクトホールを形成する段階と、
    前記コンタクトホールの内部及び前記絶縁層上に銅層を形成する段階と、
    前記銅層をエッチングして前記コンタクトホール内にコンタクトプラグを形成する段階と、
    前記コンタクトプラグを含む前記絶縁層を、平坦化エッチング工程でエッチングする段階とを含むことを特徴とする半導体装置のコンタクトプラグ形成方法。
25. 前記平坦化エッチング工程で、前記絶縁層の上部表面が平坦化され、前記平坦化された上部表面と平行な上部表面を有するコンタクトプラグが形成されることを特徴とする請求項２４に記載の半導体装置のコンタクトプラグ形成方法。
26. 前記銅層のエッチングは、エッチバック工程、または前記絶縁層に対する研磨速度よりも前記銅層に対する研磨速度が高い研磨剤を使用したＣＭＰ工程で進行されることを特徴とする請求項２４に記載の半導体装置のコンタクトプラグ形成方法。
27. 前記銅層に対するＣＭＰ工程は、前記銅層と前記絶縁層との研磨速度の比が数百： 1 から５：１の範囲内の研磨材を使用して遂行されることを特徴とする請求項２６に記載の半導体装置のコンタクトプラグ形成方法。
28. 前記銅層に対するエッチング工程は、前記銅層が過剰エッチングされてリセスされたコンタクトプラグが形成されるまで遂行されることを特徴とする請求項２４に記載の半導体装置のコンタクトプラグ形成方法。
29. 前記平坦化エッチング工程は、前記コンタクトプラグに対する研磨速度よりも前記絶縁層に対する研磨速度が高い研磨材を使用したＣＭＰ工程で進行されることを特徴とする請求項２８に記載の半導体装置のコンタクトプラグ形成方法。
30. 前記導電層形成前に、前記コンタクトホールを含む絶縁層上に障壁膜を形成する段階をさらに有することを特徴とする請求項２４に記載の半導体装置のコンタクトプラグ形成方法。
31. 前記障壁膜はＴｉ、ＴｉＮ、Ｔａ、ＴａＮ、ＷＮ、ＴｉＳｉＮ、または、これらの複合膜のうちいずれか一つで形成されることを特徴とする請求項３０に記載の半導体装置のコンタクトプラグ形成方法。
32. 半導体基板内に複数個の拡散領域を有する半導体基板上に導電構造物を形成する段階と、
    前記導電構造物を含んで前記半導体基板上に絶縁層を形成する段階と、
    前記拡散領域及び前記導電構造物のうち少なくとも一つの上部表面が露出されるまで前記絶縁層をエッチングしてコンタクトホールを形成する段階と、
    前記コンタクトホールの内部及び前記絶縁層上に導電層を形成する段階と、
    前記導電層をエッチングして前記コンタクトホール内にコンタクトプラグを形成する段階と、
    前記コンタクトプラグを含む前記絶縁層の上部表面を、平坦化エッチング工程でエッチングする段階とを含み、
    前記導電層に対するエッチング工程は前記導電層が過剰エッチングされてリセスされたコンタクトプラグが形成されるまで遂行されることを特徴とする半導体装置のコンタクトプラグ形成方法。
33. 前記平坦化エッチング工程で、前記絶縁層の上部表面が平坦化され、 前記平坦化された上部表面と平行な上部表面を有するコンタクトプラグが形成されることを特徴とする請求項３２に記載の半導体装置のコンタクトプラグ形成方法。
34. 前記平坦化エッチング工程は、前記導電層に対する研磨速度よりも前記絶縁層に対する研磨速度が高い研磨材を使用したＣＭＰ工程で進行されることを特徴とする請求項３３に記載の半導体装置のコンタクトプラグ形成方法。
    【請求項 ３５】前記導電層をエッチングする工程は、前記絶縁層に対する研磨速度よりも前記導電層に対する研磨速度が高い研磨材を使用したＣＭＰ工程で進行されることを特徴とする請求項３２に記載の半導体装置のコンタクトプラグ形成方法。