JPH11317461A - デュアルゲートｃｍｏｓ素子用の窒素注入された極めて薄いゲート酸化物の形成方法 - Google Patents

デュアルゲートｃｍｏｓ素子用の窒素注入された極めて薄いゲート酸化物の形成方法

Info

Publication number
JPH11317461A
JPH11317461A JP10368058A JP36805898A JPH11317461A JP H11317461 A JPH11317461 A JP H11317461A JP 10368058 A JP10368058 A JP 10368058A JP 36805898 A JP36805898 A JP 36805898A JP H11317461 A JPH11317461 A JP H11317461A
Authority
JP
Japan
Prior art keywords
nitrogen
oxide layer
forming
oxide
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10368058A
Other languages
English (en)
Other versions
JP3992211B2 (ja
Inventor
Ono Yoshi
オーノ ヨシ
Ma Yan-Jun
マー ヤンジュン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Sharp Microelectronics Technology Inc
Original Assignee
Sharp Corp
Sharp Microelectronics Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp, Sharp Microelectronics Technology Inc filed Critical Sharp Corp
Publication of JPH11317461A publication Critical patent/JPH11317461A/ja
Application granted granted Critical
Publication of JP3992211B2 publication Critical patent/JP3992211B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P10/00—Bonding of wafers, substrates or parts of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01332—Making the insulator
    • H10D64/01336—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid
    • H10D64/0134—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid with a treatment, e.g. annealing, after the formation of the insulator and before the formation of the conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01332—Making the insulator
    • H10D64/01336—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid
    • H10D64/01344—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid in a nitrogen-containing ambient, e.g. N2O oxidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 半導体素子において、素子の信頼性およびポ
リシリコン層の所望の特性を維持しながら、ゲート酸化
物へのボロンの拡散を防ぐ。 【解決手段】 半導体素子中に、窒素注入されたゲート
酸化物を形成する方法は、シリコン基板を準備する工程
と、準備した基板上に酸化物層を形成する工程と、Ｎ-
またはＮ2 -イオンをプラズマイオン注入装置内で酸化物
層に注入する工程とを含む。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、トランジスタ制御
用の非常に信頼性のあるゲート酸化物プロセスを必要と
するＭＯＳＦＥＴ素子の製造方法に関し、特に、ＣＭＯ
ＳフローのｐＭＯＳ部分用にボロンドープされたゲート
ポリシリコンを必要とする深さがサブミクロンの素子に
関する。
【０００２】
【従来の技術】０．２５μｍのＣＭＯＳプロセスに組み
込まれたゲート酸化物は厚さが３．５ｎｍから４．０ｎ
ｍのオーダーと非常に薄い。このような酸化物は、非常
に信頼性のある絶縁体でなくてはならない。これらの薄
い酸化物層を成長させる技術は、Ｏ2（酸素）、Ｈ2Ｏ
（水蒸気）、Ｎ2Ｏ（亜酸化窒素）およびＮＯ（一酸化
窒素）のうちの１つ以上の気体の使用を含む。
【０００３】公知の先行技術では、ｎＭＯＳ素子および
ｐＭＯＳ素子の両方にＮ-ゲートを形成するように、ゲ
ートポリシリコンにリンがドープされる。より短いチャ
ネル長、すなわち、０．２５μｍ以下の場合には、短チ
ャネルによる影響を最小化するために、ボロンを用いて
ｐ-をドープしたポリシリコンゲートをｐＭＯＳ素子用
に形成する必要がある。
【０００４】
【発明が解決しようとする課題】ゲート酸化物を通って
チャネル領域に入るボロンの拡散は、製造後の閾値電圧
の変化および特に素子が古くなるに従って予測不可能な
最終的な回路の性能に帰する。よって、ゲートポリシリ
コンにボロンが存在する素子において、ゲート酸化物が
ボロン原子の拡散のバリアとして作用する必要性が生じ
る。
【０００５】ボロンの拡散を防ぐ公知の方法の１つは、
酸化物とシリコン基板との界面に窒素を配置することで
ある。また、ポリシリコン膜自体内に配置された窒素
も、ボロンの拡散を防ぐことができる。しかし、この従
来技術では、注入エネルギーの精密な制御が必要とさ
れ、例えば、注入エネルギーが高ければ素子の信頼性の
低下、注入エネルギーが低ければポリシリコン層の特性
の低下を引き起こすという問題があった。
【０００６】よって、本発明の目的は、ゲートポリシリ
コンの堆積前に、酸化物層の上表面に窒素を配置するこ
とである。
【０００７】本発明の他の目的は、酸化物層へのボロン
の拡散を効果的に遮断するように、酸化物層中への窒素
注入を提供することである。
【０００８】本発明の更なる目的は、本発明によって形
成された素子の信頼性を保ち、かつ、ポリシリコン層の
所望の特性を維持することである。
【０００９】
【課題を解決するための手段】本発明の１つの局面によ
れば、半導体素子中に、窒素注入されたゲート酸化物を
形成する方法は、シリコン基板を準備する工程と、１．
０ｎｍと１０ｎｍとの間の厚さを有する酸化物層を該準
備された基板上に形成する工程と、プラズマイオン注入
装置(plasma immersion ion implantation apparatus)
内で該酸化物層へＮ-イオンを注入する工程であって、
該注入工程がＮ-イオンを０．１ｋｅＶと２．０ｋｅＶ
との間のエネルギーおよび１×１０13ｃｍ-2と１×１０
16ｃｍ-2との間のドーズ量で注入することを含む工程
と、該半導体素子の形成を完成する工程とを含む。これ
により、上記目的が達成される。
【００１０】好ましくは、前記注入する工程の後に、前
記注入された基板を６００℃と１０５０℃との間の温度
で１０秒間から１時間の接続時間アニーリングする工程
を含む。
【００１１】本発明の、別の局面によれば、半導体素子
中に、窒素注入されたゲート酸化物を形成する方法が、
シリコン基板を準備する工程と、１．０ｎｍと１０ｎｍ
との間の厚さを有する酸化物層を該準備された基板上に
形成する工程と、続いて形成される層へのボロンの拡散
を遮断するバリア層を該酸化物層の上表面に形成する工
程と、該半導体素子の形成を完成する工程とを含む。こ
れにより、上記の目的が達成される。
【００１２】好ましくは、前記バリア層の形成工程が、
Ｎ-イオンを０．１ｋｅＶと２．０ｋｅＶとの間のエネ
ルギーおよび１×１０13ｃｍ-2から１×１０16ｃｍ-2と
の間のドーズ量で注入する工程を含む。
【００１３】好ましくは、前記注入工程が、プラズマイ
オン注入装置内で行われる。
【００１４】好ましくは、前記注入工程の後に、前記注
入された基板を６００℃と１０５０℃との間の温度で１
０秒間から１時間の接続時間アニーリングする工程を含
む。
【００１５】半導体素子中に、窒素注入されたゲート酸
化物を形成する方法は、シリコン基板を準備する工程
と、準備した基板上に酸化物層を形成する工程と、プラ
ズマイオン注入装置（plasma immersion ion implantat
ion apparatus)内でＮ-イオンを酸化物層に注入する工
程とを含む。
【００１６】以下に作用を説明する。本発明によれば、
ゲートポリシリコンの堆積前に、酸化物層中へプラズマ
イオン注入装置を用いて窒素注入することにより、酸化
物層の上表面に窒素を配置できる。これにより、素子の
信頼性およびポリシリコン層の特性を維持しながら、酸
化物層へのボロンの拡散を効果的に遮断できる。
【００１７】
【発明の実施の形態】ボロンのバリア特性を有する酸化
物を成長させる１つの技術は、Ｎ2ＯまたはＮＯといっ
た窒素含有酸化剤を酸化中に用いることである。得られ
た酸化物は、従来の酸素ガスによる酸化物または発熱性
Ｈ2Ｏ酸化物（熱水による酸化物）よりも良質である。
なぜなら、酸化物とシリコン基板との界面に窒素を配置
するからである。この配置は、ボロンがトランジスタチ
ャネル領域に移動するのを遮断することが公知である。
【００１８】図１を参照すると、ｐ-Ｓｉ基板１２を形
成するためにシリコンウェハ１０に対して、標準的な集
積回路処理工程が実施されている。ｎ-ウェル１４がｐ-
Ｓｉ基板１２中に従来の手段によって形成される。図２
に示すように、１．０ｎｍから１０ｎｍの厚さを有する
薄いゲート酸化物層１６がウェハ１０上に成長する。こ
のゲート誘電体層の形成には、任意の標準的な材料およ
び技術が使用され得る。
【００１９】図３に示される工程において、ウェハ１０
がプラズマイオン注入（plasma immersion ion implant
ation)（ＰＩＩＩ）処理チャンバ２２内に設置される。
チャンバ２２では、純Ｎ2プラズマ１８が打たれ、軽い
パルスがウェハに印加される。それによって、窒素が、
酸化物層１６の上表面近傍で且つＳｉＯ2／Ｓｉ界面１
７から離れたゲート誘電体に注入される。好適な実施形
態では、Ｎ-およびＮ2 -イオンが酸化物層１６中に０．
１ｋｅＶと２．０ｋｅＶとの間のエネルギー、且つ１×
１０13ｃｍ-2と１×１０16ｃｍ-2との間のドーズ量で注
入される。注入時間は１０秒と３分との間で変化する。
【００２０】より高い温度でのアニールが、図４に示す
ように行われ、ゲート絶縁体内のより強い結合の形成を
補助し、そして注入中に生じたダメージの一部を回復さ
せる。それによって、所望の濃度の窒素を有する酸化物
層（１６＋１８）を形成する。アニーリング工程は、６
００℃と１０５０℃との間の温度で１０秒間から１時間
の期間行われる。ゲートポリシリコンが堆積され、それ
に続き、集積回路の製造を完成するのに必要な標準的な
ドーピング、アニーリング、およびパターニング工程が
行われる。
【００２１】図５は、サンプル内の深さに対する窒素お
よび酸素の原子濃度を測定する、二次イオン質量分析
（ＳＩＭＳ）による分析結果の概要を示す。線Ｏは、酸
化物層１６の深さに対する酸素原子百分率を示す。線Ｎ
は、酸化物層１６の深さに対する窒素原子百分率を示
す。図５（ａ）に結果が示されている従来技術は、窒素
が酸化物層の底部に存在することを可能にし、それによ
りボロンが酸化物自体に浸透し、そのため、絶縁体の信
頼性を低下させる。酸化物と基板との界面にある窒素
も、トランジスタ駆動電流および素子速度に悪影響を与
える。ＮＭＯＳトランジスタの場合は、図６に示すよう
に、ＳｉＯ2／Ｓｉ界面１７に存在する窒素が多くなる
と、キャリアの有効移動度μは小さくなる。
【００２２】界面１７における酸素および窒素の濃度プ
ロファイルが図５（ｂ）に示される。図５（ｂ）は、高
速熱酸化または炉を用いて従来の方法で処理された素子
において、二次イオン質量分析（ＳＩＭＳ）による窒素
濃度プロファイルＮを深さの関数として示し、所望のＯ
プロファイルとの比較を示している。キャリア移動度に
影響を与えることなく酸化物中へのボロンの拡散を阻止
するために、酸化物とポリシリコンゲートとの界面に窒
素を配置する方法が必要である。
【００２３】従来の注入技術を用いた窒素のゲートポリ
シリコンへの注入が、ボロンの拡散特性を改善すること
を示されている。ポリシリコン膜自体内に配置された窒
素もまた、ボロン拡散を阻止する。しかし、この技術の
問題点は、注入エネルギーの制御が重要であることにあ
る。高すぎるエネルギーで注入すれば、酸化物にダメー
ジを与え得、よって、信頼性を低減させる。低すぎるエ
ネルギーで注入すれば、窒素をポリシリコン中に残し、
それによって抵抗性の増加、および欠陥効果（poly dep
ietion effects)が起こり得る。
【００２４】前述したように、本発明の目的は、ゲート
ポリシリコンの堆積前に窒素を酸化物の上表面に配置す
ることである。このことは、ボロンが絶縁体層へ拡散す
るのを効果的に遮断し、信頼性を保ち、かつ、ポリシリ
コン層の所望の特性を維持する。
【００２５】本発明の方法は、プラズマイオン注入（Ｐ
ＩＩＩ）によって、窒素を酸化物層１６の上表面に配置
するという結果をもたらす。図７において、ＰＩＩＩ装
置を概して参照符号２０により示す。ＰＩＩＩ装置２０
は、真空チャンバ２２を含む。この場合にはＮ2 -および
Ｎ-イオンである、注入を所望される材料を含むプラズ
マ放電２４が、真空チャンバ２２内に形成される。ウェ
ハ２６がチャック２８上に設置される。チャック２８
は、挿入グラフＧに示すように、非常に期間が短く３ｋ
Ｖ未満の振幅を有するが高い反復率の負電圧パルスによ
りバイアスされている。チャック２８上の負電圧パルス
は、正に帯電した種（positive charged species)をウ
ェハ２６の基板へ引き寄せる。プラズマ放電の電力およ
び電圧の振幅、パルス幅、ならびに反復率を調整するこ
とによって、イオン化された種は、下部界面、酸化物の
大部分、または上表面のいずれかに向かってゲート酸化
物層１６に埋め込まれる。本発明の方法の実施におい
て、窒素イオンが酸化物層１６の上表面近くに埋め込ま
れるように、変数が調整される。
【００２６】様々な技術および変化するパラメータを使
用した実験を行うことにより、本発明の方法の実行可能
性を調べ、その結果、図８の窒素プロファイルを得た。
図８は、１２０Åのゲート酸化物中にＮ2プラズマ注入
を行った結果得られた酸素および窒素のＳＩＭＳプロフ
ァイルを示す。従来技術による酸素濃度をトレース３０
によって示す。注入パルスを与えずにＮ2プラズマに露
出したのみでは、トレース３２に示すように、検出限界
をはるかに超える少量の窒素を膜および界面中へ組み込
む。トレース３４に示すように、注入パルスを２分間印
加すると、１０ｎｍの厚さの酸化物層中の酸化物の大部
分で、更に１桁多い窒素が得られた。この時、界面にも
窒素が存在するが、その量はおよそ０．１原子％であ
り、図５より、その結果起こるキャリア移動度の劣化は
５％にすぎないことがわかる。トレース３６に示すよう
に、注入パルスを更に長期（５分間）にわたって印加し
た結果、１．０ｎｍから１０ｎｍの厚さの酸化物層の大
部分および界面において更に多くの窒素が検出された。
このことは、注入時間によるドーズ量の制御が可能であ
ることを示している。注入条件の最適化は、本明細書中
に示すパラメーターを用いて、ゲート酸化物の厚さ毎に
行われる必要がある。
【００２７】よって、トランジスタ制御用の信頼性のあ
るゲート酸化物プロセスを必要とするＭＯＳＦＥＴ素子
の製造方法であって、特に、ＣＭＯＳフローのｐＭＯＳ
部分用にボロンドープされたゲートポリシリコンを閾値
電圧の制御および素子サイズに対する非感受性のために
必要とする、深さがサブミクロンの素子の製造方法を開
示した。本発明の好適な実施形態を開示したが、添付の
請求の範囲に定義した本発明の範囲を逸脱することなく
更なる改変および変更がなされ得ることが理解される。
【００２８】
【発明の効果】本発明によると、ＭＯＳＦＥＴなどの半
導体素子において、ゲートポリシリコンの堆積前に、酸
化物層の表面上に窒素が配置されるため、酸化物層への
ボロン拡散を効果的に遮断することができる。その結
果、素子の信頼性を保ち、かつ、ポリシリコン層の所望
の特性を維持することができる。
【図面の簡単な説明】
【図１】本発明によるＣＭＯＳゲート酸化物の形成の一
段階を示す図である。
【図２】本発明によるＣＭＯＳゲート酸化物の形成の一
段階を示す図である。
【図３】本発明によるＣＭＯＳゲート酸化物の形成の一
段階を示す図である。
【図４】本発明によるＣＭＯＳゲート酸化物の形成の一
段階を示す図である。
【図５】（ａ）は、従来の方法で処理された素子におい
て、二次イオン質量分析（ＳＩＭＳ）の窒素濃度プロフ
ァイルを深さの関数として示す図であり、（ｂ）は、高
速熱酸化または炉によって処理された素子における窒素
濃度プロファイルと所望の酸素濃度プロファイルとの比
較を示す図である。
【図６】ＳｉＯ2/Ｓｉ界面における窒素濃度がｎＭＯＳ
トランジスタのキャリア移動度に及ぼす影響を示す図で
ある。
【図７】プラズマイオン注入装置の模式図である。
【図８】１２０Åのゲート酸化物に対してＮ2プラズマ
注入をした結果生じた酸素および窒素のＳＩＭＳプロフ
ァイルを示す図である。
【符号の説明】
１０ シリコンウェハ １２ ｐ-Ｓｉ基板 １４ ｎ-ウェル １６ 薄ゲート酸化物層 １７ ＳｉＯ2／Ｓｉ界面 １８ 純Ｎ2プラズマ ２０ ＰＩＩＩ装置 ２２ 真空チャンバ ２４ プラズマ放電 ２６ ウェハ ２８ チャック
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ヨシ オーノ アメリカ合衆国 ワシントン 98607， カマス， エヌダブリュー 24ティーエイ チ サークル 2526 (72)発明者 ヤンジュン マー アメリカ合衆国 ワシントン 98683， バンクーバー， エスイー 24ティーエイ チ ウェイ 18311

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子中に、窒素注入されたゲート
    酸化物を形成する方法であって、 シリコン基板を準備する工程と、 １．０ｎｍと１０ｎｍとの間の厚さを有する酸化物層を
    該準備された基板上に形成する工程と、 プラズマイオン注入装置(plasma immersion ion implan
    tation apparatus)内で該酸化物層へＮ-イオンを注入す
    る工程であって、該注入工程がＮ-イオンを０．１ｋｅ
    Ｖと２．０ｋｅＶとの間のエネルギーおよび１×１０13
    ｃｍ-2と１×１０16ｃｍ-2との間のドーズ量で注入する
    ことを含む工程と、 該半導体素子の形成を完成する工程と、 を含む方法。
  2. 【請求項２】 前記注入する工程の後に、前記注入され
    た基板を６００℃と１０５０℃との間の温度で１０秒間
    から１時間の接続時間アニーリングする工程を含む、請
    求項１に記載の方法。
  3. 【請求項３】 半導体素子中に、窒素注入されたゲート
    酸化物を形成する方法であって、 シリコン基板を準備する工程と、 １．０ｎｍと１０ｎｍとの間の厚さを有する酸化物層を
    該準備された基板上に形成する工程と、 続いて形成される層へのボロンの拡散を遮断するバリア
    層を該酸化物層の上表面に形成する工程と、 該半導体素子の形成を完成する工程と、 を含む方法。
  4. 【請求項４】 前記バリア層の形成工程が、Ｎ-イオン
    を０．１ｋｅＶと２．０ｋｅＶとの間のエネルギーおよ
    び１×１０13ｃｍ-2から１×１０16ｃｍ-2との間のドー
    ズ量で注入する工程を含む、請求項３に記載の方法。
  5. 【請求項５】 前記注入工程が、プラズマイオン注入装
    置内で行われる、請求項４に記載の方法。
  6. 【請求項６】 前記注入工程の後に、前記注入された基
    板を６００℃と１０５０℃との間の温度で１０秒間から
    １時間の接続時間アニーリングする工程を含む、請求項
    ４に記載の方法。
JP36805898A 1998-04-30 1998-12-24 Ｃｍｏｓｆｅｔの製造方法 Expired - Fee Related JP3992211B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/071,234 US6184110B1 (en) 1998-04-30 1998-04-30 Method of forming nitrogen implanted ultrathin gate oxide for dual gate CMOS devices
US09/071.234 1998-04-30

Publications (2)

Publication Number Publication Date
JPH11317461A true JPH11317461A (ja) 1999-11-16
JP3992211B2 JP3992211B2 (ja) 2007-10-17

Family

ID=22100092

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36805898A Expired - Fee Related JP3992211B2 (ja) 1998-04-30 1998-12-24 Ｃｍｏｓｆｅｔの製造方法

Country Status (4)

Country Link
US (1) US6184110B1 (ja)
JP (1) JP3992211B2 (ja)
KR (1) KR100389279B1 (ja)
TW (1) TW405226B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002170889A (ja) * 2000-11-30 2002-06-14 Nec Corp 半導体装置およびその製造方法
KR100386451B1 (ko) * 2000-12-29 2003-06-02 주식회사 하이닉스반도체 반도체 소자의 게이트 산화막 형성 방법
KR20030044394A (ko) * 2001-11-29 2003-06-09 주식회사 하이닉스반도체 듀얼 게이트절연막을 구비한 반도체소자의 제조 방법
EP1344247A2 (en) * 2000-11-24 2003-09-17 ASM America, Inc. Surface preparation prior to deposition
JP2007110125A (ja) * 2005-10-12 2007-04-26 Qimonda Ag マイクロ電子デバイス及びその製造方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100353402B1 (ko) * 1999-04-19 2002-09-18 주식회사 하이닉스반도체 반도체 소자의 제조방법
US6686298B1 (en) * 2000-06-22 2004-02-03 Micron Technology, Inc. Methods of forming structures over semiconductor substrates, and methods of forming transistors associated with semiconductor substrates
US6649543B1 (en) 2000-06-22 2003-11-18 Micron Technology, Inc. Methods of forming silicon nitride, methods of forming transistor devices, and transistor devices
US6833329B1 (en) * 2000-06-22 2004-12-21 Micron Technology, Inc. Methods of forming oxide regions over semiconductor substrates
US6660657B1 (en) 2000-08-07 2003-12-09 Micron Technology, Inc. Methods of incorporating nitrogen into silicon-oxide-containing layers
US6395654B1 (en) * 2000-08-25 2002-05-28 Advanced Micro Devices, Inc. Method of forming ONO flash memory devices using rapid thermal oxidation
US6544907B1 (en) * 2000-10-12 2003-04-08 Agere Systems Inc. Method of forming a high quality gate oxide layer having a uniform thickness
US20020132457A1 (en) * 2001-03-13 2002-09-19 Macronix International Co., Ltd. Method for avoiding the ion penetration with the plasma doping
US6503846B1 (en) * 2001-06-20 2003-01-07 Texas Instruments Incorporated Temperature spike for uniform nitridization of ultra-thin silicon dioxide layers in transistor gates
US6878585B2 (en) 2001-08-29 2005-04-12 Micron Technology, Inc. Methods of forming capacitors
US6960537B2 (en) * 2001-10-02 2005-11-01 Asm America, Inc. Incorporation of nitrogen into high k dielectric film
US6723599B2 (en) * 2001-12-03 2004-04-20 Micron Technology, Inc. Methods of forming capacitors and methods of forming capacitor dielectric layers
US6780720B2 (en) * 2002-07-01 2004-08-24 International Business Machines Corporation Method for fabricating a nitrided silicon-oxide gate dielectric
KR100568859B1 (ko) * 2003-08-21 2006-04-10 삼성전자주식회사 디램 반도체 장치의 트랜지스터 제조방법
US7314812B2 (en) * 2003-08-28 2008-01-01 Micron Technology, Inc. Method for reducing the effective thickness of gate oxides by nitrogen implantation and anneal
US7138691B2 (en) * 2004-01-22 2006-11-21 International Business Machines Corporation Selective nitridation of gate oxides
TWI252541B (en) * 2004-03-17 2006-04-01 Nanya Technology Corp Method for growing a gate oxide layer on a silicon surface with preliminary N2O anneal

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5672541A (en) * 1995-06-14 1997-09-30 Wisconsin Alumni Research Foundation Ultra-shallow junction semiconductor device fabrication
JPH0992729A (ja) * 1995-09-22 1997-04-04 Mitsubishi Electric Corp 半導体装置及び半導体装置の製造方法
US5629221A (en) * 1995-11-24 1997-05-13 National Science Council Of Republic Of China Process for suppressing boron penetration in BF2 + -implanted P+ -poly-Si gate using inductively-coupled nitrogen plasma
US5683918A (en) * 1996-04-01 1997-11-04 Motorola, Inc. Method of making semiconductor-on-insulator device with closed-gate electrode
FR2756104B1 (fr) * 1996-11-19 1999-01-29 Sgs Thomson Microelectronics Fabrication de circuits integres bipolaires/cmos

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1344247A2 (en) * 2000-11-24 2003-09-17 ASM America, Inc. Surface preparation prior to deposition
US7476627B2 (en) 2000-11-24 2009-01-13 Asm America, Inc. Surface preparation prior to deposition
JP2002170889A (ja) * 2000-11-30 2002-06-14 Nec Corp 半導体装置およびその製造方法
KR100386451B1 (ko) * 2000-12-29 2003-06-02 주식회사 하이닉스반도체 반도체 소자의 게이트 산화막 형성 방법
KR20030044394A (ko) * 2001-11-29 2003-06-09 주식회사 하이닉스반도체 듀얼 게이트절연막을 구비한 반도체소자의 제조 방법
JP2007110125A (ja) * 2005-10-12 2007-04-26 Qimonda Ag マイクロ電子デバイス及びその製造方法

Also Published As

Publication number Publication date
KR19990082711A (ko) 1999-11-25
US6184110B1 (en) 2001-02-06
KR100389279B1 (ko) 2003-06-27
TW405226B (en) 2000-09-11
JP3992211B2 (ja) 2007-10-17

Similar Documents

Publication Publication Date Title
JPH11317461A (ja) デュアルゲートｃｍｏｓ素子用の窒素注入された極めて薄いゲート酸化物の形成方法
US5989963A (en) Method for obtaining a steep retrograde channel profile
US6667200B2 (en) Method for forming transistor of semiconductor device
US6297535B1 (en) Transistor having a gate dielectric which is substantially resistant to drain-side hot carrier injection
US6740913B2 (en) MOS transistor using mechanical stress to control short channel effects
US6281532B1 (en) Technique to obtain increased channel mobilities in NMOS transistors by gate electrode engineering
US6180476B1 (en) Dual amorphization implant process for ultra-shallow drain and source extensions
US5908312A (en) Semiconductor device fabrication
US7417248B2 (en) Transistor with shallow germanium implantation region in channel
KR100522758B1 (ko) 반도체 소자의 제조 방법
JPH11168069A (ja) 半導体装置の製造方法
JP2001326352A (ja) ゲート酸化物の上側表面の窒化物形成により向上した信頼性を有する薄いゲート酸化物を形成してゲート酸化物の上側表面に窒素原子のバリヤを形成する方法及びその結果得られる製品
EP1308995A2 (en) Semiconductor Device Having A Dielectric Layer With A Uniform Nitrogen Profile
Nishioka et al. Radiation hardened micron and submicron MOSFETs containing fluorinated oxides
KR100617894B1 (ko) 모스 트랜지스터 및 그의 제조 방법
CN100405581C (zh) 用于使用牺牲的注入层形成非无定形超薄半导体器件的方法
US6767808B2 (en) Method for fabricating semiconductor device
US7151059B2 (en) MOS transistor and method of manufacture
US6875676B2 (en) Methods for producing a highly doped electrode for a field effect transistor
JP2006523378A (ja) 半導体デバイスのための改善されたゲート電極
US6900111B2 (en) Method of forming a thin oxide layer having improved reliability on a semiconductor surface
JP4045642B2 (ja) 半導体デバイスの製造方法
KR100338820B1 (ko) 모스형 트랜지스터의 소오스/드레인 형성 방법
KR100923762B1 (ko) 반도체 소자의 게이트 산화막 형성 방법
KR100906283B1 (ko) 희생 주입층을 이용하여 무-비결정질, 극히 얇은 반도체디바이스를 형성하기 위한 방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050714

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20051014

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20051019

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051213

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060629

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061011

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070328

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070628

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070720

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070720

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100803

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees