JPH1131756A - Ｂｇａ型半導体装置 - Google Patents
Ｂｇａ型半導体装置Info
- Publication number
- JPH1131756A JPH1131756A JP9185058A JP18505897A JPH1131756A JP H1131756 A JPH1131756 A JP H1131756A JP 9185058 A JP9185058 A JP 9185058A JP 18505897 A JP18505897 A JP 18505897A JP H1131756 A JPH1131756 A JP H1131756A
- Authority
- JP
- Japan
- Prior art keywords
- wire
- chip
- power
- power ring
- housed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 この発明は、ＢＧＡ型半導体装置に関する。
【解決手段】 この発明は、基板のチップ周辺に環状溝
を形成し、該溝中にパワーリングを収納したことを特徴
とするＢＧＡ型半導体装置を提供せんとするものであ
る。
を形成し、該溝中にパワーリングを収納したことを特徴
とするＢＧＡ型半導体装置を提供せんとするものであ
る。
Description
【０００１】
【発明の属する技術分野】この発明は、ＢＧＡ型半導体
装置に関する。
装置に関する。
【０００２】
【従来の技術】従来、ＢＧＡ型半導体装置100 は、図３
に示すように、基板101 のチップ102周辺に２個のパワ
ーリング103,104 が形成されており、１個はグランドに
つながるグランド用のパワーリング103 であり、他方は
電源につながる電源用パワーリング104 であり、これら
のパワーリング103,104 はチップ102 との間にワイヤー
ボンディングがなされている。また、チップ102 とイン
ナーリード105 との間にも他のワイヤーボンディングが
なされている。
に示すように、基板101 のチップ102周辺に２個のパワ
ーリング103,104 が形成されており、１個はグランドに
つながるグランド用のパワーリング103 であり、他方は
電源につながる電源用パワーリング104 であり、これら
のパワーリング103,104 はチップ102 との間にワイヤー
ボンディングがなされている。また、チップ102 とイン
ナーリード105 との間にも他のワイヤーボンディングが
なされている。
【０００３】
【発明が解決しようとする課題】ところが、図３中に点
線で示すように、ＢＧＡ型半導体装置100 の製造過程に
おけるワイヤーボンディング時及びモールディング工程
時に、モールド樹脂106のモールド時圧力や重み等によ
り、チップ102 に結線したワイヤー107 が倒伏したり変
形したりして、他のワイヤー107 や他のパワーリング10
3,104 と干渉して、製品不良を生起するおそれがあっ
た。
線で示すように、ＢＧＡ型半導体装置100 の製造過程に
おけるワイヤーボンディング時及びモールディング工程
時に、モールド樹脂106のモールド時圧力や重み等によ
り、チップ102 に結線したワイヤー107 が倒伏したり変
形したりして、他のワイヤー107 や他のパワーリング10
3,104 と干渉して、製品不良を生起するおそれがあっ
た。
【０００４】特に、モールドパッケージが薄型形状の装
置においては、低ループワイヤーボンディングが必要と
なるため、外側のパワーリング104 にワイヤーボンディ
ングした際に、ワイヤー107 が下方に垂れて内側のパワ
ーリング103 に干渉するおそれが多い。
置においては、低ループワイヤーボンディングが必要と
なるため、外側のパワーリング104 にワイヤーボンディ
ングした際に、ワイヤー107 が下方に垂れて内側のパワ
ーリング103 に干渉するおそれが多い。
【０００５】
【課題を解決するための手段】この発明は、基板のチッ
プ周辺に環状溝を形成し、該溝中にパワーリングを収納
したことを特徴とするＢＧＡ型半導体装置を提供せんと
するものである。
プ周辺に環状溝を形成し、該溝中にパワーリングを収納
したことを特徴とするＢＧＡ型半導体装置を提供せんと
するものである。
【０００６】
【発明の実施の形態】この発明では、基板のチップ周辺
に環状溝を形成し、該溝中にパワーリングを収納し、チ
ップとの間のワイヤーボンディングをするものであるた
め、パワーリングが溝中に内蔵され、基板面より一段低
位置にあることになる。
に環状溝を形成し、該溝中にパワーリングを収納し、チ
ップとの間のワイヤーボンディングをするものであるた
め、パワーリングが溝中に内蔵され、基板面より一段低
位置にあることになる。
【０００７】従って、ワイヤーボンディング時や、モー
ルドした際の樹脂圧力により、ワイヤーが垂れても、隣
接した他のパワーリングに干渉するおそれがない。
ルドした際の樹脂圧力により、ワイヤーが垂れても、隣
接した他のパワーリングに干渉するおそれがない。
【０００８】
【実施例】以下に、本発明の実施例について、添付図面
を参照して具体的に説明する。
を参照して具体的に説明する。
【０００９】本発明に係るＢＧＡ型半導体装置１は、図
１及び図２に示すように、略正方形の基板２の表面上の
中央にチップ３をAgペーストを介して固着し、同チップ
３の周辺に２本の矩形枠状の環状溝5,6 を形成し、内側
の環状溝５にグランド用のパワーリング７を収納する一
方、外側の環状溝６に電源用のパワーリング８を収納
し、各パワーリング7,8 とチップ３とを金素材のボンデ
ィングワイヤー９により接続している。
１及び図２に示すように、略正方形の基板２の表面上の
中央にチップ３をAgペーストを介して固着し、同チップ
３の周辺に２本の矩形枠状の環状溝5,6 を形成し、内側
の環状溝５にグランド用のパワーリング７を収納する一
方、外側の環状溝６に電源用のパワーリング８を収納
し、各パワーリング7,8 とチップ３とを金素材のボンデ
ィングワイヤー９により接続している。
【００１０】このように、チップ３の周辺にループ状の
グランド用のパワーリング７を形成することにより、ノ
イズの浸入を遮蔽している。また、広幅のグランド用及
び電源用のパワーリング7,8 を形成することにより、グ
ランドライン及び電源ラインの電気抵抗を可及的に減少
させている。
グランド用のパワーリング７を形成することにより、ノ
イズの浸入を遮蔽している。また、広幅のグランド用及
び電源用のパワーリング7,8 を形成することにより、グ
ランドライン及び電源ラインの電気抵抗を可及的に減少
させている。
【００１１】また、ＢＧＡ型半導体装置１は、外側の環
状溝６の周辺に複数のボンディングパッド10を矩形枠状
に配列し、各ボンディングパッド10とチップ３とをボン
ディングワイヤー９により接続し、さらに、モールド樹
脂４によりチップ３を密封している。一方、基板２の裏
面に複数の半田ボール12を溶着固定し、同半田ボール12
と前記ボンディングパッド10とをそれぞれ基板２上に形
成したインナーリード13及びスルーホール14を介して接
続している。図中、15はレジスト層である。
状溝６の周辺に複数のボンディングパッド10を矩形枠状
に配列し、各ボンディングパッド10とチップ３とをボン
ディングワイヤー９により接続し、さらに、モールド樹
脂４によりチップ３を密封している。一方、基板２の裏
面に複数の半田ボール12を溶着固定し、同半田ボール12
と前記ボンディングパッド10とをそれぞれ基板２上に形
成したインナーリード13及びスルーホール14を介して接
続している。図中、15はレジスト層である。
【００１２】環状溝5,6 は、基板２の表面をエンドミル
により矩形枠状に刻設することによって形成し、さら
に、同環状溝5,6 の底面にパワーリングをアディティブ
法によりインナーリード13とともに一括して形成してい
る。
により矩形枠状に刻設することによって形成し、さら
に、同環状溝5,6 の底面にパワーリングをアディティブ
法によりインナーリード13とともに一括して形成してい
る。
【００１３】このように、基板２に環状溝5,6 を形成す
るとともに、同環状溝5,6 の底面にグランド用及び電源
用のパワーリング7,8 をそれぞれ形成しているため、パ
ワーリング7,8 が環状溝5,6 中に内蔵され、基板２の表
面より一段低い位置にあることになる。
るとともに、同環状溝5,6 の底面にグランド用及び電源
用のパワーリング7,8 をそれぞれ形成しているため、パ
ワーリング7,8 が環状溝5,6 中に内蔵され、基板２の表
面より一段低い位置にあることになる。
【００１４】そのため、図１右側に点線で示すように、
チップ３をモールド樹脂４で密封するモールド工程にお
いて、モールド圧が外側のパワーリング８に接続したボ
ンディングワイヤー９に掛かっても、ボンディングワイ
ヤー９が環状溝６のエッジに支えられるため、ボンディ
ングワイヤー９が垂れにくい構造となっている。
チップ３をモールド樹脂４で密封するモールド工程にお
いて、モールド圧が外側のパワーリング８に接続したボ
ンディングワイヤー９に掛かっても、ボンディングワイ
ヤー９が環状溝６のエッジに支えられるため、ボンディ
ングワイヤー９が垂れにくい構造となっている。
【００１５】しかも、モールド時にボンディングワイヤ
ー９が垂れたとしても、パワーリング７が基板２の表面
より一段低い位置にあるため、ボンディングワイヤー９
とパワーリング７とが干渉することはない。従って、電
源ラインとグランドラインとの短絡に起因して漏電や発
熱等を引き起こすといった製造不良を防止することがで
きる。
ー９が垂れたとしても、パワーリング７が基板２の表面
より一段低い位置にあるため、ボンディングワイヤー９
とパワーリング７とが干渉することはない。従って、電
源ラインとグランドラインとの短絡に起因して漏電や発
熱等を引き起こすといった製造不良を防止することがで
きる。
【００１６】また、図１左側に点線で示すように、モー
ルド工程におけるモールド圧でボンディングパッド10に
接続したボンディングワイヤー９が垂れても、基板２の
表面より一段低い位置にあるパワーリング7,8 と干渉す
ることがない。従って、ＢＧＡ型半導体装置１の製造に
際して、製造不良を防止でき、歩留りを向上させること
ができる。
ルド工程におけるモールド圧でボンディングパッド10に
接続したボンディングワイヤー９が垂れても、基板２の
表面より一段低い位置にあるパワーリング7,8 と干渉す
ることがない。従って、ＢＧＡ型半導体装置１の製造に
際して、製造不良を防止でき、歩留りを向上させること
ができる。
【００１７】
【発明の効果】この発明によれば、基板のチップ周辺に
環状溝を形成し、該溝中にパワーリングを収納したため
に、ワイヤーボンディング時やモールド時に、外側のパ
ワーリングとチップとの間にボンディングしたワイヤー
が垂れても基板面より一段低い位置にある他の内側のパ
ワーリングと干渉することがなく、更には、他のワイヤ
ー同志との干渉も防止することができる効果がある。
環状溝を形成し、該溝中にパワーリングを収納したため
に、ワイヤーボンディング時やモールド時に、外側のパ
ワーリングとチップとの間にボンディングしたワイヤー
が垂れても基板面より一段低い位置にある他の内側のパ
ワーリングと干渉することがなく、更には、他のワイヤ
ー同志との干渉も防止することができる効果がある。
【図１】本発明装置の平面図。
【図２】同断面側面図。
【図３】従来のＢＧＡ型半導体装置の断面側面図。
１ ＢＧＡ型半導体装置 ２ 基板 ３ チップ 5,6 環状溝 7,8 パワーリング ９ ボンディングワイヤー 10 ボンディングパッド 12 半田ボール 13 インナーリード
Claims (1)
- 【請求項１】 基板のチップ周辺に環状溝を形成し、該
溝中にパワーリングを収納したことを特徴とするＢＧＡ
型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18505897A JP3723324B2 (ja) | 1997-07-10 | 1997-07-10 | Ｂｇａ型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18505897A JP3723324B2 (ja) | 1997-07-10 | 1997-07-10 | Ｂｇａ型半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1131756A true JPH1131756A (ja) | 1999-02-02 |
| JP3723324B2 JP3723324B2 (ja) | 2005-12-07 |
Family
ID=16164076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18505897A Expired - Lifetime JP3723324B2 (ja) | 1997-07-10 | 1997-07-10 | Ｂｇａ型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3723324B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001143886A (ja) * | 1999-11-12 | 2001-05-25 | Asahi National Lighting Co Ltd | 放電灯点灯装置 |
| US6441502B2 (en) * | 1999-12-24 | 2002-08-27 | Dainippon Printing Co., Ltd. | Member for mounting of semiconductor |
| US6707145B2 (en) * | 2000-12-29 | 2004-03-16 | Intel Corporation | Efficient multiple power and ground distribution of SMT IC packages |
-
1997
- 1997-07-10 JP JP18505897A patent/JP3723324B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001143886A (ja) * | 1999-11-12 | 2001-05-25 | Asahi National Lighting Co Ltd | 放電灯点灯装置 |
| US6441502B2 (en) * | 1999-12-24 | 2002-08-27 | Dainippon Printing Co., Ltd. | Member for mounting of semiconductor |
| US6707145B2 (en) * | 2000-12-29 | 2004-03-16 | Intel Corporation | Efficient multiple power and ground distribution of SMT IC packages |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3723324B2 (ja) | 2005-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100192760B1 (ko) | 메탈 캐리어 프레임을 이용한 bag반도체 패키지의 제조방법 및 그반도체 패키지 | |
| JP4705784B2 (ja) | イメージセンサデバイスの製造方法 | |
| US6441478B2 (en) | Semiconductor package having metal-pattern bonding and method of fabricating the same | |
| JP3155741B2 (ja) | Ｃｓｐのｂｇａ構造を備えた半導体パッケージ | |
| EP0680086B1 (en) | Semiconductor device and method of producing said semiconductor device | |
| CN102201386B (zh) | 方形扁平无引线半导体封装及其制作方法 | |
| KR100498488B1 (ko) | 적층형 반도체 패키지 및 그 제조방법 | |
| US8102035B2 (en) | Method of manufacturing a semiconductor device | |
| US6204553B1 (en) | Lead frame structure | |
| US20090278243A1 (en) | Stacked type chip package structure and method for fabricating the same | |
| TWI419290B (zh) | 四方扁平無引腳封裝及其製作方法 | |
| US20070087480A1 (en) | Chip package method | |
| US6635209B2 (en) | Method of encapsulating a substrate-based package assembly without causing mold flash | |
| JPS5992556A (ja) | 半導体装置 | |
| JP3701949B2 (ja) | 半導体チップ搭載用配線基板及びその製造方法 | |
| JPH1131756A (ja) | Ｂｇａ型半導体装置 | |
| JP2000058579A (ja) | 半導体装置およびその製造方法 | |
| KR19990002593U (ko) | 칩 크기 패키지 | |
| KR100473336B1 (ko) | 반도체패키지 | |
| KR100357883B1 (ko) | 반도체장치및그제조방법 | |
| KR20040013736A (ko) | 반도체 패키지 제조방법 | |
| CN100395888C (zh) | 半导体封装件及其制法 | |
| KR0173930B1 (ko) | 리드 프레임을 이용한 볼 그리드 어레이 패키지 | |
| KR100379085B1 (ko) | 반도체장치의봉지방법 | |
| KR200158265Y1 (ko) | 반도체 패키지 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050513 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050524 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050725 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050816 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050915 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130922 Year of fee payment: 8 |
|
| EXPY | Cancellation because of completion of term |