JPS5992556A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS5992556A
JPS5992556A JP57201956A JP20195682A JPS5992556A JP S5992556 A JPS5992556 A JP S5992556A JP 57201956 A JP57201956 A JP 57201956A JP 20195682 A JP20195682 A JP 20195682A JP S5992556 A JPS5992556 A JP S5992556A
Authority
JP
Japan
Prior art keywords
pellet
semiconductor
semiconductor pellet
inner lead
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57201956A
Other languages
English (en)
Inventor
Kunihiko Nishi
邦彦 西
Yoshiaki Wakashima
若島　喜昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP57201956A priority Critical patent/JPS5992556A/ja
Publication of JPS5992556A publication Critical patent/JPS5992556A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/853—On the same surface
    • H10W72/865—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置に関し５％に、高密度化を実現でき
る半導体装置に関する。
従来、半導体装置の製造において半導体ペレットをリー
ドフレームに取り付ける方式の場合、半導体ペレットは
リードフレームのタブと呼ばれるペレット取付部に取り
付けている。
その場合、タブに取シ付けられる半導体ペレットとリー
ドフレームのインナーリード部との間には隙間が形成さ
れ、この隙間をまたいで半導体ペレットのポンディング
パッドとリードフレームのインナーリード部とをワイヤ
でボンディングすることによシ結線を行なっていた。
そのため、従来の半導体装置では、半導体ペレットとリ
ードフレームのインナーリード部との間に隙間が形成さ
れる分だけ空間的な余裕を設けることが必要であり、半
導体ペレットの寸法が大きくなると実装が困難になると
いう問題があった。
本発明の目的は、前記従来技術の問題点を解決し、大き
い寸法の半導体ペレットでも有効に実装でき、高密度化
を達成できる半導体装置を提供することにある。
以下、本発明を図面に示す一実施例にしたがって詳細に
説明する。
第１図は本発明による半導体装置の一実施例の要部を示
す部分平面図、第２図は本発明による半導体装置の一実
施例の断面図である。
この実施例においては、半導体ペレット１はシリコン（
Ｓｔ）基板上に集積回路を多層配線技術によ多形成した
ものよシなる。
一方、この半導体ペレット１を取シ付けるリードフレー
ム２は通常タブと呼ばれているペレット取付部を有して
おらず、半導体ペレット１はり−ドフレーム２のインナ
ーリード部３の先端を該半導体ペレット１の周辺部と重
なシ合わせることによυ、該インナーリード部３の先端
部に直接数シ付けられている。
すなわち１本実施例におけるリードフレーム２のインナ
ーリード部３はその先端部が半導体ペレット１の周辺部
の上方に重なシ合っておシ、インナーリード部３の先端
部の下面には、半導体ペレット１の周辺部近くの上面が
接合層４を介して取り付けられている。この接合層４は
半導体ペレット１のポンディングパッド５とは別の領域
に形成された多層配線層のうちの５ｉＯ１層の如き絶縁
層を利用してその絶縁層上にインナーリード部３の下面
を接合することができ、その場合には接合層４自体は導
電性でもよいが、半導体ペレット１の上面の導電層上に
インナーリード部３を取シ付ける場合には、接合層４自
体を絶縁物で構成するのがよい。
このようにしてリードフレーム２のインナーリード部３
の下面に半導体ペレット１を取シ付けた後、インナーリ
ード部３と半導体ペレット１のポンディングパッド５け
ワイヤ６をボンディングすることにより互いに電気的に
接続される。
その後、半導体ペレット１．リードフレーム２のインナ
ーリード部３．接合層４．ワイヤ６等はレジンモールド
型パッケージ７の中に封止される。
本実施例においては、半導体ペレット１がＩＪ　−ドフ
レーム２のインナーリード部３に直接数シ付けられてい
るので、従来のように半導体ペレットをタブ上に取シ付
け、該半導体ペレットとインナー　リード部との間に隙
間が形成される場合に比して、空間的な無駄がなく、よ
り大きい寸法の半導体ペレットを実装することができ、
高密度実装化が可能となる。
なお１本発明は前記実施例に限定されるものではガく、
たとえば半導体ペレット１をリードフレーム２のインナ
ーリード部３の上面に取υ付けること等も可能である。
また１本発明はレジンモールド型の半導体装置に限定さ
れるものではなく。
たとえばセラミックパッケージで気密封止するもの等も
含むものである。
以上説明したように１本発明によれば、半導体ペレット
をリードフレームのインナーリード部に取シ付けること
によシ、大きな寸法の半導体ペレットでも実装でき、高
密度実装化が可能である。
【図面の簡単な説明】
第１図は本発明による半導体装置の一実施例の要部を示
す部分平面図。 第２図は本発明による半導体装置の一実施例の断面図で
ある。 １・・・半導体ベレット、２・・・リードフレーム、３
・・・インナーリード部、４・・・接合層、５・・・ポ
ンディングパッド、６・・・ワイヤ、７・・・レジンモ
ールド型パッケージ。 第　　１　　図 第　　２　　図

Claims (1)

    【特許請求の範囲】
  1. １、　リードフレームに半導体ペレットを取り付けてな
    る半導体装置において、半導体ペレットをリードフレー
    ムのインナーリード部に取シ付けたことを特徴とする半
    導体装置。
JP57201956A 1982-11-19 1982-11-19 半導体装置 Pending JPS5992556A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57201956A JPS5992556A (ja) 1982-11-19 1982-11-19 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57201956A JPS5992556A (ja) 1982-11-19 1982-11-19 半導体装置

Publications (1)

Publication Number Publication Date
JPS5992556A true JPS5992556A (ja) 1984-05-28

Family

ID=16449551

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57201956A Pending JPS5992556A (ja) 1982-11-19 1982-11-19 半導体装置

Country Status (1)

Country Link
JP (1) JPS5992556A (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61218139A (ja) * 1985-03-25 1986-09-27 Hitachi Chiyou Lsi Eng Kk 半導体装置
JPS63141329A (ja) * 1986-12-03 1988-06-13 Mitsubishi Electric Corp Ｉｃパツケ−ジ
JPH01231333A (ja) * 1988-03-10 1989-09-14 Hitachi Ltd 半導体装置の製造方法
JPH02251149A (ja) * 1989-03-24 1990-10-08 Nec Corp 半導体装置
US5358904A (en) * 1988-09-20 1994-10-25 Hitachi, Ltd. Semiconductor device
US5365113A (en) * 1987-06-30 1994-11-15 Hitachi, Ltd. Semiconductor device
JPH08227967A (ja) * 1995-12-28 1996-09-03 Hitachi Vlsi Eng Corp 半導体装置の製造方法
JPH08227903A (ja) * 1995-12-28 1996-09-03 Hitachi Vlsi Eng Corp 半導体装置
JPH08227968A (ja) * 1995-12-28 1996-09-03 Hitachi Vlsi Eng Corp 半導体装置
JPH08241905A (ja) * 1996-03-21 1996-09-17 Hitachi Ltd 半導体装置
JPH08274243A (ja) * 1996-03-21 1996-10-18 Hitachi Ltd 半導体装置
US5840599A (en) * 1989-06-30 1998-11-24 Texas Instruments Incorporated Process of packaging an integrated circuit with a conductive material between a lead frame and the face of the circuit
US5863817A (en) * 1988-09-20 1999-01-26 Hitachi, Ltd. Semiconductor device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5240062A (en) * 1975-09-26 1977-03-28 Hitachi Ltd Process for production of semiconductor devices
JPS57114261A (en) * 1981-01-07 1982-07-16 Hitachi Ltd Lead frame structure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5240062A (en) * 1975-09-26 1977-03-28 Hitachi Ltd Process for production of semiconductor devices
JPS57114261A (en) * 1981-01-07 1982-07-16 Hitachi Ltd Lead frame structure

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61218139A (ja) * 1985-03-25 1986-09-27 Hitachi Chiyou Lsi Eng Kk 半導体装置
JPS63141329A (ja) * 1986-12-03 1988-06-13 Mitsubishi Electric Corp Ｉｃパツケ−ジ
US5742101A (en) * 1987-06-30 1998-04-21 Hitachi, Ltd. Semiconductor device
US5365113A (en) * 1987-06-30 1994-11-15 Hitachi, Ltd. Semiconductor device
US5514905A (en) * 1987-06-30 1996-05-07 Hitachi, Ltd. Semiconductor device
JPH01231333A (ja) * 1988-03-10 1989-09-14 Hitachi Ltd 半導体装置の製造方法
US6130114A (en) * 1988-03-20 2000-10-10 Hitachi, Ltd. Semiconductor device
US6081023A (en) * 1988-03-20 2000-06-27 Hitachi, Ltd. Semiconductor device
US6072231A (en) * 1988-03-20 2000-06-06 Hitachi, Ltd. Semiconductor device
US6720208B2 (en) 1988-09-20 2004-04-13 Renesas Technology Corporation Semiconductor device
US5863817A (en) * 1988-09-20 1999-01-26 Hitachi, Ltd. Semiconductor device
US6531760B1 (en) 1988-09-20 2003-03-11 Gen Murakami Semiconductor device
US6303982B2 (en) 1988-09-20 2001-10-16 Hitachi, Ltd. Semiconductor device
US5914530A (en) * 1988-09-20 1999-06-22 Hitachi, Ltd. Semiconductor device
US6018191A (en) * 1988-09-20 2000-01-25 Hitachi, Ltd. Semiconductor device
US6069029A (en) * 1988-09-20 2000-05-30 Hitachi, Ltd. Semiconductor device chip on lead and lead on chip manufacturing
US6919622B2 (en) 1988-09-20 2005-07-19 Renesas Technology Corp. Semiconductor device
US5358904A (en) * 1988-09-20 1994-10-25 Hitachi, Ltd. Semiconductor device
JPH02251149A (ja) * 1989-03-24 1990-10-08 Nec Corp 半導体装置
US5840599A (en) * 1989-06-30 1998-11-24 Texas Instruments Incorporated Process of packaging an integrated circuit with a conductive material between a lead frame and the face of the circuit
JPH08227903A (ja) * 1995-12-28 1996-09-03 Hitachi Vlsi Eng Corp 半導体装置
JPH08227968A (ja) * 1995-12-28 1996-09-03 Hitachi Vlsi Eng Corp 半導体装置
JPH08227967A (ja) * 1995-12-28 1996-09-03 Hitachi Vlsi Eng Corp 半導体装置の製造方法
JPH08241905A (ja) * 1996-03-21 1996-09-17 Hitachi Ltd 半導体装置
JPH08274243A (ja) * 1996-03-21 1996-10-18 Hitachi Ltd 半導体装置

Similar Documents

Publication Publication Date Title
TWI255538B (en) Semiconductor package having conductive bumps on chip and method for fabricating the same
JP3155741B2 (ja) Ｃｓｐのｂｇａ構造を備えた半導体パッケージ
KR940007649B1 (ko) 반도체 패키지
JPH041503B2 (ja)
EP0810655A2 (en) A package for a semiconductor device
JP2002118207A (ja) 半導体パッケージ及びその製造方法
JPH09312375A (ja) リードフレーム、半導体装置及び半導体装置の製造方法
JPH06105721B2 (ja) 半導体装置
JPH0777258B2 (ja) 半導体装置
US20050064631A1 (en) Multi-chip semiconductor package and fabrication method thereof
JPS6042620B2 (ja) 半導体装置の封止体
JPS5988864A (ja) 半導体装置の製造方法
JP2905609B2 (ja) 樹脂封止型半導体装置
JPH0546098B2 (ja)
JP2885786B1 (ja) 半導体装置の製法および半導体装置
JP2539763B2 (ja) 半導体装置の実装方法
CN100395888C (zh) 半导体封装件及其制法
JP2763234B2 (ja) 半導体装置
JP4015118B2 (ja) 半導体装置
JPH07335818A (ja) 半導体装置
JPS6158248A (ja) 薄型半導体装置
JPH10242362A (ja) リードフレーム、半導体装置及び半導体装置の製造方法
KR950003904B1 (ko) 반도체 패키지
JPS60101938A (ja) 半導体装置
JPS63269539A (ja) 半導体集積回路用ボンデイングワイヤ−