JPH11317848A

JPH11317848A - 光受容セル用電子シャッタ

Info

Publication number: JPH11317848A
Application number: JP11035430A
Authority: JP
Inventors: Derek L Knee; デレック・エル・ニー; Brian J Misek; ブライアン・ジェイ・ミセック
Original assignee: Hewlett Packard Co
Current assignee: HP Inc
Priority date: 1998-02-17
Filing date: 1999-02-15
Publication date: 1999-11-16
Also published as: DE19842010C2; US6104020A; DE19842010A1

Abstract

(57)【要約】読み取り装置が、積分コンデンサから蓄積された信号を
読み取るまで、光受容回路要素内における電子シャッタ
によって、積分コンデンサにおける光で発生する電荷の
蓄積が禁止される。シャッタ制御ラインから高論理電圧
が入力されると、積分コンデンサが選択的に読み取りラ
インに接続されるまで、シャッタは、積分コンデンサの
充電を中断する。シャッタ制御ラインから低論理電圧信
号を受信すると、シャッタは、積分コンデンサが光受容
電荷を蓄積できるようにする。従って、電子シャッタ
は、シャッタ制御によって、十分に制御された蓄積時間
が得られるようにする。もう１つの利点は、蓄積時間
が、セルの読み取り速度とは完全に無関係になるという
点である。蓄積時間がセルの読み取り速度と無関係にな
るので、シャッタは、シャッタ制御によって、光受容器
が広範囲の光にさらされる際における光受容器の電荷蓄
積の利得を自動的に制御できるようにする。

Description

【発明の詳細な説明】

【０００１】

【技術分野】本発明は、一般に、低光レベルで動作する
ように設計された光受容器に関するものであり、とりわ
け、Ｓ／Ｎ比が比較的低い条件下において取得される光
受容器の情報の信頼性を高めるための回路に関するもの
である。

【０００２】

【関連技術】さまざまな用途において、表面を横切る装
置の経路を正確に決定することが重要である。例えば、
走査を受けるオリジナルのイメージの忠実な表現を獲得
すべき場合には、オリジナルに沿った走査装置の移動に
関する正確な情報がなければならない。一般に、スキャ
ナによって得られる捕捉イメージは、デジタル・フォー
マットでメモリに記憶されるピクセル・データ・アレイ
である。歪みのないイメージは、ピクセル・データ・ア
レイに対するオリジナル・イメージの忠実なマッピング
を必要とする。

【０００３】本発明の譲受人に譲渡されたＥｒｔｅｌ他
に対する米国特許第５，１４９，９８０号には、所定の
方向におけるオリジナルと光電素子アレイとの間の相対
運動を判定するための、相互相関機能の利用に関する記
載がある。該特許において言及されているところによれ
ば、１次元アプローチを拡大することによって、オリジ
ナルとアレイの間における２次元相対運動のベクトルを
判定し、２次元平面における並進、回転、及び、スケー
リングを追跡することが可能になる。

【０００４】Ｅｒｔｅｌ他に対する特許には、オリジナ
ルの「シグネチャ」を収集するための、光センサ・アレ
イの利用に関する記載がある。シグネチャは、オリジナ
ルの表面テクスチャまたは他の光学特性を照射して、イ
メージングすることによって得ることが可能である。光
の強度は、表面テクスチャの変化に応じてピクセル毎に
変動する。オリジナル表面のイメージを相互相関するこ
とによって、アレイとオリジナルの間の相対運動を確認
することができる。

【０００５】Ｅｒｔｅｌ他によって解説されているよう
なシステム設計に不可欠な構成要素は、各光電素子のＳ
／Ｎ比をオリジナルのシグネチャを確実に判定するのに
十分な高さに維持するための回路要素である。信号が、
白紙の紙テクスチャのわずかな変化の結果として生じ
る、ピクセル毎の反射率の差である場合、反射率の変動
は約６パーセントにしかならない可能性がある。総合的
な解決目標は、各光電素子の比較的低いＳ／Ｎ比に転換
され、所望の信号が、問題となる媒体の反射率のわずか
な変化になり、主ノイズ項が、反射率の固定部分の結果
として生じるフォトダイオードのショット・ノイズにな
る。Ｅｒｔｅｌ他に対する特許では、有効な情報を得る
ために、平均化を利用して、Ｓ／Ｎ比を高めている。

【０００６】１９９６年１月２５日に提出され、本発明
の譲受人に対して譲渡された、Ｂａｕｍｇａｒｔｎｅｒ
他の同時係属の米国特許出願第０８／５９１，８４８号
にも、オリジナルの「シグネチャ」を収集する、光セン
サ・アレイのための回路構成の利用に関する記載があ
る。出願人は、参考までに、米国特許出願第０８／５９
１，８４８号をそのまま本明細書において援用してい
る。Ｂａｕｍｇａｒｔｎｅｒ他の回路構成に不可欠な構
成要素は、光電素子と組み合わせられて、フォトトラン
ジスタのエミッタ・ノードを介してベース・ノードにバ
イアスをかけるサーボ回路である。フォトトランジスタ
のベース・ノードは、これによって、ほぼ一定の電圧に
維持されるので、光エネルギの受容によって生じる光電
流は、フォトトランジスタの寄生キャパシタンスの充電
及び放電のために用いられずに、ピクセル記憶装置また
は信号積分コンデンサに送られる。従って、光電素子の
サーボ回路は、フォトトランジスタのベースにおけるバ
イアス点を維持して、光で誘発された電流を適合する積
分コンデンサに対して効率よく供給する。さらに、この
回路レイアウトの設計によって、高レベルな光受容領域
が得られる。

【０００７】しかし、ある程度の価値は認められるが、
Ｂａｕｍｇａｒｔｎｅｒ他のサーボ回路には、いくつか
の欠点がある。まず、Ｂａｕｍｇａｒｔｎｅｒ他のサー
ボ回路のベース面積が広いことが、関連するコレクタ・
ベースのキャパシタンスが大きくなるという結果に直接
結びつく。このキャパシタンスのために、ベース・ノー
ドの電圧の摂動に対するサーボ回路の応答は、極めて緩
慢なものになる。さらに、サーボ回路の応答時間は、光
電素子を照射する周囲光の関数でもある。従って、光電
素子のベースに対する入射光の動的変動に応答するサー
ボ回路の能力は、入射光の平均またはＤＣレベルの関数
である。例えば、一部のイメージ捕捉用途におけるよう
に、入射光のレベルが低ければ、サーボ回路の出力帯域
幅も、許容できないほど狭くなる。

【０００８】さらに、Ｂａｕｍｇａｒｔｎｅｒ他のシス
テムでは、光センサ・アレイには、いくつかのセルが含
まれており、各セルには、関連積分コンデンサを備えた
１つ以上の光電素子が含まれている。Ｂａｕｍｇａｒｔ
ｎｅｒ他のシステムにおいて、積分コンデンサは、転送
増幅器に対する積分コンデンサの電荷の転送を信号で指
示する読み取り制御ラインによって、分散時間期間に読
み取られる。従って、各積分コンデンサの蓄積時間は、
読み取り時間期間の長さによって決まる。しかし、イメ
ージ捕捉時、各セルまたはセル行は、読み取り時間期間
内ではあるが、異なる時間に蓄積するので、光電素子ア
レイ全域にイメージのスミアを生じることになる。

【０００９】本発明の目的は、わずかな光の強度差が適
用情報として用いられる用途において、光電素子信号の
信頼性のある利用を可能にする回路構成を提供すること
にある。

【００１０】本発明の他の目的、特徴、及び、利点につ
いては、添付の図面に関連づけて解釈すれば、下記の明
細書を読むことによって明らかになるであろう。

【００１１】

【発明の概要】わずかな光強度の弁別を必要とする光電
素子用途において十分なＳ／Ｎ比が得られるように、シ
ステムに改良を施すための回路構成が用いられる。すな
わち、この回路構成によれば、読み取り装置が積分コン
デンサから蓄積された光信号を読み取るまで、積分コン
デンサにおける光で生じる電荷の蓄積を禁止することを
目的とした電子シャッタ能力が、光受容回路要素に与え
られる。

【００１２】すなわち、本発明の回路構成には、わずか
な光強度の弁別に応答して、信号を発生するように構成
された光電素子、周期的な読み取り及び後続の処理に備
えて、光電素子信号を受信し、蓄積する積分コンデン
サ、及び、読み取り装置を介して電荷が読み取られるま
で、積分コンデンサによる電荷の蓄積を周期的に禁止す
るための電子シャッタ・モジュールが含まれている。

【００１３】本発明によれば、電子シャッタ機構は、光
電素子及び積分コンデンサに結合され、第１の入力信号
に応答して、光電素子電流を積分コンデンサからそら
せ、読み取り装置によって読み取られるまで、積分コン
デンサを一時的に使用禁止にする。シャッタ機構は、ま
た、第２の入力信号に応答して、読み取りサイクル間に
おける光電素子信号の蓄積のため、積分コンデンサに電
流を送る。

【００１４】望ましい実施態様の場合、シャッタ機構
は、光電素子に結合されたサーボ回路に連係して機能す
る。サーボ回路は、フォトトランジスタのエミッタ・ノ
ードを介してベース・ノードにバイアスをかけるために
用いられる。ベース・ノードは、従って、ほぼ一定の電
圧に維持されるので、光エネルギの受容によって生じる
光電流は、光信号積分またはピクセル記憶コンデンサに
送られる。フォトトランジスタを用いることによって、
フォトダイオード出力に関して電流利得が生じる。

【００１５】すなわち、サーボ回路は、フォトトランジ
スタのベース・ノードにおける電圧変動が、エミッタ・
ノードにおける逆電圧変動に変換される負帰還ループで
ある。望ましい実施態様の場合、ベース・ノードは、第
１のトランジスタのゲートに接続される。第１のトラン
ジスタのドレインは、高インピーダンスを生じるトラン
ジスタのような、定電流源に接続される。第１のトラン
ジスタのドレインは、この動作のためのソース・フォロ
ワとして機能する第２のトランジスタのゲートにも接続
される。第２のトランジスタのソースは、フォトトラン
ジスタのエミッタ・ノードに接続され、ドレインは、選
択的に定電圧源に接続される。

【００１６】積分コンデンサは、フォトトランジスタの
コレクタから第２のトランジスタの接続することが可能
である。受光によって光電流が発生すると、積分コンデ
ンサが充電される。次に、積分コンデンサは、転送増幅
器による出力のため、選択的に読み取りラインに接続さ
れる。

【００１７】望ましい実施態様の場合、シャッタ・モジ
ュールには、ゲートがシャッタ信号ラインに接続され、
ソース・ノードがサーボ回路要素に結合され、ドレイン
が電源に結合された第１のシャッタ・トランジスタと、
ゲートがシャッタ信号ラインに接続され、ソースが積分
コンデンサに接続され、ドレインがサーボ手段に結合さ
れた第２のシャッタ・トランジスタを含むことが可能で
ある。本発明にとって不可欠ではないが、第１のシャッ
タ・トランジスタは、ｎタイプの金属酸化物半導体（Ｎ
ＭＯＳ）トランジスタとすることが可能であり、第２の
シャッタ・トランジスタは、ｐタイプの金属酸化物半導
体（ＰＭＯＳ）トランジスタとすることが可能である。

【００１８】シャッタ・モジュールの望ましい実施態様
の場合、シャッタ・ラインから高論理電圧が入力される
と、第１のＭＯＳトランジスタが、バイアスの印加によ
って導通状態になり、第２のＭＯＳトランジスタは、バ
イアスの印加によって非導通状態になって、光電素子電
流が電源に送られ、積分コンデンサから逸らせられるの
で、積分コンデンサの充電が中断される。このモードに
おいて、電子シャッタ回路要素は閉モードになる。

【００１９】シャッタ・ラインから低論理電圧が入力さ
れると、第２のＭＯＳトランジスタが、バイアスの印加
によって導通状態になり、第１のＭＯＳトランジスタ
は、非導通状態に戻って、光電素子電流を積分コンデン
サに送る。

【００２０】本発明の代替実施態様の場合、シャッタ機
構には、ゲートがシャッタ信号ラインに接続され、ドレ
インがサーボ回路要素における第２のトランジスタに接
続され、ソースがアースに接続された単一トランジスタ
を含むことが可能である。代替実施態様の場合、シャッ
タ・ラインから第１の高論理電圧が入力されると、シャ
ッタ・トランジスタが、バイアスの印加によって、サー
ボ回路要素において導通状態になり、このため、第１の
サーボ回路トランジスタのゲートにおける電圧が低にプ
ル・ダウンされ、第２のサーボ回路トランジスタがバイ
アスの印加によって非導通状態になり、この結果、光電
素子のエミッタ・ノードからの光で発生した電流が積分
コンデンサに達するのが阻止される。このモードにおい
て、電子シャッタ回路要素は、閉モードである。シャッ
タ・ラインから第２の低論理電圧が入力されると、シャ
ッタ・トランジスタが、非導通状態になり、光電素子の
エミッタ・ノードは影響を受けないので、光電素子は、
積分コンデンサに充電することが可能になる。このモー
ドにおいて、電子シャッタ回路要素は、開モードであ
る。この実施態様では、シャッタ・トランジスタは、Ｎ
ＭＯＳデバイスとすることが可能である。

【００２１】最後に、本発明は、また、受光に応答して
発生する電気信号に処理を加える方法に関するものでも
ある。すなわち、処理方法には、光エネルギの受容に応
答して、電流信号を発生するステップと、第１の入力信
号に応答して、電流信号を蓄積するステップと、第２の
入力信号に応答して、電流信号の蓄積を中止し、読み取
りに備えて蓄積された信号の記憶を可能にするステップ
と、記憶されている蓄積された電流信号を読み取るステ
ップが含まれる。

【００２２】通常の技術者であれば明らかなように、本
発明の第１の実施態様及び第２の実施態様に用いられる
光電素子には、光電素子アレイにおける光電素子の１つ
だけしか含まれていない。こうしたアレイにおいて、各
光電素子または光電素子対は、各光電素子毎に、光電素
子の電荷を積分コンデンサに蓄積する所要時間に制御を
加えるための関連シャッタ・ラインを備えることが可能
である。

【００２３】本発明の利点は、電子シャッタによって、
光で生じる電荷の積分コンデンサへの蓄積を禁止するこ
とが可能になり、これによって、積分コンデンサは、読
み取り装置を介して読み取られるまで、その信号電荷を
保持することが可能になるという点にある。電子シャッ
タは、従って、十分に制御された蓄積を可能にする。も
う１つの利点は、蓄積時間が、セルの読み取りによって
ではなく、電子シャッタによって制御される点にある。
蓄積時間が、セルの読み取り速度と関係なくなるので、
シャッタ・モジュールは、シャッタ制御によって、光受
容器が広範囲の光にさらされる際における光受容器の電
荷蓄積の利得を自動的に制御できるようにする。

【００２４】

【好適な実施例の詳細な説明】図１を参照すると、オリ
ジナル１４に沿って蛇行する経路１２を辿った携帯用ハ
ンド・ヘルド走査装置１０が示されている。オリジナル
は、紙でもかまわないが、本発明は、他のイメージ保持
基体に用いることも可能である。ハンド・ヘルド走査装
置を用いる場合、紙の繊維といった固有の構造特徴の位
置を追跡することが可能であり、結果得られる位置情報
を利用して、イメージ・データに修正を加えることが可
能になる。しかし、本発明は、他の用途に用いることも
可能である。

【００２５】走査装置１０は、自立した、バッテリ動作
のものが望ましい。しかし、走査装置には、外部電源、
あるいは、コンピュータまたはネットワークのデータ・
ポートに対する接続を含むことが可能である。走査装置
には、イメージ・ディスプレイが含まれている。このデ
ィスプレイによって、捕捉したイメージのほぼ即時の検
分が可能になる。

【００２６】走査装置１０によって、２つが並進で、１
つが回転の、３自由度が得られる。第１の自由度は、オ
リジナル１４に沿った側方移動（Ｘ軸移動）である。第
２の自由度は、オリジナルに沿った上方及び下方への移
動（Ｙ軸移動）である。第３の自由度は、走査装置を操
作して、オリジナル１４のエッジに対して、線形アレイ
をなすイメージ・センサ素子の回転アライメントのずれ
（ｑ軸移動）を生じさせる能力である。すなわち、イメ
ージング素子の線形アレイは、装置の並進方向に対して
垂直ではない迎え角を備えることが可能である。

【００２７】次に、図１及び２を参照すると、走査装置
１０の下部側には、オリジナル１４とイメージング・セ
ンサ２２との間における適正な接触の維持を助ける旋回
部材２０が含まれている。ナビゲーション・センサ２４
及び２６は、イメージング・センサの両端に配置されて
いる。ナビゲーション・センサは、旋回部材に取り付け
られているので、イメージング・センサに対して固定位
置につくことになる。

【００２８】物理的にコンパクトであるため、イメージ
ング・センサ２２は、接触イメージ装置が望ましいが、
コンパクトであることがそれほど問題にならないか、あ
るいは、より小さいイメージが所望される用途の場合に
は、拡大率が１未満になるようにして、投影光学素子を
用いたセンサを用いることが可能である。接触イメージ
ング装置は、一般に、日本板硝子の連邦登録商標である
ＳＥＬＦＯＣの商標で販売されているレンズを用いてい
る。それほど一般的ではないが、イメージング・レンズ
を用いずに、光源と近接センサの介在配列素子を利用し
て、接触イメージングを行うことも可能である。イメー
ジング・センサには、照射源、照射光学素子、及び、イ
メージ転送光学素子が含まれている。

【００２９】図１には、４つの帯状部分と数分の一の帯
状部分、すなわち、オリジナル１４を横切る側方経路を
備える、蛇行経路１２が示されている。大部分の用途に
有効なイメージング・センサ２２は、２５．４ｍｍ〜１
０１．６ｍｍの範囲内の長さを備えている。ステッチ・
プロセスを利用して、走査を受けるオリジナルを忠実に
再現することができるように、帯状部分には、重なり合
う領域を含んでいることが望ましい。

【００３０】走査装置１０には、少なくとも１つのナビ
ゲーション・センサ２４または２６が含まれている。望
ましい実施態様の場合、走査装置には、イメージング・
センサ２２の両端に位置する１対のナビゲーション・セ
ンサが含まれている。互いに直交するように取り付けら
れた１次元アレイをなす光電素子を利用することが可能
であるが、極めて望ましい実施態様は、各ナビゲーショ
ン・センサが２次元アレイをなす光電素子である実施態
様である。ナビゲーション・センサ２４及び２６は、オ
リジナルに対する走査装置１０の移動を追跡するために
用いられる。

【００３１】各ナビゲーション・センサは、読み取り及
び信号処理回路要素を含む集積回路基板に形成された、
光電素子のアレイである。４０ｍｍのピクセル距離にわ
たって必要とされる位置正確度は、２．０ｍｍである。
位置正確度が極めて高くなると、光電素子毎に十分に異
なる信号を捕捉するため、長さが数十ミクロンしかない
個別光電素子が必要になる。

【００３２】ナビゲーション・センサ２４及び２６の動
作時における所望の信号は、オリジナル１４の表面に沿
った変化によって生じる、ピクセル毎の反射率の差であ
る。表面の変化が、白紙に沿った紙のテクスチャの変化
である場合、反射率は、白紙の基本反射率の約６パーセ
ントだけしか変化しない可能性がある。従って、総合的
な解決目標が、各光電素子に関する約２のＳ／Ｎ比に転
換されることになる。主ノイズ項は、反射率の固定部分
によって生じる、光電素子信号のショット・ノイズであ
る。本発明では、光センサ２４及び２６が広範囲の入射
光にさらされる際、光受容器の電荷蓄積に対する自動利
得制御を可能にするシャッタ能力を光電素子サーボ回路
に付与することによって、Ｓ／Ｎ比の問題に対処してい
る。

【００３３】図３は、光センサ２４及び２６の集積回路
基板に組み込まれた光電素子回路の概略図である。入射
光３７は、サンプリング期間中に蓄積される電流に変換
される。その記憶値は、周期的に読み取って、処理シー
ケンスにおける次のステップに利用することが可能であ
る。積分サイクルの開始時に、フォトダイオード３４に
よって発生する光電流がＰＮＰトランジスタ３６によっ
て増幅される。フォトダイオード及びトランジスタは、
寄生コンデンサ３８と共に、光電素子４０を形成する。
増幅された光電流は、約１．５０ボルトのレベルに向け
て、積分コンデンサ３０を下方に充電する。

【００３４】光電素子４０のフォトダイオード３４は、
光子の受容に応答して、電流を発生する。フォトダイオ
ードは、ＰＮＰトランジスタ３６のベースに接続されて
いる。逆バイアス・ダイオード・コンデンサ３８は、
０．１６ｐＦとすることが可能な、寄生コンデンサであ
る。この実施態様の場合、フォトダイオードにおける光
パワーは、約１．１ｎＷになるように決定された。これ
によって、ダイオード電流源に約０．６ｎＡの電流が生
じる。電流レベルが低いので、定光電流の約６パーセン
トにすぎない光変動信号によって、ノイズと区別するの
に十分な電圧差が生じることを保証するためには、増幅
が必要になる。

【００３５】光電素子４０のＰＮＰトランジスタ３６に
よって、光電流が増幅される。トランジスタによって増
幅すると、光電素子間における再現性を助長する積分コ
ンデンサ３０の利用が可能になる。増幅しなければ、フ
ォトダイオード３４からの小電流は、例えば１０ｐＦと
いった１ボルトの揺れを得るために、積分器として極め
て小さいコンデンサを必要とする。寄生パラメータのた
め、これでは、素子間での再現が困難になる。光電素子
のレイアウトをダイオードから基板ＰＮＰ素子に変更す
るのが、電流を増幅するのに好都合な方法である。ベー
タ値が１８で、出力エミッタ電流が１１．４ｎＡに増大
する。従って、０．２０ｐＦの積分コンデンサを利用す
ることが可能になる。これは、再現性を助長するが、過
度の面積を必要とするほど大きくはない。

【００３６】サーボ回路２９は、ＭＯＳトランジスタ５
０及び５２によって形成される。ＭＯＳトランジスタ
は、フォトトランジスタ３６の出力に対する共通ゲート
段を備えた、バイアス・ポイント増幅器を形成する。Ｍ
ＯＳトランジスタ５４は、バイアス電圧ラインＰＢＢか
ら適正な信号を受信すると、アナログ電源ラインＡＶＤ
Ｄを介してバイアス電流を供給する。光電素子４０に発
生した電流を積分コンデンサ３０に適正に転送するた
め、フォトダイオード逆電圧（すなわち、トランジスタ
・ベース電圧）は、ほぼ一定のレベルに保たれなければ
ならない。ベース・ノード５６において電圧をシフトさ
せてしまうようなことがあれば、光電流が、基板ＰＮＰ
トランジスタ３６によって増幅されることになる電流の
供給によってではなく、ダイオード・コンデンサ３８の
充電及び放電によって、少なくとも部分的に消費される
ことになる。

【００３７】ノード５６におけるトランジスタ・ベース
電圧は、３つのＭＯＳトランジスタ５０、５２、及び、
５４によって、ほぼ一定のレベルに保たれる。図３の実
施態様の場合、所望の動作を実現するのに不可欠という
わけではないが、ほぼ一定の電圧レベルは、コレクタ・
ノード５８において、ＡＤＤを超えるＮＭＯＳしきい値
レベルにほぼ等しい。前記ＭＯＳトランジスタは、ＰＮ
Ｐトランジスタ３６のエミッタ・ノード６２に対するソ
ース・フォロワとして機能するトランジスタ５２によっ
て、負帰還ループの働きをする。従って、ベース電圧
は、トランジスタのエミッタ電圧によって制御される。
これは、ベース電圧、すなわち、フォトダイオード出力
のＤＣインピーダンス・レベルが極めて高いために可能
になる。エミッタ制御のバイアス技法は、テスト時、有
効に作用した。出力の遠近関係から、トランジスタ５２
は、ノード６４の電圧の揺れから、トランジスタのエミ
ッタ・ノード６２及びベース・ノード５６をさらに分離
するという利点が付加された共通ゲート段である。

【００３８】電子シャッタ３１が、ＮＭＯＳトランジス
タ５３とＰＭＯＳトランジスタ５５から形成される。入
力ノードＳＨＵＴＴＥＲからの信号が、論理的に低の場
合、トランジスタ５５は、導通モードになり、トランジ
スタ５３は、非導通モードになる。この状態において、
サーボ回路は、積分コンデンサ３０の放電を続行する。
このモードにおいて、電子シャッタ回路３１は、「開」
モードになる。ノードＳＨＵＴＴＥＲから高の論理信号
を受信すると、トランジスタ５３は、導通モードにな
り、トランジスタ５５は、非導通モードになる。この状
態において、光電素子４０からの光で生じたエミッタ電
流は、積分コンデンサ３０から電源ラインＡＶＤＤに分
流される。このモードにおいて、電子シャッタ回路３１
は、閉モードであり、積分コンデンサ３１は、光で生じ
た電荷を蓄積しない。従って、蓄積期間を終了するた
め、電子シャッタ回路は、「閉」モードに構成されてい
る。閉モードの間、積分コンデンサ３０は、読み取られ
るまで、その電荷を保持する。

【００３９】読み取り期間の終了時に、読み取りスイッ
チ４２が、ラインＮＲＤからの論理信号によって「オ
ン」になり、積分コンデンサ３０に蓄積された値をノー
ドＯＵＴを介して転送増幅器（不図示）に出力する。読
み取りスイッチは、読み取り制御ラインＮＲＤによって
制御されるＰＭＯＳトランジスタとすることが可能であ
る。こうして、積分コンデンサ３０は、シャッタ回路が
閉モードになった後、読み取りトランジスタ４２によっ
て読み取られるまで、その電荷を保持する。転送増幅器
（不図示）は、ノード６４を１．５０ボルトまでプル・
ダウンする。これによって、転送増幅回路要素（不図
示）に対する信号の転送が実施される。転送プロセスが
完了すると、読み取り制御ラインＮＲＤが、論理的に低
に戻され、トランジスタ４２が非導通状態に戻る。

【００４０】次に図４を参照すると、電子シャッタ回路
３１’の代替実施態様が示されている。光電素子回路要
素４０及びサーボ回路要素２９は、電子シャッタ３１が
除去され、代替電子シャッタ３１’が、ＡＧＮＤライン
とノード６１の間に挿入されている点を除けば、図３の
望ましい実施態様と同一である。ノードＳＨＵＴＴＥＲ
から論理低の信号が入力されると、ＮＭＯＳトランジス
タ５９が非導通状態になり、ノード６１は影響を受けな
い。このモードにおいて、電子シャッタ回路要素３１’
は、「開」状態であり、積分コンデンサ３１は充電を続
行する。ノードＳＨＵＴＴＥＲが、論理低の信号をトラ
ンジスタ５９に伝送すると、トランジスタ５９は、導通
状態に入る。次に、ノード６１の電圧が、トランジスタ
５９によって低にプルダウンされる。この結果、トラン
ジスタ５２が非導通状態に入る。トランジスタ５２が非
導通状態になると、光で発生した電流が積分コンデンサ
３０に到達するのを阻止する。このモードにおいて、電
子シャッタ３１’は「閉」になり、積分コンデンサ３０
は、それ以上の電荷の蓄積を中止する。次に、積分コン
デンサ３０は、ラインＮＲＤから論理高の信号を受信す
ると、電荷がＰＭＯＳトランジスタ４２を介して転送増
幅器（不図示）に転送されるまで、その電荷を保持す
る。

【００４１】本発明の利点は、電子シャッタ３１及び３
１’によって、光によって生じた電荷が積分コンデンサ
３０に蓄積されるのを禁止することが可能であり、これ
によって、トランジスタ４２を介して読み取られるま
で、積分コンデンサ３０がその信号電荷を保持すること
が可能であるという点にある。従って、電子シャッタ３
１及び３１’は、十分に制御された蓄積を可能にする。
もう１つの利点は、蓄積時間が、セルの読み取りによっ
てではなく、電子シャッタによって制御されるという点
にある。蓄積時間が、セルの読み取り速度とは関係なく
なるので、シャッタ・モジュールは、光受容器が広範囲
の光にさらされる際における光受容器の電荷蓄積の利得
を蓄積期間のシャッタ制御によって自動制御できるよう
にする。

【００４２】以上の記述は、例示及び解説を目的として
示されたものである。本発明を余すところなく説明しよ
うとか、開示の形態そのままに制限しようとかするもの
ではない。以上の教示を考慮することによって、明白な
修正及び変更が可能になる。既述の１つまたは複数の実
施態様は、本発明の原理及びその実際の応用例を最も明
確に例示し、それによって、当該技術の通常の技術者
が、企図する特定の用途に適した、さまざまな実施態様
及びさまざまな修正案において本発明を利用することが
できるように選択され、説明されている。こうした修正
及び変更は、全て、その正当かつ法的に権利を付与され
ている範囲に従って解釈する場合、付属の請求項によっ
て決まる本発明の範囲内に含まれることになる。

【図面の簡単な説明】

【図１】オリジナルの蛇行経路を辿るハンド・ヘルド走
査装置の透視図である。

【図２】図１の走査装置のイメージング及びナビゲーシ
ョン・センサの底面図である。

【図３】本発明による電子シャッタ・モジュールを備え
た光電素子回路を示す図である。

【図４】本発明による電子シャッタ・モジュールを備え
た光電素子回路の代替実施態様を示す図である。

【符号の説明】

１０ハンド・ヘルド走査装置１２蛇行経路１４オリジナル１６イメージ・ディスプレイ２０旋回部材２２イメージ・センサ２４ナビゲーション・センサ２６ナビゲーション・センサ２９サーボ回路３０積分コンデンサ３４フォトダイオード３６ＰＮＰトランジスタ３７入射光３８寄生コンデンサ４０光電素子４２読み取りトランジスタ５０ＭＯＳトランジスタ５２ＭＯＳトランジスタ５３ＮＭＯＳトランジスタ５４ＭＯＳトランジスタ５５ＰＭＯＳトランジスタ５６ベース・ノード５８コレクタ・ノード６１ノード６２エミッタ・ノード６４ノード

Claims

【特許請求の範囲】

【請求項１】光エネルギの受容に応答して電気エネルギ
を発生するための回路であって、増幅装置及び光受容器を備える光電素子が、エミッタ・
ノード及びベース・ノードを備え、前記光受容器は、光
エネルギの受容に応答して、前記ベース・ノードにおい
て電流を発生するように接続されている、光電素子と、前記電流を受電すると、充電する積分コンデンサと、前記光電素子及び前記積分コンデンサに結合されてお
り、第１の入力信号に応答して、光電素子の電流を前記
積分コンデンサからそらせ、第２の入力信号に応答し
て、前記電流を前記積分コンデンサに送る電子シャッタ
機構が含まれている、回路。
【請求項２】前記電子シャッタ機構に、さらに、前記第１の信号に応答して、前記光電素子によって発生
する電流を電源に結合するための第１の機構と、前記第２の信号に応答して、前記光電素子によって発生
する前記電流を前記積分コンデンサに結合するための第
２の機構が含まれていることを特徴とする、請求項１に記載の回路。
【請求項３】さらに、前記光受容器による光エネルギの
受容時に、前記光電素子のベース・ノードにおいて電圧
を動的に安定化させるためのサーボ手段が含まれている
ことと、前記サーボ手段に、前記光電素子のベース・ノ
ードから前記光電素子のエミッタ・ノードまでの帰還ル
ープが含まれていることを特徴とする、請求項２に記載
の回路。
【請求項４】第１の機構に、ゲートがシャッタ信号ライ
ンに接続され、エミッタが前記サーボ手段に結合され、
ドレインが電源に結合された第１のＭＯＳトランジスタ
が含まれていることと、前記第２の機構に、ゲートが前
記シャッタ信号ラインに接続され、ソースが前記積分コ
ンデンサに結合され、ドレインが前記サーボ手段に結合
された第２のＭＯＳトランジスタが含まれていることを
特徴とする、請求項３に記載の回路。
【請求項５】前記第１のシャッタ信号に応答して、第１
のＭＯＳトランジスタが、バイアスの印加によって導通
状態になり、光電素子の電流を前記電源に送ることを特
徴とする、請求項４に記載の回路。
【請求項６】第２のＭＯＳトランジスタが、バイアスの
印加によって導通状態になり、光電素子電流を前記積分
コンデンサに送ることを特徴とする、請求項４に記載の
回路。
【請求項７】前記光電素子が、光電素子アレイ内の１つ
の光電素子であることを特徴とする、請求項２に記載の
回路。
【請求項８】前記シャッタ機構が、前記第１の入力信号
に応答して、前記光電素子のエミッタ・ノードをアース
に接続し、これによって、前記積分コンデンサからの前
記光電素子電流が送られるようになることを特徴とす
る、請求項１に記載の回路。
【請求項９】さらに、前記帰還ループ内にあって、前記エミッタ・ノードを介
して前記光電素子のベース・ノードにバイアスをかける
ための装置が含まれることと、前記装置に、前記光電素
子のベース・ノードに接続されたゲート、及び、ドレイ
ンを備える第１のＭＯＳトランジスタと、前記第１のＭ
ＯＳトランジスタの前記ドレインに接続されたゲート、
及び、前記エミッタ・ノードに接続されたソースを備え
る第２のＭＯＳトランジスタが含まれており、これによ
って、負帰還ループが形成されることと、前記シャッタ機構に、ゲートがシャッタ信号ラインに接
続され、ドレインが前記第２のＭＯＳトランジスタのゲ
ートに接続され、ソースがアースに接続された第３のＭ
ＯＳトランジスタが含まれていることを特徴とする、請求項８に記載の回路。
【請求項１０】前記光電素子が、光電素子アレイにおけ
る光電素子の１つであることを特徴とする、請求項１に
記載の回路。