JPH1132426A - インバータの保護装置 - Google Patents
インバータの保護装置Info
- Publication number
- JPH1132426A JPH1132426A JP9184197A JP18419797A JPH1132426A JP H1132426 A JPH1132426 A JP H1132426A JP 9184197 A JP9184197 A JP 9184197A JP 18419797 A JP18419797 A JP 18419797A JP H1132426 A JPH1132426 A JP H1132426A
- Authority
- JP
- Japan
- Prior art keywords
- switching elements
- bus
- voltage side
- inverter
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Protection Of Static Devices (AREA)
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】
【課題】 過電流などの異常発生時に各スイッチング素
子を一斉にオフ動作させて、インバータの動作を安全に
停止可能にする。 【解決手段】 直流母線の高圧側および低圧側に流れる
電流を検出することによってインバータの故障を判断す
る動作異常検出手段５ａ，５ｄと、動作異常検出時に
は、制御手段に、前記直流母線の高圧側に直接接続され
た１個の前記スイッチング素子と前記直流母線の低圧側
に直接接続された１個の前記スイッチング素子とを制御
させ、同時には、制御手段に、前記直流母線の中間電位
点に接続された２個の前記スイッチング素子を保持動作
または通常動作させ、その後一定時間遅れて、中間電位
点側の２個の前記スイッチング素子をオフ制御させる。
子を一斉にオフ動作させて、インバータの動作を安全に
停止可能にする。 【解決手段】 直流母線の高圧側および低圧側に流れる
電流を検出することによってインバータの故障を判断す
る動作異常検出手段５ａ，５ｄと、動作異常検出時に
は、制御手段に、前記直流母線の高圧側に直接接続され
た１個の前記スイッチング素子と前記直流母線の低圧側
に直接接続された１個の前記スイッチング素子とを制御
させ、同時には、制御手段に、前記直流母線の中間電位
点に接続された２個の前記スイッチング素子を保持動作
または通常動作させ、その後一定時間遅れて、中間電位
点側の２個の前記スイッチング素子をオフ制御させる。
Description
【０００１】
【発明の属する技術分野】この発明は、３値レベルイン
バータに使用されるスイッチング素子が破壊するのを防
止するインバータの保護装置に関する。
バータに使用されるスイッチング素子が破壊するのを防
止するインバータの保護装置に関する。
【０００２】
【従来の技術】従来の３値レベルインバータとして例え
ば図２および図３に示すものである。かかるインバータ
では、図示しない種々の保護回路によって、そのインバ
ータを構成するスイッチング素子が直流母線電圧を受け
て破損しないように保護されている。これについて説明
すると、Ｑ１〜Ｑ４は直流母線の高圧側Ｐと低圧側Ｎと
の間に直列接続されたＵ相分の４個のスイッチング素子
（ＩＧＢＴ）であるスイッチ、Ｄ１〜Ｄ４は各スイッチ
Ｑ１〜Ｑ４に逆並列接続されたフライホイルダイオー
ド、Ｄ１３，Ｄ１４はクランプダイオードである。
ば図２および図３に示すものである。かかるインバータ
では、図示しない種々の保護回路によって、そのインバ
ータを構成するスイッチング素子が直流母線電圧を受け
て破損しないように保護されている。これについて説明
すると、Ｑ１〜Ｑ４は直流母線の高圧側Ｐと低圧側Ｎと
の間に直列接続されたＵ相分の４個のスイッチング素子
（ＩＧＢＴ）であるスイッチ、Ｄ１〜Ｄ４は各スイッチ
Ｑ１〜Ｑ４に逆並列接続されたフライホイルダイオー
ド、Ｄ１３，Ｄ１４はクランプダイオードである。
【０００３】また、Ｑ５〜Ｑ８は直流母線の高圧側Ｐと
低圧側Ｎ間に直列接続されたＶ相分の４個のＩＧＢＴを
示すスイッチ、Ｄ５〜Ｄ８は各スイッチＱ５〜Ｑ８に逆
並列接続されたフライホイルダイオード、Ｄ１５，Ｄ１
６は同じくＶ相分のクランプダイオードである。Ｑ９〜
Ｑ１２は直流母線の高圧側Ｐと低圧側Ｎ間に直列接続さ
れたＷ相分の４個のスイッチ、Ｄ９〜Ｄ１２は各スイッ
チＱ９〜Ｑ１２に逆並列接続されたフライホイールダイ
オード、Ｄ１７，Ｄ１８は同じくＷ相分のクランプダイ
オード、Ｌは誘導電動機等の三相誘導負荷であり、この
三相誘導負荷ＬのＵ相〜Ｗ相の巻線ＷU 〜ＷW はスター
結線され、巻線の一端はそれぞれ３値レベルインバータ
のＵ相〜Ｗ相の中間電位点ＮU 〜ＮW に接続されてい
る。
低圧側Ｎ間に直列接続されたＶ相分の４個のＩＧＢＴを
示すスイッチ、Ｄ５〜Ｄ８は各スイッチＱ５〜Ｑ８に逆
並列接続されたフライホイルダイオード、Ｄ１５，Ｄ１
６は同じくＶ相分のクランプダイオードである。Ｑ９〜
Ｑ１２は直流母線の高圧側Ｐと低圧側Ｎ間に直列接続さ
れたＷ相分の４個のスイッチ、Ｄ９〜Ｄ１２は各スイッ
チＱ９〜Ｑ１２に逆並列接続されたフライホイールダイ
オード、Ｄ１７，Ｄ１８は同じくＷ相分のクランプダイ
オード、Ｌは誘導電動機等の三相誘導負荷であり、この
三相誘導負荷ＬのＵ相〜Ｗ相の巻線ＷU 〜ＷW はスター
結線され、巻線の一端はそれぞれ３値レベルインバータ
のＵ相〜Ｗ相の中間電位点ＮU 〜ＮW に接続されてい
る。
【０００４】このような３値レベルインバータの構成に
おいて、Ｕ相のスイッチＱ１，Ｑ２、Ｖ相のスイッチＱ
７，Ｑ８、Ｗ相のスイッチＱ１１，Ｑ１２のそれぞれが
オンし、他のスイッチがオフしている時は負荷電流ＩL
は以下の経路を通って三相誘導負荷Ｌに流れる。すなわ
ち、コンデンサＣ１の＋端子→スイッチＱ１→スイッチ
Ｑ２→Ｕ相巻線ＷU →Ｖ相巻線ＷV →スイッチＱ７→ス
イッチＱ８→コンデンサＣ２の−端子の経路、あるいは
コンデンサＣ１の＋端子→スイッチＱ１→スイッチＱ２
→Ｕ相巻線ＷU →Ｗ相巻線ＷW →スイッチＱ１１→スイ
ッチＱ１２→コンデンサＣ２の−端子の経路を通る。
おいて、Ｕ相のスイッチＱ１，Ｑ２、Ｖ相のスイッチＱ
７，Ｑ８、Ｗ相のスイッチＱ１１，Ｑ１２のそれぞれが
オンし、他のスイッチがオフしている時は負荷電流ＩL
は以下の経路を通って三相誘導負荷Ｌに流れる。すなわ
ち、コンデンサＣ１の＋端子→スイッチＱ１→スイッチ
Ｑ２→Ｕ相巻線ＷU →Ｖ相巻線ＷV →スイッチＱ７→ス
イッチＱ８→コンデンサＣ２の−端子の経路、あるいは
コンデンサＣ１の＋端子→スイッチＱ１→スイッチＱ２
→Ｕ相巻線ＷU →Ｗ相巻線ＷW →スイッチＱ１１→スイ
ッチＱ１２→コンデンサＣ２の−端子の経路を通る。
【０００５】このような経路を通って負荷電流ＩL が流
れている時に、Ｕ相に過大電流が検出され、本来スイッ
チＱ１とＱ２をオフしてスイッチＱ１，Ｑ２に相当する
ＩＧＢＴを保護するところ、スイッチＱ１，Ｑ２に流れ
る電流を検出する図示しない電流検出器の検出レベルの
ばらつきにより、スイッチＱ２のみがオフすると、コン
デンサＣ１の＋端子から三相誘導負荷Ｌへの電流供給経
路が遮断される。しかし、負荷は誘導性であるため、負
荷に発生した逆起電力により負荷電流ＩL を流し続けよ
うとする結果、負荷電流ＩLOは図３のように転流する。
れている時に、Ｕ相に過大電流が検出され、本来スイッ
チＱ１とＱ２をオフしてスイッチＱ１，Ｑ２に相当する
ＩＧＢＴを保護するところ、スイッチＱ１，Ｑ２に流れ
る電流を検出する図示しない電流検出器の検出レベルの
ばらつきにより、スイッチＱ２のみがオフすると、コン
デンサＣ１の＋端子から三相誘導負荷Ｌへの電流供給経
路が遮断される。しかし、負荷は誘導性であるため、負
荷に発生した逆起電力により負荷電流ＩL を流し続けよ
うとする結果、負荷電流ＩLOは図３のように転流する。
【０００６】すなわち、負荷電流ＩLOはＵ相巻線ＷU →
Ｖ相巻線ＷV →スイッチＱ７→スイッチ８→転流用ダイ
オードＤ３→転流用ダイオードＤ４の経路、あるいはＵ
相巻線ＷU →Ｗ相巻線ＷW →スイッチＱ１１→スイッチ
Ｑ１２→転流用ダイオードＤ３→流転用ダイオードＤ４
の経路を通って流れる。この時、Ｕ相においては、スイ
ッチＱ１はオン、ダイオードＤ３，Ｄ４は導通状態、ス
イッチＱ２はオフ状態であるため、スイッチＱ２にはコ
ンデンサＣ１，Ｃ２の充電電圧の和、つまり３値レベル
インバータの直流電圧Ｅｄの２倍の電圧（直流母線電
圧）がかかる。この結果、前記各スイッチであるところ
のＩＧＢＴに直流母線電圧が直接かかり、ＩＧＢＴの耐
電圧が直流母線電圧の印加に対して余裕のないときや直
流母線電圧より低い時はＩＧＢＴを破壊せしめることに
なる。
Ｖ相巻線ＷV →スイッチＱ７→スイッチ８→転流用ダイ
オードＤ３→転流用ダイオードＤ４の経路、あるいはＵ
相巻線ＷU →Ｗ相巻線ＷW →スイッチＱ１１→スイッチ
Ｑ１２→転流用ダイオードＤ３→流転用ダイオードＤ４
の経路を通って流れる。この時、Ｕ相においては、スイ
ッチＱ１はオン、ダイオードＤ３，Ｄ４は導通状態、ス
イッチＱ２はオフ状態であるため、スイッチＱ２にはコ
ンデンサＣ１，Ｃ２の充電電圧の和、つまり３値レベル
インバータの直流電圧Ｅｄの２倍の電圧（直流母線電
圧）がかかる。この結果、前記各スイッチであるところ
のＩＧＢＴに直流母線電圧が直接かかり、ＩＧＢＴの耐
電圧が直流母線電圧の印加に対して余裕のないときや直
流母線電圧より低い時はＩＧＢＴを破壊せしめることに
なる。
【０００７】
【発明が解決しようとする課題】従来のインバータの保
護装置は以上のように構成されているので、電流検出器
の検出レベルのばらつきでスイッチがオフせず、図３に
記すように、単一のスイッチング素子に直流母線電圧が
直接かかる電流供給経路が形成されると、最悪の場合に
はそのスイッチング素子を破壊に至らしめるという課題
があった。また、そのような問題点を回避するために、
直流母線電圧が直接かかりそうなスイッチング素子を、
直流母線電圧より耐電圧容量が高いスイッチング素子に
代えて使用すると、装置自体が非常に高価になるという
課題があった。さらに、従来のインバータの保護装置は
各スイッチング素子毎に電流検出器および故障検出器が
必要なため、回路構成が複雑になるとともに、装置価格
を安価にできないという課題があった。
護装置は以上のように構成されているので、電流検出器
の検出レベルのばらつきでスイッチがオフせず、図３に
記すように、単一のスイッチング素子に直流母線電圧が
直接かかる電流供給経路が形成されると、最悪の場合に
はそのスイッチング素子を破壊に至らしめるという課題
があった。また、そのような問題点を回避するために、
直流母線電圧が直接かかりそうなスイッチング素子を、
直流母線電圧より耐電圧容量が高いスイッチング素子に
代えて使用すると、装置自体が非常に高価になるという
課題があった。さらに、従来のインバータの保護装置は
各スイッチング素子毎に電流検出器および故障検出器が
必要なため、回路構成が複雑になるとともに、装置価格
を安価にできないという課題があった。
【０００８】この発明は前記のような課題を解決するた
めになされたもので、耐電圧容量の低いスイッチング素
子によってインバータを構成しても過電流によりスイッ
チング素子を破壊することなく、また、回路構成を簡略
化できるインバータの保護装置を得ることを目的とす
る。
めになされたもので、耐電圧容量の低いスイッチング素
子によってインバータを構成しても過電流によりスイッ
チング素子を破壊することなく、また、回路構成を簡略
化できるインバータの保護装置を得ることを目的とす
る。
【０００９】
【課題を解決するための手段】前記目的達成のため、請
求項１の発明にかかるインバータの保護装置は、直流母
線間に直列接続された４個のスイッチング素子と、これ
らのスイッチング素子のそれぞれに逆並列接続されたフ
ライホイールダイオードと、前記直流母線間に直列接続
された２個のコンデンサと、前記４個のスイッチング素
子のうち、直流母線の高圧側に直列接続された２個のス
イッチング素子の接続点と前記２個のコンデンサの接続
点との間、および前記４個のスイッチング素子のうち、
直流母線の低圧側に直列接続された２個のスイッチング
素子の接続点と前記２個のコンデンサの接続点との間に
接続された各一のクランプダイオードと、前記直流母線
の高圧側および低圧側に流れる電流を検出することによ
ってインバータの故障を判断する動作異常検出手段とを
設け、動作異常検出時に、制御手段に、前記直流母線の
高圧側に直接接続された１個の前記スイッチング素子
と、前記直流母線の低圧側に直接接続された前記スイッ
チング素子とをオフ制御させると同時に、前記直流母線
の中間電位点に接続された２個の前記スイッチング素子
を保持動作または通常動作させ、その後一定時間遅れ
て、中間電位点側の２個の前記スイッチング素子をオフ
制御させるようにしたものである。
求項１の発明にかかるインバータの保護装置は、直流母
線間に直列接続された４個のスイッチング素子と、これ
らのスイッチング素子のそれぞれに逆並列接続されたフ
ライホイールダイオードと、前記直流母線間に直列接続
された２個のコンデンサと、前記４個のスイッチング素
子のうち、直流母線の高圧側に直列接続された２個のス
イッチング素子の接続点と前記２個のコンデンサの接続
点との間、および前記４個のスイッチング素子のうち、
直流母線の低圧側に直列接続された２個のスイッチング
素子の接続点と前記２個のコンデンサの接続点との間に
接続された各一のクランプダイオードと、前記直流母線
の高圧側および低圧側に流れる電流を検出することによ
ってインバータの故障を判断する動作異常検出手段とを
設け、動作異常検出時に、制御手段に、前記直流母線の
高圧側に直接接続された１個の前記スイッチング素子
と、前記直流母線の低圧側に直接接続された前記スイッ
チング素子とをオフ制御させると同時に、前記直流母線
の中間電位点に接続された２個の前記スイッチング素子
を保持動作または通常動作させ、その後一定時間遅れ
て、中間電位点側の２個の前記スイッチング素子をオフ
制御させるようにしたものである。
【００１０】また、請求項２の発明にかかるインバータ
の保護装置は、前記制御手段を、前記４個のスイッチン
グ素子のゲートオンオフのための制御信号および前記動
作異常検出手段の出力をそれぞれ入力として、前記動作
異常検出時に前記各スイッチング素子をオフ制御する４
個のアンドゲートと、前記直流母線の中間電位点に接続
された２個の前記スイッチング素子をオン，オフ制御す
る前記アンドゲートおよび前記動作異常検出手段間に接
続された遅延回路とから構成したものである。
の保護装置は、前記制御手段を、前記４個のスイッチン
グ素子のゲートオンオフのための制御信号および前記動
作異常検出手段の出力をそれぞれ入力として、前記動作
異常検出時に前記各スイッチング素子をオフ制御する４
個のアンドゲートと、前記直流母線の中間電位点に接続
された２個の前記スイッチング素子をオン，オフ制御す
る前記アンドゲートおよび前記動作異常検出手段間に接
続された遅延回路とから構成したものである。
【００１１】
【発明の実施の形態】以下、この発明の実施の一形態を
図について説明する。なお、ここでは説明を簡単にする
ため、Ｕ相部分のインバータを抽出して、これの保護装
置について具体的に説明する。図１において、１ａ〜１
ｄは直流母線間に直列接続された４個のＩＧＢＴである
スイッチング素子で、これらは前記スイッチＱ１〜Ｑ４
のそれぞれに対応する。また、２ａ〜２ｄは各スイッチ
ング素子１ａ〜１ｄの各ゲートに直流接続されて、ゲー
ト信号ＳＧを制限する抵抗である。
図について説明する。なお、ここでは説明を簡単にする
ため、Ｕ相部分のインバータを抽出して、これの保護装
置について具体的に説明する。図１において、１ａ〜１
ｄは直流母線間に直列接続された４個のＩＧＢＴである
スイッチング素子で、これらは前記スイッチＱ１〜Ｑ４
のそれぞれに対応する。また、２ａ〜２ｄは各スイッチ
ング素子１ａ〜１ｄの各ゲートに直流接続されて、ゲー
ト信号ＳＧを制限する抵抗である。
【００１２】３ａ，３ｄはスイッチング素子１ａ，１ｄ
のコレクタに接続された各一の電流検出器、５ａ，５ｄ
は電流検出器３ａ，３ｄの出力にもとづいてインバータ
の故障検出を行う故障検出器、１６はアンドゲートであ
り、故障検出器５ａ，５ｄの各出力が、故障無検出時の
ハイレベルの検出信号であるとき、ハイレベルのゲート
制御信号ＳＣを出力する。
のコレクタに接続された各一の電流検出器、５ａ，５ｄ
は電流検出器３ａ，３ｄの出力にもとづいてインバータ
の故障検出を行う故障検出器、１６はアンドゲートであ
り、故障検出器５ａ，５ｄの各出力が、故障無検出時の
ハイレベルの検出信号であるとき、ハイレベルのゲート
制御信号ＳＣを出力する。
【００１３】また、６ａ，６ｄ，１７，１８は４個のア
ンドゲートで、このうちアンドゲート６ａ，６ｄの一方
の入力端子には前記アンドゲート１６の出力信号が直接
入力可能とされ、残るアンドゲート１７，１８の一方の
入力端子には、遅延回路２１，２２をそれぞれ介して前
記アンドゲート１６の出力信号が入力可能とされてい
る。そして、これらの４個のアンドゲート６ａ，６ｄ，
１７，１８の他方の入力端子には、制御回路１１が出力
するゲートオンオフ信号Ｓがそれぞれ入力可能とされて
いる。また、これらの４個のアンドゲート６ａ，６ｄ，
１７，１８の出力端子にはホトカプラ駆動用のトランジ
スタ７ａ〜７ｄのベースが接続されており、これらのベ
ースに各一のホトカプラ８ａ〜８ｄが接続されている。
ンドゲートで、このうちアンドゲート６ａ，６ｄの一方
の入力端子には前記アンドゲート１６の出力信号が直接
入力可能とされ、残るアンドゲート１７，１８の一方の
入力端子には、遅延回路２１，２２をそれぞれ介して前
記アンドゲート１６の出力信号が入力可能とされてい
る。そして、これらの４個のアンドゲート６ａ，６ｄ，
１７，１８の他方の入力端子には、制御回路１１が出力
するゲートオンオフ信号Ｓがそれぞれ入力可能とされて
いる。また、これらの４個のアンドゲート６ａ，６ｄ，
１７，１８の出力端子にはホトカプラ駆動用のトランジ
スタ７ａ〜７ｄのベースが接続されており、これらのベ
ースに各一のホトカプラ８ａ〜８ｄが接続されている。
【００１４】さらに、９ａ〜９ｄは各ホトカプラ８ａ〜
８ｄの出力を増幅して、ゲート信号ＳＧとして各スイッ
チング素子１ａ〜１ｄの各ゲートへ、抵抗２ａ〜２ｄを
それぞれ介して入力するゲート増幅器である。なお、１
０ａ〜１０ｄは各スイッチング素子１ａ〜１ｄに逆並列
接続したフライホイルダイオード、１４，１５はクラン
プダイオードで、このうち、クランプダイオード１４は
カソードがスイッチング素子１ａ，１ｂの接続点に接続
され、アノードがコンデンサ１２，１３の接続点に接続
されている。また、クランプダイオード１５はカソード
がスイッチング素子１ｃ，１ｄの接続点に接続され、ア
ノードがコンデンサ１２，１３の接続点に接続されてい
る。
８ｄの出力を増幅して、ゲート信号ＳＧとして各スイッ
チング素子１ａ〜１ｄの各ゲートへ、抵抗２ａ〜２ｄを
それぞれ介して入力するゲート増幅器である。なお、１
０ａ〜１０ｄは各スイッチング素子１ａ〜１ｄに逆並列
接続したフライホイルダイオード、１４，１５はクラン
プダイオードで、このうち、クランプダイオード１４は
カソードがスイッチング素子１ａ，１ｂの接続点に接続
され、アノードがコンデンサ１２，１３の接続点に接続
されている。また、クランプダイオード１５はカソード
がスイッチング素子１ｃ，１ｄの接続点に接続され、ア
ノードがコンデンサ１２，１３の接続点に接続されてい
る。
【００１５】また、前記電流検出器３ａ，３ｄおよび故
障検出器５ａ，５ｄは異常検出手段を構成し、前記制御
回路１１，アンド回路１６，６ａ，６ｂ，１７，１８，
トランジスタ７ａ〜７ｄおよびホトカプラ８ａ〜８ｄは
制御手段を構成している。なお、Ｐは直流母線の高圧
側、Ｎは直流母線の低圧側、ＮU はインバータのＵ相の
中間電位点である。
障検出器５ａ，５ｄは異常検出手段を構成し、前記制御
回路１１，アンド回路１６，６ａ，６ｂ，１７，１８，
トランジスタ７ａ〜７ｄおよびホトカプラ８ａ〜８ｄは
制御手段を構成している。なお、Ｐは直流母線の高圧
側、Ｎは直流母線の低圧側、ＮU はインバータのＵ相の
中間電位点である。
【００１６】次に動作について説明する。通常運転時
は、故障検出器５ａ，５ｄの双方がインバータの故障を
検出していないため、これらはハイレベルの検出信号Ｓ
Ｄをアンドゲート１６に入力する。これにより、このア
ンドゲート１６からはハイレベルのゲート制御信号ＳＣ
が４個のアンドゲート６ａ，６ｄ，１７，１８の一方の
入力端子に入力される。この結果、これらのアンドゲー
ト６ａ，６ｄ，１７，１８は、制御回路１１からこれら
の他方の入力端子に入力されているゲートオンオフ信号
Ｓを出力端子から出力する。なお、アンドゲート１７，
１８に対しては、アンドゲート１６の出力が遅延回路２
１，２２を介して入力される。
は、故障検出器５ａ，５ｄの双方がインバータの故障を
検出していないため、これらはハイレベルの検出信号Ｓ
Ｄをアンドゲート１６に入力する。これにより、このア
ンドゲート１６からはハイレベルのゲート制御信号ＳＣ
が４個のアンドゲート６ａ，６ｄ，１７，１８の一方の
入力端子に入力される。この結果、これらのアンドゲー
ト６ａ，６ｄ，１７，１８は、制御回路１１からこれら
の他方の入力端子に入力されているゲートオンオフ信号
Ｓを出力端子から出力する。なお、アンドゲート１７，
１８に対しては、アンドゲート１６の出力が遅延回路２
１，２２を介して入力される。
【００１７】このため、これらのゲートオンオフ信号を
受けてトランジスタ７ａ〜７ｄのすべてがオンオフ動作
し、これによりホトカプラ８ａ〜８ｄは信号を各ゲート
増幅器９ａ〜９ｄおよび抵抗２ａ〜２ｄを通して各スイ
ッチング素子１ａ〜１ｄへゲート信号ＳＧとして入力す
る。この結果、各スイッチング素子１ａ〜１ｄは、制御
回路１１が出力するゲートオンオフ信号Ｓの出力周期に
合わせてオンオフ動作し、コンデンサ１２，１３の直流
電圧を可変電圧可変周波数の交流信号に変換して、３相
誘導負荷に出力する。
受けてトランジスタ７ａ〜７ｄのすべてがオンオフ動作
し、これによりホトカプラ８ａ〜８ｄは信号を各ゲート
増幅器９ａ〜９ｄおよび抵抗２ａ〜２ｄを通して各スイ
ッチング素子１ａ〜１ｄへゲート信号ＳＧとして入力す
る。この結果、各スイッチング素子１ａ〜１ｄは、制御
回路１１が出力するゲートオンオフ信号Ｓの出力周期に
合わせてオンオフ動作し、コンデンサ１２，１３の直流
電圧を可変電圧可変周波数の交流信号に変換して、３相
誘導負荷に出力する。
【００１８】これに対し、前記故障検出器５ａ，５ｄが
電流検出器３ａ，３ｄを通じた過大電流の検出によって
インバータの故障を検出すると、アンドゲート１６の双
方の入力端子にローレベルの検出信号ＳＤが入力され
る。このため、このアンドゲート１６はこれまでハイレ
ベルであったゲート制御信号ＳＣをローレベルに反転し
て出力する。
電流検出器３ａ，３ｄを通じた過大電流の検出によって
インバータの故障を検出すると、アンドゲート１６の双
方の入力端子にローレベルの検出信号ＳＤが入力され
る。このため、このアンドゲート１６はこれまでハイレ
ベルであったゲート制御信号ＳＣをローレベルに反転し
て出力する。
【００１９】従って、アンドゲート６ａ，６ｄの一方の
入力端子にはローレベルの制御信号が入力され、従っ
て、制御回路１１より入力されるゲートオンオフ信号は
無効となり、さらに対応する各トランジスタ７ａ，７
ｄ，ホトカプラ８ａ，８ｄの動作がオフとなり、各スイ
ッチング素子１ａ，１ｄがオフとなる。このとき、各ス
イッチング素子１ａ，１ｄは直流電圧２Ｅｄを分担する
ため、これらの各一のスイッチング素子１ａ，１ｄ当り
に印加される直流電圧はＥｄであり、直流母線の全体が
これらの１つに印加されるおそれはない。
入力端子にはローレベルの制御信号が入力され、従っ
て、制御回路１１より入力されるゲートオンオフ信号は
無効となり、さらに対応する各トランジスタ７ａ，７
ｄ，ホトカプラ８ａ，８ｄの動作がオフとなり、各スイ
ッチング素子１ａ，１ｄがオフとなる。このとき、各ス
イッチング素子１ａ，１ｄは直流電圧２Ｅｄを分担する
ため、これらの各一のスイッチング素子１ａ，１ｄ当り
に印加される直流電圧はＥｄであり、直流母線の全体が
これらの１つに印加されるおそれはない。
【００２０】一方、前記故障検出時においては、他のア
ンドゲート１７，１８の一方の入力端子に、アンドゲー
ト１６からローレベルのゲート制御信号ＳＣが、遅延回
路２１，２２を介して入力される。このため、前記アン
ドゲート６ａ，６ｄの出力タイミングから設定時間遅れ
て、アンドゲート６ｂ，６ｃからローレベルの信号が各
トランジスタ７ｂ，７ｃに入力され、これにより、各ス
イッチング素子１ｂ，１ｃが初めてオフとなる。
ンドゲート１７，１８の一方の入力端子に、アンドゲー
ト１６からローレベルのゲート制御信号ＳＣが、遅延回
路２１，２２を介して入力される。このため、前記アン
ドゲート６ａ，６ｄの出力タイミングから設定時間遅れ
て、アンドゲート６ｂ，６ｃからローレベルの信号が各
トランジスタ７ｂ，７ｃに入力され、これにより、各ス
イッチング素子１ｂ，１ｃが初めてオフとなる。
【００２１】この結果、インバータの故障発生時には初
めにスイッチング素子１ａ，１ｄがオフとされ、その後
遅れてスイッチング素子１ｂ，１ｃがオフとなり、従っ
て、全スイッチング素子１ａ〜１ｄがオフ状態となる。
従って、インバータの動作を停止するとき、各スイッチ
ング素子１ａ〜１ｄのいずれにも過電圧を印加するのを
防止し、インバータを安全に停止に導くことができる。
めにスイッチング素子１ａ，１ｄがオフとされ、その後
遅れてスイッチング素子１ｂ，１ｃがオフとなり、従っ
て、全スイッチング素子１ａ〜１ｄがオフ状態となる。
従って、インバータの動作を停止するとき、各スイッチ
ング素子１ａ〜１ｄのいずれにも過電圧を印加するのを
防止し、インバータを安全に停止に導くことができる。
【００２２】
【発明の効果】以上のように、この発明によれば、直流
母線の高圧側および低圧側に流れる電流を検出すること
によってインバータの故障を判断する動作異常検出手段
を設け、動作異常検出時には、制御手段に、前記直流母
線の高圧側に直接接続された１個の前記スイッチング素
子と前記直流母線の低圧側に直接接続された１個の前記
スイッチング素子とを制御させ、同時に、制御手段に、
前記直流母線の中間電位点に接続された前記スイッチン
グ素子を保持または通常動作させ、その後一定時間遅れ
て、中間電位点側の前記スイッチング素子をオフ制御さ
せるように構成したので、過電流などの異常発生時に各
スイッチング素子を一斉にオフ動作させてインバータの
動作を安全に停止することができ、これによって前記各
スイッチング素子の破損を防止できるという効果が得ら
れる。
母線の高圧側および低圧側に流れる電流を検出すること
によってインバータの故障を判断する動作異常検出手段
を設け、動作異常検出時には、制御手段に、前記直流母
線の高圧側に直接接続された１個の前記スイッチング素
子と前記直流母線の低圧側に直接接続された１個の前記
スイッチング素子とを制御させ、同時に、制御手段に、
前記直流母線の中間電位点に接続された前記スイッチン
グ素子を保持または通常動作させ、その後一定時間遅れ
て、中間電位点側の前記スイッチング素子をオフ制御さ
せるように構成したので、過電流などの異常発生時に各
スイッチング素子を一斉にオフ動作させてインバータの
動作を安全に停止することができ、これによって前記各
スイッチング素子の破損を防止できるという効果が得ら
れる。
【図１】 この発明の実施の一形態によるインバータの
保護装置を示す回路図である。
保護装置を示す回路図である。
【図２】 従来の一般的な３値レベルインバータの動作
を示す回路図である。
を示す回路図である。
【図３】 従来の一般的な３値レベルインバータの動作
を示す回路図である。
を示す回路図である。
１ａ〜１ｄ スイッチング素子 ３ａ，３ｄ 電流検出器（動作異常検出手段） ５ａ，５ｄ 故障検出器（動作異常検出手段） ６ａ，６ｄ，１７，１８ アンドゲート（制御手段） １０ａ〜１０ｄ フライホイルダイオード １１ 制御回路（制御手段） １２，１３ コンデンサ １４，１５ クランプダイオード ２１，２２ 遅延回路
Claims (2)
- 【請求項１】 直流母線間に直列接続された４個のスイ
ッチング素子と、 これらのスイッチング素子のそれぞれに逆並列接続され
たフライホイールダイオードと、 前記直流母線間に直列接続された２個のコンデンサと、 前記４個のスイッチング素子のうち、直流母線の高圧側
に直列接続された２個のスイッチング素子の接続点と前
記２個のコンデンサの接続点との間、および前記４個の
スイッチング素子のうち、直流母線の低圧側に直列接続
された２個のスイッチング素子の接続点と前記２個のコ
ンデンサの接続点との間にそれぞれ接続された各一のク
ランプダイオードと、 前記直流母線の高圧側および低圧側に流れる電流を検出
することによってインバータの故障を判断する動作異常
検出手段と、 動作異常検出時に、前記直流母線の高圧側に直接接続さ
れた１個の前記スイッチング素子と、前記直流母線の低
圧側に直接接続された１個の前記スイッチング素子とを
オフ制御すると同時に、前記直流母線の中間電位点に接
続された２個の前記スイッチング素子を保持動作または
通常動作とし、その後一定時間遅れて、中間電位点側の
２個の前記スイッチング素子をオフ制御する制御手段と
を備えたことを特徴とするインバータの保護装置。 - 【請求項２】 前記制御手段が、前記４個のスイッチン
グ素子のゲートオンオフのための制御信号および前記動
作異常検出手段の出力をそれぞれ入力として、前記動作
異常検出時に前記各スイッチング素子をオフ制御する４
個のアンドゲートと、 前記直流母線の中間電位点に接続された２個の前記スイ
ッチング素子をオン，オフ制御する前記アンドゲートお
よび前記動作異常検出手段間に接続された遅延回路とを
備えたことを特徴とする請求項１に記載のインバータの
保護装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9184197A JPH1132426A (ja) | 1997-07-09 | 1997-07-09 | インバータの保護装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9184197A JPH1132426A (ja) | 1997-07-09 | 1997-07-09 | インバータの保護装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1132426A true JPH1132426A (ja) | 1999-02-02 |
Family
ID=16149063
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9184197A Pending JPH1132426A (ja) | 1997-07-09 | 1997-07-09 | インバータの保護装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1132426A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003005552A1 (en) | 2001-07-02 | 2003-01-16 | Kabushiki Kaisha Yasukawa Denki | Power inverter |
| EP1398861A1 (de) * | 2002-09-13 | 2004-03-17 | Abb Research Ltd. | Umrichterschaltung sowie Verfahren zum Betrieb einer solchen Umrichterschaltung |
| WO2005124961A1 (de) * | 2004-06-18 | 2005-12-29 | Abb Schweiz Ag | Verfahren zur fehlerbehandlung in einer umrichterschaltung zur schaltung von drei spannungsniveaus |
| EP1533888A4 (en) * | 2002-06-12 | 2010-12-22 | Yaskawa Denki Seisakusho Kk | PWM INVERTER CONTROL DEVICE AND CONTROL METHOD |
| JP2012065483A (ja) * | 2010-09-17 | 2012-03-29 | Mitsubishi Electric Corp | パワーモジュール |
| EP1735886A4 (en) * | 2004-04-09 | 2012-11-28 | Smc Electrical Products Inc | INVERTER BRIDGE SHORT-CIRCUIT PROTECTION SCHEME |
| JP2013215043A (ja) * | 2012-04-02 | 2013-10-17 | Fuji Electric Co Ltd | マルチレベル電力変換装置 |
| DE102016221647A1 (de) * | 2016-10-11 | 2018-04-12 | Continental Teves Ag & Co. Ohg | Treiberschaltung für einen bürstenlosen Gleichstrommotor |
-
1997
- 1997-07-09 JP JP9184197A patent/JPH1132426A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003005552A1 (en) | 2001-07-02 | 2003-01-16 | Kabushiki Kaisha Yasukawa Denki | Power inverter |
| US7016207B2 (en) | 2001-07-02 | 2006-03-21 | Kabushiki Kaisha Yaskawa Denki | Power inverter |
| CN100411292C (zh) * | 2001-07-02 | 2008-08-13 | 株式会社安川电机 | 电力变换装置 |
| EP1533888A4 (en) * | 2002-06-12 | 2010-12-22 | Yaskawa Denki Seisakusho Kk | PWM INVERTER CONTROL DEVICE AND CONTROL METHOD |
| EP1398861A1 (de) * | 2002-09-13 | 2004-03-17 | Abb Research Ltd. | Umrichterschaltung sowie Verfahren zum Betrieb einer solchen Umrichterschaltung |
| EP1735886A4 (en) * | 2004-04-09 | 2012-11-28 | Smc Electrical Products Inc | INVERTER BRIDGE SHORT-CIRCUIT PROTECTION SCHEME |
| CN100456592C (zh) * | 2004-06-18 | 2009-01-28 | Abb瑞士有限公司 | 在切换三个电压电平的转换器电路中进行故障处理的方法 |
| US7508640B2 (en) | 2004-06-18 | 2009-03-24 | Abb Schweiz Ag | Method for fault handling in a converter circuit for wiring of three voltage levels |
| JP2008503194A (ja) * | 2004-06-18 | 2008-01-31 | アーベーベー・シュバイツ・アーゲー | 三つの電圧レベルのスイッチングのためのコンバータ回路における漏電処理のための方法 |
| KR101131030B1 (ko) | 2004-06-18 | 2012-03-29 | 에이비비 슈바이쯔 아게 | 3 개의 전압 레벨을 배선하는 컨버터 회로에서 에러를처리하는 방법 |
| WO2005124961A1 (de) * | 2004-06-18 | 2005-12-29 | Abb Schweiz Ag | Verfahren zur fehlerbehandlung in einer umrichterschaltung zur schaltung von drei spannungsniveaus |
| JP2012065483A (ja) * | 2010-09-17 | 2012-03-29 | Mitsubishi Electric Corp | パワーモジュール |
| JP2013215043A (ja) * | 2012-04-02 | 2013-10-17 | Fuji Electric Co Ltd | マルチレベル電力変換装置 |
| DE102016221647A1 (de) * | 2016-10-11 | 2018-04-12 | Continental Teves Ag & Co. Ohg | Treiberschaltung für einen bürstenlosen Gleichstrommotor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Errabelli et al. | Fault-tolerant voltage source inverter for permanent magnet drives | |
| CA2436163C (en) | Inverter drive system | |
| US6678180B2 (en) | Power semiconductor module | |
| JP3259652B2 (ja) | 電力変換装置 | |
| AU749081B2 (en) | Method for symmetrizing asymmetric faults | |
| US9553441B2 (en) | Method and apparatus for protecting an intermediate circuit capacitor in a power converter | |
| US5469351A (en) | Fault isolation in an induction motor control system | |
| JPWO2019003290A1 (ja) | 電力変換装置 | |
| US5499186A (en) | Three-phase power converter with fail soft characteristics | |
| JPH0866056A (ja) | インバータ装置 | |
| JP3167464B2 (ja) | インバータの故障診断装置 | |
| JP2000350465A (ja) | ３レベルインバータ | |
| JPH10243660A (ja) | 電力変換装置 | |
| JP7540249B2 (ja) | 半導体モジュール | |
| JPH1132426A (ja) | インバータの保護装置 | |
| JP2003070258A (ja) | 電力変換装置 | |
| JPH06327262A (ja) | インバータの保護装置 | |
| CN1040472C (zh) | 逆变器装置的接地检测方法 | |
| JPH06319263A (ja) | インバータ装置 | |
| JP2003230275A (ja) | Ｐｗｍサイクロコンバータの保護方法 | |
| US5604670A (en) | Power converting apparatus and control device for a power converting apparatus | |
| JP2001037244A (ja) | 電力変換装置 | |
| JP2995915B2 (ja) | Ｉｇｂｔインバータの過電流保護回路 | |
| JPH09182463A (ja) | 電圧形インバータのアーム短絡検出装置 | |
| JP2000134947A (ja) | 電力変換器制御装置および電力変換器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040708 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060110 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060523 |