JPH11329850A - 積層チップ部品およびその使用方法 - Google Patents
積層チップ部品およびその使用方法Info
- Publication number
- JPH11329850A JPH11329850A JP13517498A JP13517498A JPH11329850A JP H11329850 A JPH11329850 A JP H11329850A JP 13517498 A JP13517498 A JP 13517498A JP 13517498 A JP13517498 A JP 13517498A JP H11329850 A JPH11329850 A JP H11329850A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- signal transmission
- chip component
- inductor
- inductance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Filters And Equalizers (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
(57)【要約】
【課題】周波数特性が可変な積層チップ部品およびその
使用方法を提供する。 【解決手段】この基体２０内部上層に、螺旋を描きなが
ら上下方向に向かう２つのインダクタ４０，４１を含ん
だ信号伝送路用導体３１を形成し、その信号伝送路用導
体３１の２つのインダクタ４０，４１それぞれの下方に
並ぶ位置に、螺旋を描きながら上下方向に向かう２つの
インダクタ５０，５１を含んだインダクタンス調整用電
流路を構成するインダクタンス調整用導体３５を形成す
る。
使用方法を提供する。 【解決手段】この基体２０内部上層に、螺旋を描きなが
ら上下方向に向かう２つのインダクタ４０，４１を含ん
だ信号伝送路用導体３１を形成し、その信号伝送路用導
体３１の２つのインダクタ４０，４１それぞれの下方に
並ぶ位置に、螺旋を描きながら上下方向に向かう２つの
インダクタ５０，５１を含んだインダクタンス調整用電
流路を構成するインダクタンス調整用導体３５を形成す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、ローパスフイル
タ、ハイパスフイルタ、バンドパスフイルタ、あるいは
バンドエリミネーションフイルタなどとして用いられ
る、インダクタを含む受動回路が搭載された積層チップ
部品およびその使用方法に関する。
タ、ハイパスフイルタ、バンドパスフイルタ、あるいは
バンドエリミネーションフイルタなどとして用いられ
る、インダクタを含む受動回路が搭載された積層チップ
部品およびその使用方法に関する。
【０００２】
【従来の技術】従来より、積層チップ製造技術により、
インダクタとインダクタ以外の受動素子とからなるフイ
ルタ等の電子部品が製造されている。
インダクタとインダクタ以外の受動素子とからなるフイ
ルタ等の電子部品が製造されている。
【０００３】
【発明が解決しようとする課題】従来、積層チップ製造
技術により製造されたフイルタのインダクタのインダク
タンスは固定であるため、そのインダクタを用いたフイ
ルタには固定した周波数特性しか持たせることができな
い。そのため、周波数特性が適合していないままのフイ
ルタが機器に実装されて所望の周波数特性が得られない
という問題や、あるいはその不適合なフイルタのために
必要な信号成分まで除去されてしまう場合にはフイルタ
を実装し直したりしなければならないという問題を生じ
ることがある。また、このようなフイルタを用いた機器
において、インピーダンスの不整合などのために信号波
形が歪められるという問題を引き起こすこともある。
技術により製造されたフイルタのインダクタのインダク
タンスは固定であるため、そのインダクタを用いたフイ
ルタには固定した周波数特性しか持たせることができな
い。そのため、周波数特性が適合していないままのフイ
ルタが機器に実装されて所望の周波数特性が得られない
という問題や、あるいはその不適合なフイルタのために
必要な信号成分まで除去されてしまう場合にはフイルタ
を実装し直したりしなければならないという問題を生じ
ることがある。また、このようなフイルタを用いた機器
において、インピーダンスの不整合などのために信号波
形が歪められるという問題を引き起こすこともある。
【０００４】本発明は、上記事情に鑑み、周波数特性が
可変な積層チップ部品およびその使用方法を提供するこ
とを目的とする。
可変な積層チップ部品およびその使用方法を提供するこ
とを目的とする。
【０００５】
【課題を解決するための手段】上記の目的を達成する本
発明の積層型チップ部品は、 （１）磁性材料を含有する材料からなる基体 （２）上記基体内に形成された、螺旋を描きながら所定
方向に向かう第１のインダクタを含む信号伝送路 （３）上記基体内の、上記第１のインダクタに対し上記
所定方向に並ぶ位置に形成された、螺旋を描きながら該
所定方向に向かう第２のインダクタを含む、インダクタ
ンス調整用電流路 を備えたことを特徴とする。
発明の積層型チップ部品は、 （１）磁性材料を含有する材料からなる基体 （２）上記基体内に形成された、螺旋を描きながら所定
方向に向かう第１のインダクタを含む信号伝送路 （３）上記基体内の、上記第１のインダクタに対し上記
所定方向に並ぶ位置に形成された、螺旋を描きながら該
所定方向に向かう第２のインダクタを含む、インダクタ
ンス調整用電流路 を備えたことを特徴とする。
【０００６】本発明の積層チップ部品は、信号伝送路と
は別にインダクタンス調整用電流路を備えている。この
インダクタンス調整用電流路は、第１のインダクタに対
し所定方向に並ぶ位置に第２のインダクタを備えている
ため、そのインダクタンス調整用電流路に電流を流す
と、第２のインダクタから上記の所定方向に磁束が発生
し、その磁束により、信号伝送路の第１のインダクタの
インダクタンスが変化する。このようにして、インダク
タンスを変化させることにより、信号伝送路の周波数特
性が変化する。つまり、インダクタンス調整用電流路に
電流を流すことにより、信号伝送路の周波数特性を所望
の周波数特性に合わせることができる。
は別にインダクタンス調整用電流路を備えている。この
インダクタンス調整用電流路は、第１のインダクタに対
し所定方向に並ぶ位置に第２のインダクタを備えている
ため、そのインダクタンス調整用電流路に電流を流す
と、第２のインダクタから上記の所定方向に磁束が発生
し、その磁束により、信号伝送路の第１のインダクタの
インダクタンスが変化する。このようにして、インダク
タンスを変化させることにより、信号伝送路の周波数特
性が変化する。つまり、インダクタンス調整用電流路に
電流を流すことにより、信号伝送路の周波数特性を所望
の周波数特性に合わせることができる。
【０００７】また、上記の目的を達成する本発明の積層
型チップ部品の使用方法は、磁性材料を含有する材料か
らなる基体と、上記基体内に形成された、螺旋を描きな
がら所定方向に向かう第１のインダクタを含む信号伝送
路と、上記基体内の、上記第１のインダクタに対し上記
所定方向に並ぶ位置に形成された、螺旋を描きながら該
所定方向に向かう第２のインダクタを含む、インダクタ
ンス調整用電流路とを備えた積層チップ部品を用意し、
上記インダクタンス調整用電流路に、上記第１のインダ
クタのインダクタンスが所望のインダクタンスとなるよ
うに制御された直流電流を供給することを特徴とする。
型チップ部品の使用方法は、磁性材料を含有する材料か
らなる基体と、上記基体内に形成された、螺旋を描きな
がら所定方向に向かう第１のインダクタを含む信号伝送
路と、上記基体内の、上記第１のインダクタに対し上記
所定方向に並ぶ位置に形成された、螺旋を描きながら該
所定方向に向かう第２のインダクタを含む、インダクタ
ンス調整用電流路とを備えた積層チップ部品を用意し、
上記インダクタンス調整用電流路に、上記第１のインダ
クタのインダクタンスが所望のインダクタンスとなるよ
うに制御された直流電流を供給することを特徴とする。
【０００８】インダクタンス調整用電流路に、第１のイ
ンダクタのインダクタンスが所望のインダクタンスとな
るように制御された直流電流を供給すると、信号伝送路
の周波数特性が所望の周波数特性となるように制御され
る。
ンダクタのインダクタンスが所望のインダクタンスとな
るように制御された直流電流を供給すると、信号伝送路
の周波数特性が所望の周波数特性となるように制御され
る。
【０００９】
【発明の実施の形態】以下、本発明の実施形態について
説明する。図１は、本発明の積層チップ部品の第１実施
形態を示す斜視図である。図１に示す積層チップ部品１
０は直方体形状の基体２０を備えている。この基体２０
側面の角には端子電極１１，１２，１３，１４が形成さ
れており、この基体２０内部には螺旋構造を有する導体
パターンが形成されている。
説明する。図１は、本発明の積層チップ部品の第１実施
形態を示す斜視図である。図１に示す積層チップ部品１
０は直方体形状の基体２０を備えている。この基体２０
側面の角には端子電極１１，１２，１３，１４が形成さ
れており、この基体２０内部には螺旋構造を有する導体
パターンが形成されている。
【００１０】図２は、この基体内部に形成された導体パ
ターンを、その基体を透視して模式的に示す、端子電極
１３，１４が形成された側の上方から見た斜視図であ
る。この基体２０内部上層には、信号が伝送する信号伝
送路を構成する信号伝送路用導体３１が形成されてい
る。この信号伝送路用導体３１は、螺旋を描きながら上
下方向に向かう２つのインダクタ４０，４１を含んでお
り、この信号伝送路用導体３１の端３１１，３１２は基
体２０の外面に露出している。また、この基体２０内部
下層には、信号伝送路用導体３１の２つのインダクタ４
０，４１のインダクタンスを調整するインダクタンス調
整用電流路を構成するインダクタンス調整用導体３５が
形成されている。このインダクタンス調整用導体３５
は、信号伝送路用導体３１の２つのインダクタ４０，４
１それぞれの下方に並ぶ位置に、螺旋を描きながら上下
方向に向かう２つのインダクタ５０，５１を含んでお
り、このインダクタンス調整用導体３５の端３５１，３
５２は基体２０の側面に露出している。また、この基体
２０側面の角には、図１に示すように、端子電極１１，
１２，１３，１４が形成されていおり、これら４つの端
子電極のうちの端子電極１１，１２は、それぞれ、信号
伝送路用導体３１の端３１１，３１２に接続されてお
り、端子電極１３，１４は、それぞれ、インダクタンス
調整用導体３５の端３５１，３５２に接続されている。
ターンを、その基体を透視して模式的に示す、端子電極
１３，１４が形成された側の上方から見た斜視図であ
る。この基体２０内部上層には、信号が伝送する信号伝
送路を構成する信号伝送路用導体３１が形成されてい
る。この信号伝送路用導体３１は、螺旋を描きながら上
下方向に向かう２つのインダクタ４０，４１を含んでお
り、この信号伝送路用導体３１の端３１１，３１２は基
体２０の外面に露出している。また、この基体２０内部
下層には、信号伝送路用導体３１の２つのインダクタ４
０，４１のインダクタンスを調整するインダクタンス調
整用電流路を構成するインダクタンス調整用導体３５が
形成されている。このインダクタンス調整用導体３５
は、信号伝送路用導体３１の２つのインダクタ４０，４
１それぞれの下方に並ぶ位置に、螺旋を描きながら上下
方向に向かう２つのインダクタ５０，５１を含んでお
り、このインダクタンス調整用導体３５の端３５１，３
５２は基体２０の側面に露出している。また、この基体
２０側面の角には、図１に示すように、端子電極１１，
１２，１３，１４が形成されていおり、これら４つの端
子電極のうちの端子電極１１，１２は、それぞれ、信号
伝送路用導体３１の端３１１，３１２に接続されてお
り、端子電極１３，１４は、それぞれ、インダクタンス
調整用導体３５の端３５１，３５２に接続されている。
【００１１】以下に、図１に示す積層チップ部品１０の
製造方法について、図３を参照しながら説明する。図３
は、その積層チップ部品の基体を構成する各セラミック
スグリーンシートを積層順に並べて示した平面図であ
る。図３において、上側のシートが基体２０の上面側で
あり、下側のシートが基体２０の下面側である。
製造方法について、図３を参照しながら説明する。図３
は、その積層チップ部品の基体を構成する各セラミック
スグリーンシートを積層順に並べて示した平面図であ
る。図３において、上側のシートが基体２０の上面側で
あり、下側のシートが基体２０の下面側である。
【００１２】基体２０の材料として、磁性材料および誘
電材料を混合した材料を用いる。この材料でセラミック
スグリーンシート（以下、単にシートと呼ぶ）２１＿１
を形成し、そのシート２１＿１表面に、一端３２ｂ，３
３ｂがシート２１＿１の縁にまで延在する２つの導体パ
ターン３２，３３を印刷する。その後、そのシート２１
＿１表面にシート２１＿２を積層する。このシート２１
＿２は、位置Ａ，Ｂそれぞれに、下層に形成されたシー
ト２１＿１に印刷された各導体パターン３２，３３の一
端３２ａ，３３ａそれぞれを露出する貫通孔が設けられ
ている。このシート２１＿２をシート２１＿１に積層し
た後、シート２１＿２の表面に、位置Ａ，Ｂそれぞれに
形成された貫通孔が充填されるように、円周の一部が切
り欠かれた形状の２つの導体パターン３２，３３を印刷
する。これら２つの導体パターン３２，３３は、ぞれぞ
れ、シート２１＿２の位置Ａ，Ｂの貫通孔を充填してい
るため、シート２１＿１，２１＿２それぞれに印刷され
た導体パターン３２どうしは互いに接続されており、ま
た、シート２１＿１，２１＿２の導体パターン３３どう
しも互いに接続されている。尚、この図２では、各シー
トに印刷される導体パターンそれぞれの、互いに接続さ
れる端どうしを破線で繋いで示してある。シート２１＿
２に導体パターン３２，３３を印刷した後、さらにシー
トの積層および導体パターンの印刷を繰り返すことによ
り、円周の一部が切り欠かれた形状の２つの導体パター
ン３２，３３が印刷されたシート２１＿３，２１＿４を
順次積層する。シート２１＿３，２１＿４についても、
シート２１＿２と同様に、点Ａ，Ｂの位置に貫通孔が設
けられており、その貫通孔を充填するように導体パター
ン３２，３３が印刷されている。これにより、シート２
１＿１，２１＿２，２１＿３，２１＿４の導体パターン
３２どうしが電気的に接続されれるとともに、導体パタ
ーン３３どうしも電気的に接続され、図２に示すよう
に、導体パターン３２どうしの接続による螺旋構造の導
体からなるインダクタ４０、および、導体パターン３３
どうしの接続による螺旋構造の導体からなるインダクタ
４１が形成される。シート２１＿４に導体パターン３
２，３３を印刷した後、シート２１＿５を積層する。こ
のシート２１＿５は、位置Ａ，Ｂそれぞれに、下層に形
成されたシート２１＿４に印刷された各導体パターン３
２，３３の一端３２ａ，３３ａそれぞれを露出する貫通
孔が設けられている。このシート２１＿５をシート２１
＿４に積層した後、シート２１＿５の表面に、位置Ａ，
Ｂに形成された貫通孔が充填されるように導体パターン
３４を印刷する。これにより、導体パターン３２どうし
の接続により形成されたインダクタ４０、および、導体
パターン３３どうしの接続により形成されたインダクタ
４１が互いに接続され、インダクタンス調整用導体３５
（図２参照）が形成される。インダクタンス調整用導体
３５を形成した後、シート２１＿５の表面にシート２２
＿１を積層し、そのシート２２＿１表面に導体パターン
３６を印刷する。その後、そのシート２２＿１にシ−ト
２２＿２を積層する。このシート２２＿２は、位置Ａ，
Ｂそれぞれに、下層に形成されたシート２２＿１に印刷
された導体パターン３６の両端３６ａ，３６ｂそれぞれ
を露出する貫通孔が設けられている。シート２２＿１に
シ−ト２２＿２を積層した後、シート２２＿２の表面
に、位置Ａ，Ｂそれぞれに形成された貫通孔が充填され
るように、円周の一部が切り欠かれた形状の２つの導体
パターン３７，３８を印刷する。その後、シートの積層
および導体パターンの印刷を繰り返すことにより、円周
の一部が切り欠かれた形状の２つの導体パターン３７，
３８が印刷されたシート２２＿３，２２＿４と、端３７
ｂ，３８ｂが縁にまで延在する２つの導体パターン３
７，３８が印刷されたシート２２＿５を順次積層する。
これにより、図２に示すように、シート２２＿２，２２
＿３，２２＿４，２２＿５の導体パターン３７どうしが
電気的に接続されて構成されたインダクタ５０、およ
び、導体パターン３８どうしが電気的に接続されて構成
されたインダクタ５１が形成されるとともに、シート２
２＿１に印刷された導体パターン３６により、互いに接
続されたインダクタ５０，５１が形成され、信号伝送路
用導体３１が形成される。その後、シート２２＿５表面
にシート２３を積層する。これにより、信号伝送路用導
体３１およびインダクタンス調整用導体３５が内部に形
成された基体２０が作製される。この基体２０の外面
に、シート２２＿５に印刷された２つの導体パターン３
７，３８それぞれの端３７ｂ，３８ｂ（この端３７ｂ，
３８ｂは、それぞれ、図２において、信号伝送路用導体
３１の端３１１，３１２に相当する）に接続される端子
電極１１，１２と、シート２２＿１に印刷された２つの
導体パターン３２，３３それぞれの端３２ｂ，３３ｂ
（この端３２ｂ，３３ｂは、それぞれ、図２において、
インダクタンス調整用導体３５の端３５１，３５２に相
当する）に接続される端子電極１３，１４を形成するこ
とにより、図１に示す積層チップ部品１０が作製され
る。
電材料を混合した材料を用いる。この材料でセラミック
スグリーンシート（以下、単にシートと呼ぶ）２１＿１
を形成し、そのシート２１＿１表面に、一端３２ｂ，３
３ｂがシート２１＿１の縁にまで延在する２つの導体パ
ターン３２，３３を印刷する。その後、そのシート２１
＿１表面にシート２１＿２を積層する。このシート２１
＿２は、位置Ａ，Ｂそれぞれに、下層に形成されたシー
ト２１＿１に印刷された各導体パターン３２，３３の一
端３２ａ，３３ａそれぞれを露出する貫通孔が設けられ
ている。このシート２１＿２をシート２１＿１に積層し
た後、シート２１＿２の表面に、位置Ａ，Ｂそれぞれに
形成された貫通孔が充填されるように、円周の一部が切
り欠かれた形状の２つの導体パターン３２，３３を印刷
する。これら２つの導体パターン３２，３３は、ぞれぞ
れ、シート２１＿２の位置Ａ，Ｂの貫通孔を充填してい
るため、シート２１＿１，２１＿２それぞれに印刷され
た導体パターン３２どうしは互いに接続されており、ま
た、シート２１＿１，２１＿２の導体パターン３３どう
しも互いに接続されている。尚、この図２では、各シー
トに印刷される導体パターンそれぞれの、互いに接続さ
れる端どうしを破線で繋いで示してある。シート２１＿
２に導体パターン３２，３３を印刷した後、さらにシー
トの積層および導体パターンの印刷を繰り返すことによ
り、円周の一部が切り欠かれた形状の２つの導体パター
ン３２，３３が印刷されたシート２１＿３，２１＿４を
順次積層する。シート２１＿３，２１＿４についても、
シート２１＿２と同様に、点Ａ，Ｂの位置に貫通孔が設
けられており、その貫通孔を充填するように導体パター
ン３２，３３が印刷されている。これにより、シート２
１＿１，２１＿２，２１＿３，２１＿４の導体パターン
３２どうしが電気的に接続されれるとともに、導体パタ
ーン３３どうしも電気的に接続され、図２に示すよう
に、導体パターン３２どうしの接続による螺旋構造の導
体からなるインダクタ４０、および、導体パターン３３
どうしの接続による螺旋構造の導体からなるインダクタ
４１が形成される。シート２１＿４に導体パターン３
２，３３を印刷した後、シート２１＿５を積層する。こ
のシート２１＿５は、位置Ａ，Ｂそれぞれに、下層に形
成されたシート２１＿４に印刷された各導体パターン３
２，３３の一端３２ａ，３３ａそれぞれを露出する貫通
孔が設けられている。このシート２１＿５をシート２１
＿４に積層した後、シート２１＿５の表面に、位置Ａ，
Ｂに形成された貫通孔が充填されるように導体パターン
３４を印刷する。これにより、導体パターン３２どうし
の接続により形成されたインダクタ４０、および、導体
パターン３３どうしの接続により形成されたインダクタ
４１が互いに接続され、インダクタンス調整用導体３５
（図２参照）が形成される。インダクタンス調整用導体
３５を形成した後、シート２１＿５の表面にシート２２
＿１を積層し、そのシート２２＿１表面に導体パターン
３６を印刷する。その後、そのシート２２＿１にシ−ト
２２＿２を積層する。このシート２２＿２は、位置Ａ，
Ｂそれぞれに、下層に形成されたシート２２＿１に印刷
された導体パターン３６の両端３６ａ，３６ｂそれぞれ
を露出する貫通孔が設けられている。シート２２＿１に
シ−ト２２＿２を積層した後、シート２２＿２の表面
に、位置Ａ，Ｂそれぞれに形成された貫通孔が充填され
るように、円周の一部が切り欠かれた形状の２つの導体
パターン３７，３８を印刷する。その後、シートの積層
および導体パターンの印刷を繰り返すことにより、円周
の一部が切り欠かれた形状の２つの導体パターン３７，
３８が印刷されたシート２２＿３，２２＿４と、端３７
ｂ，３８ｂが縁にまで延在する２つの導体パターン３
７，３８が印刷されたシート２２＿５を順次積層する。
これにより、図２に示すように、シート２２＿２，２２
＿３，２２＿４，２２＿５の導体パターン３７どうしが
電気的に接続されて構成されたインダクタ５０、およ
び、導体パターン３８どうしが電気的に接続されて構成
されたインダクタ５１が形成されるとともに、シート２
２＿１に印刷された導体パターン３６により、互いに接
続されたインダクタ５０，５１が形成され、信号伝送路
用導体３１が形成される。その後、シート２２＿５表面
にシート２３を積層する。これにより、信号伝送路用導
体３１およびインダクタンス調整用導体３５が内部に形
成された基体２０が作製される。この基体２０の外面
に、シート２２＿５に印刷された２つの導体パターン３
７，３８それぞれの端３７ｂ，３８ｂ（この端３７ｂ，
３８ｂは、それぞれ、図２において、信号伝送路用導体
３１の端３１１，３１２に相当する）に接続される端子
電極１１，１２と、シート２２＿１に印刷された２つの
導体パターン３２，３３それぞれの端３２ｂ，３３ｂ
（この端３２ｂ，３３ｂは、それぞれ、図２において、
インダクタンス調整用導体３５の端３５１，３５２に相
当する）に接続される端子電極１３，１４を形成するこ
とにより、図１に示す積層チップ部品１０が作製され
る。
【００１３】このように構成された積層チップ部品１０
は、信号伝送路用導体３１とは別にインダクタンス調整
用導体３５を備えている。このインダクタンス調整用導
体３５は２つのインダクタ５０，５１を備えているた
め、そのインダクタンス調整用導体３５に電流を流す
と、インダクタ５０，５１から上下方向に磁束が発生す
る。インダクタ５０，５１は、信号伝送路用導体３１が
備えている２つのインダクタ４０，４１に対し下方に並
ぶ位置に配置されているため、インダクタンス調整用導
体３５のインダクタ５０，５１から発生した磁束によ
り、信号伝送路用導体３１の２つのインダクタ４０，４
１のインダクタンスが変化する。例えば、信号伝送路用
導体３１を伝送する信号を担持する電流が、端３１１
（端子電極１１）から端３１２（端子電極１２）に向か
って流れる場合、その信号伝送路用導体３１が備えてい
る２つのインダクタ４０，４１のうち、インダクタ４０
の内側には矢印ｙ方向（下方）に向かう磁束が発生し、
インダクタ４１の内側には矢印ｘ方向（上方）に向かう
磁束が発生する。一方、インダクタンス調整用導体３５
に、端３５１（端子電極１３）から端３５２（端子電極
１４）に向かって流れる直流電流を供給すると、インダ
クタ５０の内側には矢印ｘ方向に向かう磁束が発生し、
インダクタ５１の内側には矢印ｙ方向に向かう磁束が発
生する。従って、インダクタ４０，４１のインダクタン
スは減少する。また、インダクタンス調整用導体３５に
供給される直流電流の流れる向きを逆向きにすると（直
流電流が、端子電極１４から端子電極１３に向かって流
れる）、今度は逆に、インダクタ５０，５１の内側に
は、それぞれ矢印ｙ，ｘ方向に向かう磁束が発生し、信
号伝送路用導体３１のインダクタ４０，４１のインダク
タンスは増加する。このため、インダクタンス調整用導
体３５に供給される直流電流の大きさや向きを変化させ
ることにより、信号伝送路用導体３１の２つのインダク
タ４０，４１のインダクタンスを所望の値に調整するこ
とができる。従って、この積層チップ部品１０を使用す
るにあたり、この積層チップ部品１０のインダクタンス
調整用導体３５に、信号伝送路用導体３１のインダクタ
４０，４１のインダクタンスが所望のインダクタンスと
なるように制御された直流電流を供給すると、積層チッ
プ部品１０の信号伝送路用導体３１の周波数特性が所望
の周波数特性に合わせられる。
は、信号伝送路用導体３１とは別にインダクタンス調整
用導体３５を備えている。このインダクタンス調整用導
体３５は２つのインダクタ５０，５１を備えているた
め、そのインダクタンス調整用導体３５に電流を流す
と、インダクタ５０，５１から上下方向に磁束が発生す
る。インダクタ５０，５１は、信号伝送路用導体３１が
備えている２つのインダクタ４０，４１に対し下方に並
ぶ位置に配置されているため、インダクタンス調整用導
体３５のインダクタ５０，５１から発生した磁束によ
り、信号伝送路用導体３１の２つのインダクタ４０，４
１のインダクタンスが変化する。例えば、信号伝送路用
導体３１を伝送する信号を担持する電流が、端３１１
（端子電極１１）から端３１２（端子電極１２）に向か
って流れる場合、その信号伝送路用導体３１が備えてい
る２つのインダクタ４０，４１のうち、インダクタ４０
の内側には矢印ｙ方向（下方）に向かう磁束が発生し、
インダクタ４１の内側には矢印ｘ方向（上方）に向かう
磁束が発生する。一方、インダクタンス調整用導体３５
に、端３５１（端子電極１３）から端３５２（端子電極
１４）に向かって流れる直流電流を供給すると、インダ
クタ５０の内側には矢印ｘ方向に向かう磁束が発生し、
インダクタ５１の内側には矢印ｙ方向に向かう磁束が発
生する。従って、インダクタ４０，４１のインダクタン
スは減少する。また、インダクタンス調整用導体３５に
供給される直流電流の流れる向きを逆向きにすると（直
流電流が、端子電極１４から端子電極１３に向かって流
れる）、今度は逆に、インダクタ５０，５１の内側に
は、それぞれ矢印ｙ，ｘ方向に向かう磁束が発生し、信
号伝送路用導体３１のインダクタ４０，４１のインダク
タンスは増加する。このため、インダクタンス調整用導
体３５に供給される直流電流の大きさや向きを変化させ
ることにより、信号伝送路用導体３１の２つのインダク
タ４０，４１のインダクタンスを所望の値に調整するこ
とができる。従って、この積層チップ部品１０を使用す
るにあたり、この積層チップ部品１０のインダクタンス
調整用導体３５に、信号伝送路用導体３１のインダクタ
４０，４１のインダクタンスが所望のインダクタンスと
なるように制御された直流電流を供給すると、積層チッ
プ部品１０の信号伝送路用導体３１の周波数特性が所望
の周波数特性に合わせられる。
【００１４】従来の、例えばフイルタとして用いられる
積層チップ部品は、周波数特性が固定されているため、
周波数特性が適合していないままのフイルタが回路基板
に実装されることがある。この場合、所望の周波数特性
が得られず、必要な信号成分が除去されることがあり、
積層チップ部品を回路基板に実装し直すことが必要であ
った。これに対し、図１〜図３を参照しながら説明した
積層チップ部品１０は、前述したように信号伝送路用導
体３１の２つのインダクタ４０，４１のインダクタンス
を所望の値に調整することができるため、その積層チッ
プ部品１０を、インダクタンス調整用導体３５に、信号
伝送路用導体３１の２つのインダクタ４０，４１のイン
ダクタンスが所望のインダクタンスになるように制御さ
れた直流信号を供給して使用すると、信号伝送路用導体
３１を伝送する信号の周波数特性を所望の周波数特性に
合わせることができ、積層チップ部品１０を回路基板に
実装し直すことは不要である。また、図１に示す積層チ
ップ部品１０は、前述したように、信号伝送路用導体３
１の２つのインダクタ４０，４１のインダクタンスを制
御できるため、インピーダンスの整合が容易に行なえ
る。
積層チップ部品は、周波数特性が固定されているため、
周波数特性が適合していないままのフイルタが回路基板
に実装されることがある。この場合、所望の周波数特性
が得られず、必要な信号成分が除去されることがあり、
積層チップ部品を回路基板に実装し直すことが必要であ
った。これに対し、図１〜図３を参照しながら説明した
積層チップ部品１０は、前述したように信号伝送路用導
体３１の２つのインダクタ４０，４１のインダクタンス
を所望の値に調整することができるため、その積層チッ
プ部品１０を、インダクタンス調整用導体３５に、信号
伝送路用導体３１の２つのインダクタ４０，４１のイン
ダクタンスが所望のインダクタンスになるように制御さ
れた直流信号を供給して使用すると、信号伝送路用導体
３１を伝送する信号の周波数特性を所望の周波数特性に
合わせることができ、積層チップ部品１０を回路基板に
実装し直すことは不要である。また、図１に示す積層チ
ップ部品１０は、前述したように、信号伝送路用導体３
１の２つのインダクタ４０，４１のインダクタンスを制
御できるため、インピーダンスの整合が容易に行なえ
る。
【００１５】次に、基体２０の内部に形成される信号伝
送路用導体３１（図２参照）が有す２つのインダクタ４
０，４１のうちの一方のインダクタ４１に代えて、その
インダクタ４１の巻回方向と逆方向に巻回するインダク
タを有する信号伝送路用導体を基体内に備えた例を示
す。図４は、その基体内部に形成された導体を、その基
体を透視して模式的に示す斜視図である。
送路用導体３１（図２参照）が有す２つのインダクタ４
０，４１のうちの一方のインダクタ４１に代えて、その
インダクタ４１の巻回方向と逆方向に巻回するインダク
タを有する信号伝送路用導体を基体内に備えた例を示
す。図４は、その基体内部に形成された導体を、その基
体を透視して模式的に示す斜視図である。
【００１６】図４に示す信号伝送路用導体３１’のイン
ダクタ４０，４１’は、それぞれ、図１〜図３を参照し
ながら説明した積層チップ部品１０の信号伝送路用導体
３１のインダクタ４０，４１と同様に、インダクタンス
調整用導体３５のインダクタ５０，５１に対し上方に並
ぶ位置に形成されており、この図４に示す信号伝送路用
導体３１’のインダクタ４１’は、図１〜図３を参照し
ながら説明した積層チップ部品１０のインダクタ４１の
巻回方向と反対方向に巻回されている。このように、本
発明では、インダクタの巻回方向を問うものではない。
ダクタ４０，４１’は、それぞれ、図１〜図３を参照し
ながら説明した積層チップ部品１０の信号伝送路用導体
３１のインダクタ４０，４１と同様に、インダクタンス
調整用導体３５のインダクタ５０，５１に対し上方に並
ぶ位置に形成されており、この図４に示す信号伝送路用
導体３１’のインダクタ４１’は、図１〜図３を参照し
ながら説明した積層チップ部品１０のインダクタ４１の
巻回方向と反対方向に巻回されている。このように、本
発明では、インダクタの巻回方向を問うものではない。
【００１７】図５は、本発明の第２実施形態の積層チッ
プ部品を示す斜視図、図６は、図５に示す積層チップ部
品が備えている基体内部に形成された導体を、その基体
を透視して模式的に示す斜視図である。この本発明の第
２実施形態の積層チップ部品の説明にあたっては、図１
に示す積層チップ部品１０の構成要素と同一の構成要素
には同一の符号を付して示し、図１に示す積層チップ部
品１０との相違点のみについて説明する。
プ部品を示す斜視図、図６は、図５に示す積層チップ部
品が備えている基体内部に形成された導体を、その基体
を透視して模式的に示す斜視図である。この本発明の第
２実施形態の積層チップ部品の説明にあたっては、図１
に示す積層チップ部品１０の構成要素と同一の構成要素
には同一の符号を付して示し、図１に示す積層チップ部
品１０との相違点のみについて説明する。
【００１８】この図５に示す積層チップ部品６０を構成
する基体２０の内部には、図６に示すように、信号伝送
路用導体６１とインダクタンス調整用導体６２との間
に、水平に広がる電極６３が形成されている。信号伝送
路用導体６１は、その経路の、インダクタ４０，４１に
挟まれた部分に、電極６３との間に基体２０を構成する
材料を挟んで対向して広がる電極６４を有しており、ま
た、インダクタンス調整用導体６２は、その経路の、イ
ンダクタ５０，５１に挟まれた部分に、電極６３との間
に基体２０を構成する材料を挟んで対向して広がる電極
６５を有している。
する基体２０の内部には、図６に示すように、信号伝送
路用導体６１とインダクタンス調整用導体６２との間
に、水平に広がる電極６３が形成されている。信号伝送
路用導体６１は、その経路の、インダクタ４０，４１に
挟まれた部分に、電極６３との間に基体２０を構成する
材料を挟んで対向して広がる電極６４を有しており、ま
た、インダクタンス調整用導体６２は、その経路の、イ
ンダクタ５０，５１に挟まれた部分に、電極６３との間
に基体２０を構成する材料を挟んで対向して広がる電極
６５を有している。
【００１９】図７は、その基体２０内部に形成された導
体を、その基体を透視して示す側面図である。尚、この
図７では、信号伝送路用導体６１のインダクタ４０，４
１の形状、および、インダクタンス調整用導体６２のイ
ンダクタ５０，５１の形状を簡略化し、これらインダク
タ４０，４１，５０，５１の形状を四角形で示してあ
る。
体を、その基体を透視して示す側面図である。尚、この
図７では、信号伝送路用導体６１のインダクタ４０，４
１の形状、および、インダクタンス調整用導体６２のイ
ンダクタ５０，５１の形状を簡略化し、これらインダク
タ４０，４１，５０，５１の形状を四角形で示してあ
る。
【００２０】信号伝送路用導体６１とインダクタンス調
整用導体６２との間に広がる電極６３と、信号伝送路用
導体６１およびインダクタンス調整用導体６２の電極６
４，６５とにより、この基体２０内部には、キャパシタ
６６，６７が形成されているる。また、信号伝送路用導
体６１とインダクタンス調整用導体６２との間に広がる
電極６３の端縁６３ａ（図６参照）は、基体２０の側面
に露出しており、基体２０側面には、電極６３の端縁６
３ａを覆うようにアース電極６８（図５参照）が形成さ
れている。
整用導体６２との間に広がる電極６３と、信号伝送路用
導体６１およびインダクタンス調整用導体６２の電極６
４，６５とにより、この基体２０内部には、キャパシタ
６６，６７が形成されているる。また、信号伝送路用導
体６１とインダクタンス調整用導体６２との間に広がる
電極６３の端縁６３ａ（図６参照）は、基体２０の側面
に露出しており、基体２０側面には、電極６３の端縁６
３ａを覆うようにアース電極６８（図５参照）が形成さ
れている。
【００２１】基体２０の、キャパシタ６６，６７が形成
される部分の材料には、リラクサ系、チタン酸バリウム
等の高誘電率材料、あるいは、この高誘電率材料とＮｉ
Ｚｎ−フェライト、ＮｉＺｎＣｕ−フェライト等の磁性
体とを混合したもの等が用いられる。このように、積層
チップ部品６０にキャパシタ６６，６７を備えることに
より、ローパスフイルタが得られる。
される部分の材料には、リラクサ系、チタン酸バリウム
等の高誘電率材料、あるいは、この高誘電率材料とＮｉ
Ｚｎ−フェライト、ＮｉＺｎＣｕ−フェライト等の磁性
体とを混合したもの等が用いられる。このように、積層
チップ部品６０にキャパシタ６６，６７を備えることに
より、ローパスフイルタが得られる。
【００２２】
【発明の効果】以上説明したように、本発明によれば、
周波数特性が可変な積層チップ部品が得られる。また、
本発明の積層チップ部品の使用方法を採用することによ
り、積層チップ部品の信号伝送路の周波数特性が所望の
周波数特性となるように制御される。
周波数特性が可変な積層チップ部品が得られる。また、
本発明の積層チップ部品の使用方法を採用することによ
り、積層チップ部品の信号伝送路の周波数特性が所望の
周波数特性となるように制御される。
【図１】本発明の積層チップ部品の第１実施形態を示す
斜視図である。
斜視図である。
【図２】図１に示す積層チップ部品が備えている基体内
部に形成された導体を、その基体を透視して示す、端子
電極１３，１４が形成された側上方から見た斜視図であ
る。
部に形成された導体を、その基体を透視して示す、端子
電極１３，１４が形成された側上方から見た斜視図であ
る。
【図３】積層チップ部品が備えている基体を構成する各
セラミックスグリーンシートを積層順に並べて示した平
面図である。
セラミックスグリーンシートを積層順に並べて示した平
面図である。
【図４】基体内部に形成された、図２に示す導体とは異
なる構造の導体を、その基体を透視して示す斜視図であ
る。
なる構造の導体を、その基体を透視して示す斜視図であ
る。
【図５】本発明の第２実施形態の積層チップ部品を示す
斜視図である。
斜視図である。
【図６】図５に示す積層チップ部品が備えている基体内
部に形成された導体を、その基体を透視して示す斜視図
である。
部に形成された導体を、その基体を透視して示す斜視図
である。
【図７】図６に示す導体を、基体を透視して示す側面図
である。
である。
１０，６０ 積層チップ部品 １１，１２，１３，１４ 端子電極 ２０ 基体 ２１＿１，２１＿２，２１＿３，２１＿４，２１＿５，
２２＿１，２２＿２，２２＿３，２２＿４，２２＿５，
２３ セラミックスグリーンシート ３１，３１’，６１ 信号伝送路用導体 ３１１，３１２，３２ａ，３３ａ，３５１，３５２，３
６ａ，３６ｂ，３７ｂ，３８ｂ 端 ３２，３３，３６，３７，３８ 導体パターン ３５，６２ インダクタンス調整用導体 ４０，４１，４１’，５０，５１ インダクタ ６３，６４，６５ 電極 ６６，６７ キャパシタ ６８ アース電極
２２＿１，２２＿２，２２＿３，２２＿４，２２＿５，
２３ セラミックスグリーンシート ３１，３１’，６１ 信号伝送路用導体 ３１１，３１２，３２ａ，３３ａ，３５１，３５２，３
６ａ，３６ｂ，３７ｂ，３８ｂ 端 ３２，３３，３６，３７，３８ 導体パターン ３５，６２ インダクタンス調整用導体 ４０，４１，４１’，５０，５１ インダクタ ６３，６４，６５ 電極 ６６，６７ キャパシタ ６８ アース電極
Claims (2)
- 【請求項１】 磁性材料を含有する材料からなる基体
と、 前記基体内に形成された、螺旋を描きながら所定方向に
向かう第１のインダクタを含む信号伝送路と、 前記基体内の、前記第１のインダクタに対し前記所定方
向に並ぶ位置に形成された、螺旋を描きながら該所定方
向に向かう第２のインダクタを含む、インダクタンス調
整用電流路とを備えたことを特徴とする積層チップ部
品。 - 【請求項２】 磁性材料を含有する材料からなる基体
と、前記基体内に形成された、螺旋を描きながら所定方
向に向かう第１のインダクタを含む信号伝送路と、前記
基体内の、前記第１のインダクタに対し前記所定方向に
並ぶ位置に形成された、螺旋を描きながら該所定方向に
向かう第２のインダクタを含む、インダクタンス調整用
電流路とを備えた積層チップ部品を用意し、前記インダ
クタンス調整用電流路に、前記第１のインダクタのイン
ダクタンスが所望のインダクタンスとなるように制御さ
れた直流電流を供給することを特徴とする積層チップ部
品の使用方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13517498A JPH11329850A (ja) | 1998-05-18 | 1998-05-18 | 積層チップ部品およびその使用方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13517498A JPH11329850A (ja) | 1998-05-18 | 1998-05-18 | 積層チップ部品およびその使用方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11329850A true JPH11329850A (ja) | 1999-11-30 |
Family
ID=15145573
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13517498A Pending JPH11329850A (ja) | 1998-05-18 | 1998-05-18 | 積層チップ部品およびその使用方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11329850A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007123785A (ja) * | 2005-10-31 | 2007-05-17 | Taiyo Yuden Co Ltd | 可変インダクタ及びそれを利用したアンテナ装置 |
| JP2008235707A (ja) * | 2007-03-22 | 2008-10-02 | Tdk Corp | インダクタ装置及びこのインダクタ装置のインダクタンス調整方法 |
-
1998
- 1998-05-18 JP JP13517498A patent/JPH11329850A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007123785A (ja) * | 2005-10-31 | 2007-05-17 | Taiyo Yuden Co Ltd | 可変インダクタ及びそれを利用したアンテナ装置 |
| JP2008235707A (ja) * | 2007-03-22 | 2008-10-02 | Tdk Corp | インダクタ装置及びこのインダクタ装置のインダクタンス調整方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4376493B2 (ja) | プリント回路ボード | |
| JP4211591B2 (ja) | 積層型電子部品の製造方法および積層型電子部品 | |
| US5225969A (en) | Multilayer hybrid circuit | |
| EP0844625B1 (en) | Multilayer electronic part and method for producing the same | |
| US4904967A (en) | LC composite component | |
| US20020121957A1 (en) | Multilayer impedance component | |
| US6498555B1 (en) | Monolithic inductor | |
| KR20010031161A (ko) | 폴리머층을 갖는 표면 실장 ｌｃ 필터 | |
| WO2017179590A1 (ja) | 受動素子アレイおよびプリント配線板 | |
| US6621378B2 (en) | Filter | |
| JP4432303B2 (ja) | 積層インダクタ | |
| EP2544368B1 (en) | Surface mountable multi-layer ceramic filter | |
| US6551426B2 (en) | Manufacturing method for a laminated ceramic electronic component | |
| KR102064104B1 (ko) | 적층형 전자부품 어레이 및 그 제조방법 | |
| US7012485B2 (en) | Miniature wideband RF choke | |
| JPH06204075A (ja) | 高周波用積層セラミック電子部品およびその製造方法 | |
| JP2000114907A (ja) | フィルタ | |
| JP2909122B2 (ja) | 積層複合部品 | |
| JP6664257B2 (ja) | ローパスフィルター | |
| KR100293307B1 (ko) | 적층형페라이트인덕터및그제조방법 | |
| JPH11354330A (ja) | 積層チップ部品およびその使用方法 | |
| JP2729811B2 (ja) | 積層インダクタとその調整方法 | |
| KR100537740B1 (ko) | 유전체기판 적층형 전압제어발진기 | |
| KR20000040049A (ko) | 적층형 칩 인덕터 | |
| JPH0388311A (ja) | 電子部品及びその電気的特性調整方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020903 |