JPH0388311A

JPH0388311A - 電子部品及びその電気的特性調整方法

Info

Publication number: JPH0388311A
Application number: JP22497989A
Authority: JP
Inventors: Chikashi Nakazawa; 睦士中澤; Yoshizumi Fukui; 福井　義純; Kenichi Hoshi; 健一星
Original assignee: Taiyo Yuden Co Ltd
Current assignee: Taiyo Yuden Co Ltd
Priority date: 1989-08-31
Filing date: 1989-08-31
Publication date: 1991-04-12
Also published as: JPH0561763B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明は積層チップインダクタや積層複合ＬＣチップ等
のいわゆる電子部品に関し、特に、かかる電子部品の構
造及びその電気的特性調整方法に関する。

［従来の技術］従来、積層チップインダクタや積層複合ＬＣチップ等の
いわゆる電子部品、例えば積層複合ＬＣチップのインダ
クタンスのトリミング方法としでは、特公昭６０−５０
０４８号公報に示されたように、表面上に導電パターン
を形成した複数の磁性体シートを積層して積層複合素子
を形成した後、上記積層複合素子のインダクタンス素子
の磁性体の一部を削り取って磁束の通る断面積を減少さ
せてインダクタンス値を減少させて、これにより素子の
電気的特性を調整する方法が知られている。

Ｃ発明が解決しようとする課題］しかしながら、上記の従来の電子部品の電気的特性調整
方法では、積層体を構成する磁性体の一部を削り取って
調整を行うため、トリミング部位の位置あるいはその範
囲を極めて正確に決定してから行わないと、トリミング
によって内部電極が露出し、もしくは破損してしまう等
の危険を生じるというという問題点を有していた。

そこで、本発明は、上記の従来技術における問題点に鑑
み、電子部品の電気的特性のＦ１整を行う場合にも、ト
リミングによって内部電極が露出したり素子が破損して
しまう等の危険のない電子部品及びその電気的特性調整
方法を提供することにある。

［課題を解決するための手段］上記目的を達成するため、本発明において採用した手段
の要旨は、第一に、表面上に導電パターンを形成した複
数のセラミックシートを、それぞれの導電パターンが電
気的に接続されるように積層し、該積層体の一部に上記
導電パターンにより構成される電気素子を外部に電気的
に接続するための外部接続端子を形成した電子部品にお
いて、導電パターンにより形成された電気素子の一部と
電気的に接続された中間外部取出端子を積層体の側面に
取り出すと共に、該中間外部取出端子の一部または全て
を切除可能な導体で互いに接続した電子部品である。

この場合において、積層体の側面に取出された中間外部
取出端子は、積層体の側面に形成された溝内に露出させ
てもよい。

第二に、上記電子部品を用い、中間外部取出端子の一部
または全部を切除可能な導体で互いに接続し、この切除
可能な導体をトリミングすることにより電子部品の電気
的特性を調整する方法である。

第三に、上記電子部品を用い、該中間外部取出端子の一
部または全部を導体で互いに接続する電子部品の電気的
特性を調整する方法である。

この場合において、切除可能な導体をトリミングした部
分は絶縁材で覆うことが望ましく、積層体の側面に、取
出された該中間外部取出端子に沿って溝を形成し、同溝
内ｔこ切除可能な導体と上記絶縁材を形成してもよい。

［作　　　用コ上記電子部品及びその電気的特性調整方法によれば、積
層体の側面に形成した切除可能な導体をトリミングする
か、或は積層体の側面に導体を形成して電子部品の特性
の調整を行なうため、積層体の内部で構成された素子を
破損してしまう等の危険がない。また、積層体の側面の
導体を切除或は積層体の側面に導体を形成するだけでよ
いので、電気的特性の調整工程がきわめて簡便に実施で
きる。

［実　施　例コ以下、本発明の実施例について、添付の図面を参照しな
がら説明する。

第１図に本発明の実施例である電子部品、より具体的に
は、積層体の内部にインダクタンス素子を形成した、い
わゆる積層Ｌチップｌが示されている。この積層Ｌチッ
プｌは、図からも明らかな様に、その表面上にインダク
タンスＬを形成するためのスパイラル状電極パターンを
印刷したセラミックの磁性体シートを積層して積層体２
を形成し、さらに、その側面には短絡用外部電極３を形
成し、その後、この短絡用外部電極３を例えばレーザト
リミング等で取り除いてその電気的特性を調整する。ま
た、図中の符号４．４は、上記積層Ｌチップ１の短絡用
外部電極３が形成された面とは異なる対向する側面に形
成され、上記積層体２の内部において上記スパイラル導
電パターンにより形成された電気素子（すなわち、イン
ダクタンスＬ）を外部に電気的に接続するための外部接
続端子であり、符号５は、上記短絡用外部電極３を積層
体２の側面に設けるために形成した溝、そして、符号６
は、上記溝６内に設けた短絡用外部電極３をレーザトリ
ミングで取り除いた後、この溝５に塗布した絶縁材、す
なわち絶縁コーテイング材である。

上記電子部品の製造方法の具体例について、第２図を参
照しながら、以下に、その詳細を説明する。まず、フェ
ライトを主成分とする磁性体にポリビニルブチラールを
主成分とするバインダーを混合してスラリーを製作する
。このスラリーを、例えばドクターブレード法によりシ
ート状に成型する。続いて、このシート状に成型した磁
性体グリーンシート１０，１０・・・の所定の位置に必
要に応じいわゆるスルーホール１１．１１・・・を設け
る。

次ぎに、この様にして製作した磁性体グリーンシート１
０．１０・・・の表面上に、第２図に示す様に、導電体
パターン１２．１２・・・を印刷する。この印刷された
導電体パターンは、インダクタンスＬを形成する場合に
は、上から第２番目乃至第６番目のシートに見られる様
に、略「コ」の字状の導電体パターン１２．１２・・・
を印刷し、これらを順次重ねて積層体２を形成し、各層
の導電体パターン１２．１２・・・をスルーホール１１
，１１・・・によって電気的に接続して内部にスパイラ
ル状の電極を形成する。また、このスパイラル状の電極
の両端となる上記第２番目のシート及び最後から２番目
のシートの表面上には、その両端電極を外部に電気的に
接続するために、上記導電体パターン１２．１２を磁性
体グリーンシー）１０の端面まで延長して印刷形成して
いる（１２’　　　１２’で示す）。

そして、本発明によれば、積層してインダクタンスＬを
形成する上記磁性体グリーンシート１０の表面上には、
上記インダクタンスＬを形成するための略「コ」の字状
の導電体パターン１２．１２・・・の他、さらに、これ
ら導電パターン１２．１２・・・を積層体２の側面（本
実施例では、図の正面）に取出すための、いわゆる中間
外部取出端子１４．１４・・・を形成している。

以上の様にして形成した磁性体グリーンシー）１０．１
０・・・は、第２図にも示す様に、所定の順番で積層し
、さらにその上下には一定の厚みを持った磁性体グリー
ンシー）１５．１５を重ね、これを温度１２０℃、圧力
５００ｋｇ／ｃｍ”で圧着し、所定の形状にカットして
第３図に示す様な積層体２を得る。この積層体２の内部
において、上記磁性体グリーンシー）　１０゜ｌＯ・・
・の表面上に形成した上記導電体パターン１２．１２・
・・がスパイラル状の電極を構成している様子が第５図
に示されている。そして、本実施例では、第３図中、そ
の正面に示された上記積層体２の側面、すなわち上記中
間外部取出端子１４．１４・・・が露出された側面を切
削して溝５を形成している。

その後、この積層体を大気中９００”Ｃで１時間程焼成
し、第４図に示す様に、積層体２の他の対向する側面（
本実施例では、図の左右の面）に導電ペーストを塗布す
る。さらに、積層Ｌチップ１の側面に形成された溝５に
上記外部接続端子４．４を形成するために用いたとの同
様の導電ペーストを塗布し、図の右側に示す様に、上記
中間外部取出端子１４．１４・・・を全て接続して短絡
させる、いわゆる、上記短絡用外部電極３を形成する。

そして、これを、引き続き、大気中で６００℃の温度で
約１０分程度焼き付けして第４図の積層Ｌチップｌを得
る。このようにして、上記導電パターン１２．１２・・
・で形成した内部電極を外部に電気的に接続するための
外部接続端子４．４を備えた積層Ｌチップｌが得られる
。この積層Ｌチップ１の電気的等価回路が図の右側に示
されている。

以上の様にして得られた積層Ｌチップｌの電気的特性、
すなわち、そのインダクタンスＬは、上記積層Ｌチップ
ｌの両端の外部接続端子４．４を測定器に接続してその
インダクタンス値を測定しながら、上記積層Ｌチップ１
の側面の溝５に形成されたトリミング用の短絡用外部電
極３を、例えばレーザーによって下の端から徐々に取り
除いてゆく。そして、測定されたインダクタンス値が所
定の規格内の値になった時点でトリミングを中止する。

このトリミングにより短絡用外部電極３が取り除かれて
、上記中間外部取出端子１４．１４・・・が露出した溝
５の表面には、絶縁材６としてエポキシ系樹脂を塗布し
て第１図の積層Ｌチップｌを完成する。この様にして完
成した積層Ｌチップ１の等価回路が、参考のため、図の
右側に示されている。

なお、このインダクタンスの調整の範囲は、インダクタ
ンスは巻数の二乗に比例することから、巻数ｎにおける
インダクタンス値をＬｌ　　係数をＡとすれば、以下の
様に表される。

Ｌ　ｎ　”　Ａ　ｎ　”　　　　　　　　　　　　（１
）よって、Ｌｎ＋＋／Ｌｎ＝　（ｎ＋　１　）　２／ｎ”　　　　
（２）と表される。すなわち、巻数が多くなればなる程
インダクタンスの微調整が可能となり、特に本発明にな
る積層Ｌチップｌでは、第６図のグラフにも示す様に、
その巻数が２２タ一ン以上のコイルにおいて、そのイン
ダクタンス値が±１０％以内の調整が可能になる。

第７図及び第８図には、本発明の他の実施例になる電子
部品、より具体的には、積層体の内部にＬＣ回路を形成
した、いわゆる積層複合ＬＣチップ１′が示されている
。この積層複合ＬＣチップ１′は、図からも明らかな様
に、その表面上にコンデンサＣやインダクタンスＬを形
成するための電極パターンを印刷した誘電体または磁性
体セラミックシートｔｏ１　ｔｏ・・・を積層して積層
体２を形成したものであり、図中において、上記第１図
乃至第５図に示した実施例と同じ構成要件には同じ符号
が付されている。

また、上記電子部品の製造方法についても、第８図に示
す様に、作成した磁性体または誘電体グリーンシー）１
０，１０・・・の表面上に導電体パターンを印刷するが
、この印刷された導電体パターンは、例えばコンデンサ
ーＣを形成する場合には、図中に示す誘電体グリーンシ
ート１０．１０・・・の上から２番目及び３番目のシー
トに見られる様に、そのほぼ中央部に矩形の導電体パタ
ーン１３．１３を印刷し、これら導電体パターンが誘電
体グリーンシート１０を挾んで対向する様に重ね合わせ
ることにより形成する。その他、インダクタンスＬの形
成方法は上記第２図に示したと同様である。

そして、上記磁性体グリーンシー）１０の表面上に形成
する略「コ」の字状の導電体パターン１２．１２・・・
の他、さらに、これら導電パターン１２．１２・・・を
積層体２の側面（本実施例では、図の正面）に取出すた
めの、いわゆる中間外部取出端子１４．１４・・・を形
成し、積層体２の側面に上記中間外部取出端子１４．１
４・・・を接続するトリミング用の短絡用外部電極３を
形成した後、上記積層複合ＬＣチップ１′の両端の外部
接続端子４．４を測定器に接続してその周波数−利得特
性を測定しながら、上記積層複合ＬＣチップ１′の側面
の溝５に形成されたトリミング用の短絡用外部電極３を
レーザーによって下の端から徐々に取り除いてその電気
的特性を調整することも上記実施例と同様である。

この様な積層複合ＬＣチップ１′の電気的特性の調整、
特に並列共振トラップを例にとって説明すれば、その共
振周波数ｆは以下の式で与えられる。

ｆ＝１／２ｒ／Ｔで　　　　　　　（３）ここで、Ｌは
インダクタンス値、Ｃはキャパシタンス値である。そし
て、インダクタンスを±１０％変化させることによる上
記共振周波数ｆの変化率は、ｆＬ（１±０．１）／　ｆ　Ｌ＝２ｙｒｆして／２ｚＪＬ　（１±０．　１）Ｃ＝１／
ｒｌ±０．　１＝０．　９５３あるいは　＝１．０５４　　　（４）となり、このことから、約±０．　５％の調整が可能で
あることが判る。

以上に述べた上記実施例では、その電気的特性を調整す
る際には、予め、積層体２の側面に導電パターン１２．
１２・・・を取出すための中間外部取出端子１４．１４
・・・を全てトリミング用の短絡用外部電極３で短絡し
た後、この短絡用外部電極３を取り除いてそのインダク
タンスＬを調整しているが、本発明ではこの方法だけに
限らない。例えば上記チップの特性を測定しながら、上
記積層体の側面に取り出された中間外部取出端子１４．
１４・・・を順次接続し、所定の特性値になる様に短絡
用外部電極３を形成してもよい。また、上記短絡用外部
電極３を形成した積層体側面の溝５は必ずしも形成する
必要はなく、積層体側面に直接上記短絡用外部電極３を
形成しても同様の効果が得られることは明らかであろう
。

［発明の効果］以上の説明からも明らかなように、本発明によれば、内
部素子を破損してしまう等の危険がなく、極めて安全に
かつ簡便に電気的特性を調整することが可能な電子部品
とその調整方法を提供することができる。

【図面の簡単な説明】

第１図は本発明の一実施例になる積層Ｌチップの全体構
造を示す斜視図、第２図乃至第５図は上記積層Ｌチップ
を製造する工程を示す展開図及び斜視図、第６図は上記
積層Ｌチップのインダクタンスの巻数と調整の度合いと
の関係を示すグラフ、そして、第７図及び第８図は本発
明の他の実施例になる積層複合ＬＣチップの全体構造及
び製造工程を示す全体斜視図及び展開図である。ｌ・・・積層Ｌチップ　２・・・積層体　３・・・短絡
用外部電極　４・・・外部接続端子　５・・・溝　６・
・・絶縁材　１０・・・グリーンシー）　　１１・・・
スルーホール　１２・・・導電体パターン　１２′・・
・導電体パターンの端面延長部　１４・・・中間外部取
出端子１５・・・上下のグリーンシート　１３・・・矩
形導電体パターン

Claims

【特許請求の範囲】

（１）　表面上に導電パターンを形成した複数のセラミ
ックシートを、それぞれの導電パターンが電気的に接続
されるように積層し、該積層体の一部に上記導電パター
ンにより構成される電気素子を外部に電気的に接続する
ための外部接続端子を形成した電子部品において、導電
パターンにより形成された電気素子の一部と電気的に接
続された中間外部取出端子を積層体の側面に取り出した
ことを特徴とする電子部品。
（２）　特許請求の範囲第１項において、積層体の側面
に取出された中間外部取出端子は、積層体の側面に形成
された溝内に露出されている電子部品。
（３）　表面上に導電パターンを形成した複数のセラミ
ックシートを、それぞれの導電パターンが電気的に接続
されるように積層し、該積層体の一部に上記導電パター
ンにより構成される電気素子を外部に電気的に接続する
ための外部接続端子を形成した電子部品の電気的特性を
調整する方法において、導電パターンにより形成された
電気素子の一部と電気的に接続された中間外部取出端子
を積層体の側面に取り出した電子部品を用い、中間外部
取出端子の一部または全部を切除可能な導体で互いに接
続し、この切除可能な導体をトリミングすることを特徴
とする電子部品の電気的特性調整方法。
（４）　表面上に導電パターンを形成した複数のセラミ
ックシートを、それぞれの導電パターンが電気的に接続
されるように積層し、該積層体の一部に上記導電パター
ンにより構成される電気素子を外部に電気的に接続する
ための外部接続端子を形成した電子部品の電気的特性を
調整する方法において、導電パターンにより形成された
電気素子の一部と電気的に接続された中間外部取出端子
を積層体の側面に取り出した電子部品を用い、該中間外
部取出端子の一部または全部を導体で互いに接続するこ
とを特徴とする電子部品の電気的特性調整方法。
（５）　特許請求の範囲第３項または第４項において、
中間外部取出端子が露出した部分を絶縁材で覆う電子部
品の電気的特性調整方法。
（６）　特許請求の範囲第３〜５項の何れかにおいて、
中間外部取出端子を露出させた積層体の側面部分に溝を
形成し、同溝内に中間外部取出端子を接続する導体とそ
れらを覆う絶縁材を形成する電子部品の電気的特性調整
方法。