JPH11330292A - 多層基板 - Google Patents
多層基板Info
- Publication number
- JPH11330292A JPH11330292A JP12715698A JP12715698A JPH11330292A JP H11330292 A JPH11330292 A JP H11330292A JP 12715698 A JP12715698 A JP 12715698A JP 12715698 A JP12715698 A JP 12715698A JP H11330292 A JPH11330292 A JP H11330292A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electronic circuit
- layer
- conductor
- conductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 63
- 239000004020 conductor Substances 0.000 claims abstract description 38
- 239000012212 insulator Substances 0.000 claims abstract description 27
- 239000002184 metal Substances 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000000463 material Substances 0.000 abstract description 14
- 238000005530 etching Methods 0.000 abstract description 7
- 230000005855 radiation Effects 0.000 abstract description 4
- 238000010030 laminating Methods 0.000 abstract description 3
- 239000010409 thin film Substances 0.000 description 12
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 7
- 239000011347 resin Substances 0.000 description 7
- 229920005989 resin Polymers 0.000 description 7
- 239000000956 alloy Substances 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 6
- 239000000919 ceramic Substances 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 239000007769 metal material Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229910018509 Al—N Inorganic materials 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 238000003754 machining Methods 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 229910017083 AlN Inorganic materials 0.000 description 1
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- 229910018540 Si C Inorganic materials 0.000 description 1
- 229910004337 Ti-Ni Inorganic materials 0.000 description 1
- 229910011209 Ti—Ni Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- LTPBRCUWZOMYOC-UHFFFAOYSA-N beryllium oxide Inorganic materials O=[Be] LTPBRCUWZOMYOC-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- ODINCKMPIJJUCX-UHFFFAOYSA-N calcium oxide Inorganic materials [Ca]=O ODINCKMPIJJUCX-UHFFFAOYSA-N 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- KHYBPSFKEHXSLX-UHFFFAOYSA-N iminotitanium Chemical compound [Ti]=N KHYBPSFKEHXSLX-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- QAOWNCQODCNURD-UHFFFAOYSA-N sulfuric acid Substances OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【課題】 基板の放熱を容易にし、所定の耐振性を満た
す基板強度を有し、電子回路の高密度化、小型化を可能
にした多層基板を提供しようとするものである。 【解決手段】 高熱伝導性及び低膨張性を有する基板の
両面に、絶縁体層及び導体層を必要な層数だけ繰り返し
て積層し、絶縁体層及び／又は導体層をエッチングして
所定の電子回路パターンを形成してなることを特徴とす
る電子回路用多層基板である。
す基板強度を有し、電子回路の高密度化、小型化を可能
にした多層基板を提供しようとするものである。 【解決手段】 高熱伝導性及び低膨張性を有する基板の
両面に、絶縁体層及び導体層を必要な層数だけ繰り返し
て積層し、絶縁体層及び／又は導体層をエッチングして
所定の電子回路パターンを形成してなることを特徴とす
る電子回路用多層基板である。
Description
【０００１】
【発明の属する技術分野】本発明は、電子回路の高密度
化、小型化に適した多層基板に関する。
化、小型化に適した多層基板に関する。
【０００２】
【従来の技術】従来の電子回路用基板には、樹脂材料や
セラミック材料が用いられ、専ら基板の片面上に回路を
形成することについて研究開発がなされてきた。
セラミック材料が用いられ、専ら基板の片面上に回路を
形成することについて研究開発がなされてきた。
【０００３】しかし、樹脂基板やセラミック基板には、
次の問題点がある。 (i) 樹脂基板やセラミック基板は、熱伝導性が悪いた
め、電子回路からの発熱を十分に放熱することができ
ず、電子回路に不具合をもたらす恐れがある。 (ii)樹脂基板やセラミック基板は、強度が小さいため、
耐振性に問題がある。 (iii) 樹脂基板は、高温で接着強度が大幅に低下する。 (iv)樹脂基板は、ベアチップのダイレクトボンディング
が樹脂材料との熱膨張係数の差により困難である。 (v) セラミック基板は、焼結後の寸法誤差やソリの発生
により、大型基板の作製が難しい。 (vi)樹脂基板及びセラミック基板は、高周波における耐
ノイズ性が悪く、特にクロストーク（平行した信号線間
で発生するノイズ）が問題となる。 (vii) 基板の片面に電子回路を形成する場合は、部品等
の実装に制約があるため、電子機器の小型化が難しい。
次の問題点がある。 (i) 樹脂基板やセラミック基板は、熱伝導性が悪いた
め、電子回路からの発熱を十分に放熱することができ
ず、電子回路に不具合をもたらす恐れがある。 (ii)樹脂基板やセラミック基板は、強度が小さいため、
耐振性に問題がある。 (iii) 樹脂基板は、高温で接着強度が大幅に低下する。 (iv)樹脂基板は、ベアチップのダイレクトボンディング
が樹脂材料との熱膨張係数の差により困難である。 (v) セラミック基板は、焼結後の寸法誤差やソリの発生
により、大型基板の作製が難しい。 (vi)樹脂基板及びセラミック基板は、高周波における耐
ノイズ性が悪く、特にクロストーク（平行した信号線間
で発生するノイズ）が問題となる。 (vii) 基板の片面に電子回路を形成する場合は、部品等
の実装に制約があるため、電子機器の小型化が難しい。
【０００４】
【発明が解決しようとする課題】そこで、本発明では、
上記の欠点を解消し、基板の放熱を容易にし、所定の耐
振性を満たす基板強度を有し、電子回路の高密度化、小
型化を可能にした多層基板を提供しようとするものであ
る。
上記の欠点を解消し、基板の放熱を容易にし、所定の耐
振性を満たす基板強度を有し、電子回路の高密度化、小
型化を可能にした多層基板を提供しようとするものであ
る。
【０００５】
【課題を解決するための手段】本発明は、次の手段を採
用することにより、上記の課題の解決に成功したもので
ある。 (1) 高熱伝導性及び低膨張性を有する基板の両面に、絶
縁体層及び導体層を必要な層数だけ繰り返して積層し、
絶縁体層及び／又は導体層をエッチングして所定の電子
回路パターンを形成してなることを特徴とする電子回路
用多層基板。
用することにより、上記の課題の解決に成功したもので
ある。 (1) 高熱伝導性及び低膨張性を有する基板の両面に、絶
縁体層及び導体層を必要な層数だけ繰り返して積層し、
絶縁体層及び／又は導体層をエッチングして所定の電子
回路パターンを形成してなることを特徴とする電子回路
用多層基板。
【０００６】(2) 前記電子回路パターンに対応する前記
基板に予め穴を開け、前記絶縁体層及び前記導体層を積
層し、前記穴に導体を充填することにより、前記基板の
両面の前記導体層を相互に接続して電子回路を形成して
なることを特徴とする上記(1) 記載の電子回路用多層基
板。
基板に予め穴を開け、前記絶縁体層及び前記導体層を積
層し、前記穴に導体を充填することにより、前記基板の
両面の前記導体層を相互に接続して電子回路を形成して
なることを特徴とする上記(1) 記載の電子回路用多層基
板。
【０００７】(3) 前記絶縁体層と前記導体層との間に、
両者の密着性を確保するための薄い金属層を設けてなる
ことを特徴とする上記(1) 又は(2) 記載の電子回路用多
層基板。
両者の密着性を確保するための薄い金属層を設けてなる
ことを特徴とする上記(1) 又は(2) 記載の電子回路用多
層基板。
【０００８】図１は、本発明の１具体例を示した多層基
板の断面図である。高熱伝導性及び低膨張性を有する基
板１に対し、電子回路パターンに対応する面間接続穴４
を予め開けておき、基板１の両面に絶縁体層２及び導体
層３を積層し、絶縁体層２及び／又は導体層３をエッチ
ングして所定の電子回路パターンを形成し、基板１の両
面の導体層３を接続する必要のある面間接続穴４には導
体を充填し、接続が不用の面間接続穴４はレジスト材５
で封鎖する。
板の断面図である。高熱伝導性及び低膨張性を有する基
板１に対し、電子回路パターンに対応する面間接続穴４
を予め開けておき、基板１の両面に絶縁体層２及び導体
層３を積層し、絶縁体層２及び／又は導体層３をエッチ
ングして所定の電子回路パターンを形成し、基板１の両
面の導体層３を接続する必要のある面間接続穴４には導
体を充填し、接続が不用の面間接続穴４はレジスト材５
で封鎖する。
【０００９】
【発明の実施の形態】本発明の基板は、導電性物質で構
成することができ、具体的には、Ｔｉ系合金、Ｆｅ−Ｎ
ｉ系合金、Ｔｉ−Ｎｉ系合金、及び、Ａｌ−Ｎから選択
される合金で作製することができる。なお、本発明の基
板は上記の金属材料を用いた複合材を用いることも可能
である。
成することができ、具体的には、Ｔｉ系合金、Ｆｅ−Ｎ
ｉ系合金、Ｔｉ−Ｎｉ系合金、及び、Ａｌ−Ｎから選択
される合金で作製することができる。なお、本発明の基
板は上記の金属材料を用いた複合材を用いることも可能
である。
【００１０】これらの基板材料を用いることにより、下
記の特性を確保することが可能になった。 (i) 熱伝導性に優れているため、電子回路からの発熱を
効率的に逃がすことができ、多層基板の信頼性を向上さ
せることができた。 (ii)基板の強度が一般の金属材料と同等レベルであるた
め、優れた耐振性を得ることができた。
記の特性を確保することが可能になった。 (i) 熱伝導性に優れているため、電子回路からの発熱を
効率的に逃がすことができ、多層基板の信頼性を向上さ
せることができた。 (ii)基板の強度が一般の金属材料と同等レベルであるた
め、優れた耐振性を得ることができた。
【００１１】(iii) これらの基板材料の熱膨張係数が、
ベアチップ材料の熱膨張係数に近いため、ベアチップの
実装信頼性が高く、─５５〜＋１５０℃で２００回の温
度サイクル試験にも十分に耐えることが確認された。 (iv)これらの基板材料を用いることにより、寸法誤差及
びソリを小さく抑えることが可能になり、±０．０５ｍ
ｍ以下の精度で基板を作製できるため、大型基板の製造
が可能になった。
ベアチップ材料の熱膨張係数に近いため、ベアチップの
実装信頼性が高く、─５５〜＋１５０℃で２００回の温
度サイクル試験にも十分に耐えることが確認された。 (iv)これらの基板材料を用いることにより、寸法誤差及
びソリを小さく抑えることが可能になり、±０．０５ｍ
ｍ以下の精度で基板を作製できるため、大型基板の製造
が可能になった。
【００１２】(v) 基板材料として金属材料を用いること
ができるので、基板を電源グランドとして使用すること
により、高周波信号に対する耐ノイズ性が向上した。特
に、５ＧＨｚのスイッチング評価試験において、優れた
耐クロストーク性を有することが確認された。 (vi)基板の両面に電子回路を一体的に形成することがで
き、片側基板に比べて約２倍の部品高密度実装が可能に
なった。
ができるので、基板を電源グランドとして使用すること
により、高周波信号に対する耐ノイズ性が向上した。特
に、５ＧＨｚのスイッチング評価試験において、優れた
耐クロストーク性を有することが確認された。 (vi)基板の両面に電子回路を一体的に形成することがで
き、片側基板に比べて約２倍の部品高密度実装が可能に
なった。
【００１３】本発明の絶縁体層及び導体層は、ＣＶＤ法
（Chemical vapour deposition) やＰＶＤ法（Physical
vapour deposition) 等により積層して形成される。そ
して、絶縁体層及び導体層は、化学的エッチングや機械
加工で必要な部分のみを残して除去し、電子回路を形成
することができる。
（Chemical vapour deposition) やＰＶＤ法（Physical
vapour deposition) 等により積層して形成される。そ
して、絶縁体層及び導体層は、化学的エッチングや機械
加工で必要な部分のみを残して除去し、電子回路を形成
することができる。
【００１４】ここで、絶縁体層を構成する絶縁材料とし
ては、Ａｌ2 Ｏ3 、ＳｉＯ2 、ＡｌＮ、ＢｅＯ、Ｓｉ
Ｃ、ＣａＯ、Ｎａ2 Ｏ、ＭｇＯ等を用いることができ
る。前記の絶縁体層の厚みは、１〜１０μｍの範囲が適
当である。また、導体層を構成する導電性材料として
は、Ａｌ、Ｃｕ、Ａｕ、Ａｇ、Ｎｉ、Ｃｒ、Ｐｔ等を用
いることができる。前記の導体層の厚みは、１〜１０μ
ｍの範囲が適当である。
ては、Ａｌ2 Ｏ3 、ＳｉＯ2 、ＡｌＮ、ＢｅＯ、Ｓｉ
Ｃ、ＣａＯ、Ｎａ2 Ｏ、ＭｇＯ等を用いることができ
る。前記の絶縁体層の厚みは、１〜１０μｍの範囲が適
当である。また、導体層を構成する導電性材料として
は、Ａｌ、Ｃｕ、Ａｕ、Ａｇ、Ｎｉ、Ｃｒ、Ｐｔ等を用
いることができる。前記の導体層の厚みは、１〜１０μ
ｍの範囲が適当である。
【００１５】さらに、電子回路パターンに対応したベア
チップ材料を蒸着して回路を形成することができる。ベ
アチップ材料として、Ｐｄ、Ｐｔ、Ｎｉ、Ｚｎ等の抵抗
値の大きな材料や、Ａｌ2 Ｏ3 、ＳｉＯ、ＳｉＯ2 、Ｂ
ｅＯ、ＭｇＣ、ＡｌＮ等の誘電率の高い材料を用いるこ
とができる。
チップ材料を蒸着して回路を形成することができる。ベ
アチップ材料として、Ｐｄ、Ｐｔ、Ｎｉ、Ｚｎ等の抵抗
値の大きな材料や、Ａｌ2 Ｏ3 、ＳｉＯ、ＳｉＯ2 、Ｂ
ｅＯ、ＭｇＣ、ＡｌＮ等の誘電率の高い材料を用いるこ
とができる。
【００１６】本発明は、基板の両面に絶縁体層及び導体
層を蒸着して電子回路を形成するが、電子回路パターン
に対応する位置の基板に予め穴を開け、絶縁体層及び導
体層を積層するときに前記穴に導体材料を充填すること
により、基板を貫いて導体層を相互に接続して基板の両
面の電子回路を一体的に機能するように形成する。前記
の穴は、直径０．３〜２．０ｍｍの範囲が適当である。
層を蒸着して電子回路を形成するが、電子回路パターン
に対応する位置の基板に予め穴を開け、絶縁体層及び導
体層を積層するときに前記穴に導体材料を充填すること
により、基板を貫いて導体層を相互に接続して基板の両
面の電子回路を一体的に機能するように形成する。前記
の穴は、直径０．３〜２．０ｍｍの範囲が適当である。
【００１７】また、本発明では、絶縁体層と導体層の密
着性を向上させ、マイグレーションを防止するために、
両者の間に２０００オングストローム程度の薄い金属
層、具体的には、Ｃｒ、Ｎｉ等の層を介在させることが
好ましい。
着性を向上させ、マイグレーションを防止するために、
両者の間に２０００オングストローム程度の薄い金属
層、具体的には、Ｃｒ、Ｎｉ等の層を介在させることが
好ましい。
【００１８】
【実施例】〔実施例１〕厚さ１ｍｍでサイズ１００×１
００ｍｍのＴｉ系合金、Ｆｅ−Ｎｉ系合金、Ａｌ−Ｎ等
の高熱伝導性かつ低熱膨張性の基板を用い、予め直径
０．３〜２．０ｍｍの穴を機械加工で開け、基板表面及
び穴の周囲を研磨加工して角をなくした。次に、真空度
１０-7〜１０-6Ｔｏｒｒの下で基板を２００±３０℃に
加熱して、蒸着速度３〜２０オングストローム／ｓｅｃ
で上記基板表面に厚さ１〜１０μｍのＡｌ2 Ｏ3 絶縁体
層を蒸着する。絶縁体層の成膜は、絶縁耐電圧に応じて
２〜５回に分割して行うこともできる。例えば、５００
ＶＤＣ−１０9 Ω以上のときには３分割で膜厚を各１．
０μｍづつ成膜できる。
００ｍｍのＴｉ系合金、Ｆｅ−Ｎｉ系合金、Ａｌ−Ｎ等
の高熱伝導性かつ低熱膨張性の基板を用い、予め直径
０．３〜２．０ｍｍの穴を機械加工で開け、基板表面及
び穴の周囲を研磨加工して角をなくした。次に、真空度
１０-7〜１０-6Ｔｏｒｒの下で基板を２００±３０℃に
加熱して、蒸着速度３〜２０オングストローム／ｓｅｃ
で上記基板表面に厚さ１〜１０μｍのＡｌ2 Ｏ3 絶縁体
層を蒸着する。絶縁体層の成膜は、絶縁耐電圧に応じて
２〜５回に分割して行うこともできる。例えば、５００
ＶＤＣ−１０9 Ω以上のときには３分割で膜厚を各１．
０μｍづつ成膜できる。
【００１９】次に、密着性を確保するために、上記基板
両面に厚さ２０００オングストロームのＣｒ薄膜を蒸着
し、その上に厚さ３μｍのＡｕ導体層を蒸着し、さらに
厚さ２０００オングストロームのＣｒ薄膜を蒸着する。
上記の薄膜は、密着性の向上、マイグレーションの防
止、Ａｌ2 Ｏ3 絶縁体層のエッチング信頼性の向上に大
きな役割をする。
両面に厚さ２０００オングストロームのＣｒ薄膜を蒸着
し、その上に厚さ３μｍのＡｕ導体層を蒸着し、さらに
厚さ２０００オングストロームのＣｒ薄膜を蒸着する。
上記の薄膜は、密着性の向上、マイグレーションの防
止、Ａｌ2 Ｏ3 絶縁体層のエッチング信頼性の向上に大
きな役割をする。
【００２０】上記のＣｒ薄膜、Ａｕ導体層及びＣｒ薄膜
を形成した後、これらを所定のパターンに化学的にエッ
チングして電子回路を形成する。このエッチングには、
濃硫酸と濃硝酸の混合液を用いて常温で行う。上記のＣ
ｒ薄膜は、Ｎｉ薄膜に変更することも可能である。
を形成した後、これらを所定のパターンに化学的にエッ
チングして電子回路を形成する。このエッチングには、
濃硫酸と濃硝酸の混合液を用いて常温で行う。上記のＣ
ｒ薄膜は、Ｎｉ薄膜に変更することも可能である。
【００２１】なお、必要に応じて、上記Ｃｒ薄膜の上
に、上記と同様にＡｌ2 Ｏ3 絶縁体層、Ｃｒ薄膜、Ａｕ
導体層及びＣｒ薄膜を蒸着してさらなる多層化した後、
Ｃｒ薄膜、Ａｕ導体層及びＣｒ薄膜をエッチングして電
子回路を形成することも可能である。このような積層を
さらに繰り返すこも可能である。
に、上記と同様にＡｌ2 Ｏ3 絶縁体層、Ｃｒ薄膜、Ａｕ
導体層及びＣｒ薄膜を蒸着してさらなる多層化した後、
Ｃｒ薄膜、Ａｕ導体層及びＣｒ薄膜をエッチングして電
子回路を形成することも可能である。このような積層を
さらに繰り返すこも可能である。
【００２２】また、上記のＡｌ2 Ｏ3 絶縁体層に直径
０．３〜１．０μｍのビアホールを開け、必要なビアホ
ールにＡｕ導体を充填し、不要なビアホールはレジスト
材でシールをして該絶縁体層の上下の電子回路を一体的
に接続する。Ａｌ2 Ｏ3 絶縁体層のビアホールは、リン
酸・硝酸混合液を用いて７５℃程度でエッチングして形
成する。このエッチングによれば、下層のＡｕ導体層上
で確実に止めることができる。
０．３〜１．０μｍのビアホールを開け、必要なビアホ
ールにＡｕ導体を充填し、不要なビアホールはレジスト
材でシールをして該絶縁体層の上下の電子回路を一体的
に接続する。Ａｌ2 Ｏ3 絶縁体層のビアホールは、リン
酸・硝酸混合液を用いて７５℃程度でエッチングして形
成する。このエッチングによれば、下層のＡｕ導体層上
で確実に止めることができる。
【００２３】
【発明の効果】本発明は、上記の構成を採用することに
より、基板の放熱を確実にし、優れた耐振性を有し、電
子回路の高密度化、小型化を可能にした多層基板の提供
が可能になった。
より、基板の放熱を確実にし、優れた耐振性を有し、電
子回路の高密度化、小型化を可能にした多層基板の提供
が可能になった。
【図１】本発明の１具体例である多層基板の断面図であ
る。
る。
Claims (3)
- 【請求項１】 高熱伝導性及び低膨張性を有する基板の
両面に、絶縁体層及び導体層を必要な層数だけ繰り返し
て積層し、絶縁体層及び／又は導体層をエッチングして
所定の電子回路パターンを形成してなることを特徴とす
る電子回路用多層基板。 - 【請求項２】 前記電子回路パターンに対応する前記基
板に予め穴を開け、前記絶縁体層及び前記導体層を積層
し、前記穴に導体を充填することにより、前記基板の両
面の前記導体層を相互に接続して電子回路を形成してな
ることを特徴とする請求項１記載の電子回路用多層基
板。 - 【請求項３】 前記絶縁体層と前記導体層との間に、両
者の密着性を確保するための薄い金属層を設けてなるこ
とを特徴とする請求項１又は２記載の電子回路用多層基
板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12715698A JPH11330292A (ja) | 1998-05-11 | 1998-05-11 | 多層基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12715698A JPH11330292A (ja) | 1998-05-11 | 1998-05-11 | 多層基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11330292A true JPH11330292A (ja) | 1999-11-30 |
Family
ID=14953030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12715698A Pending JPH11330292A (ja) | 1998-05-11 | 1998-05-11 | 多層基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11330292A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100843368B1 (ko) | 2007-03-02 | 2008-07-03 | 삼성전기주식회사 | 다층 인쇄회로기판의 제조방법 |
| US20110109332A1 (en) * | 2009-11-09 | 2011-05-12 | Murata Manufacturing Co., Ltd. | Electrical characteristic measuring substrate |
-
1998
- 1998-05-11 JP JP12715698A patent/JPH11330292A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100843368B1 (ko) | 2007-03-02 | 2008-07-03 | 삼성전기주식회사 | 다층 인쇄회로기판의 제조방법 |
| US20110109332A1 (en) * | 2009-11-09 | 2011-05-12 | Murata Manufacturing Co., Ltd. | Electrical characteristic measuring substrate |
| US8698514B2 (en) * | 2009-11-09 | 2014-04-15 | Murata Manufacturing Co., Ltd. | Electrical characteristic measuring substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6184477B1 (en) | Multi-layer circuit substrate having orthogonal grid ground and power planes | |
| US5027253A (en) | Printed circuit boards and cards having buried thin film capacitors and processing techniques for fabricating said boards and cards | |
| JP3112059B2 (ja) | 薄膜多層配線基板及びその製法 | |
| KR101076061B1 (ko) | 3차원의 모든 유기체 배선 구조들을 제조하기 위한 방법 | |
| US6159586A (en) | Multilayer wiring substrate and method for producing the same | |
| JP3094481B2 (ja) | 電子回路装置とその製造方法 | |
| TW448709B (en) | Low-thermal expansion circuit board and multilayer circuit board | |
| JPH1154921A (ja) | 多層配線基板 | |
| JPH0716094B2 (ja) | 配線板の製造法 | |
| JP2522869B2 (ja) | 多層回路装置の製造方法 | |
| JPH0312994A (ja) | 多層配線板の製造方法 | |
| KR20250063713A (ko) | 초박형 고밀도 다층 상호접속 세라믹 기판의 제조 방법 | |
| JPH07142867A (ja) | 多層基板及びその製造方法 | |
| JPH11330292A (ja) | 多層基板 | |
| JPS61212096A (ja) | 多層配線板 | |
| JPS61111598A (ja) | ガラスセラミツクス多層基板の製造方法 | |
| JPH0832244A (ja) | 多層配線基板 | |
| JPH11176998A (ja) | 配線基板 | |
| JP3659441B2 (ja) | 配線基板 | |
| JP2002016329A (ja) | 配線基板およびその製造方法 | |
| CA1287694C (en) | Composite dielectric structure for optimizing electrical performance in highperformance chip support packages | |
| TW423034B (en) | Method for forming low-impedance high-density deposited-on-laminate structures having reduced stress | |
| JPS6180896A (ja) | 多層配線基板 | |
| JPS61194842A (ja) | 半導体素子搭載用基板 | |
| JP2690643B2 (ja) | 配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Effective date: 20040113 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040312 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20040506 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Effective date: 20041130 Free format text: JAPANESE INTERMEDIATE CODE: A02 |