JPH11330913A - デジタルフィルタ - Google Patents
デジタルフィルタInfo
- Publication number
- JPH11330913A JPH11330913A JP10135787A JP13578798A JPH11330913A JP H11330913 A JPH11330913 A JP H11330913A JP 10135787 A JP10135787 A JP 10135787A JP 13578798 A JP13578798 A JP 13578798A JP H11330913 A JPH11330913 A JP H11330913A
- Authority
- JP
- Japan
- Prior art keywords
- coefficient
- digital filter
- shifter
- filter
- roll
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 スペクトラム拡散通信の無線通信装置などで
好適に用いられ、デジタル信号の不要側波帯を除去する
デジタルフィルタを、簡単な構成で実現する。 【解決手段】 実データ間に補間データを内挿してオー
バサンプリングを行い、所望とするローパスフィルタ特
性を実現するようにしたFIR型のデジタルフィルタ1
1において、ロールオフフィルタのインパルス応答の特
性に着目して、ロールオフ率が0以外である場合、すな
わち理想フィルタ特性でない場合に、タップ数を限定す
るとともに、係数乗算処理を、該係数を分解した部分係
数を実現するシフタSと、そのシフタからの出力を加算
する加算器Kとによって実現する。したがって、複雑な
乗算器を用いることなく、比較的構成の簡単なシフタと
加算器とによって乗算処理を実現することができるとと
もに、ロールオフフィルタのタップ数を必要最小限と
し、回路規模の縮小化を図ることができる。
好適に用いられ、デジタル信号の不要側波帯を除去する
デジタルフィルタを、簡単な構成で実現する。 【解決手段】 実データ間に補間データを内挿してオー
バサンプリングを行い、所望とするローパスフィルタ特
性を実現するようにしたFIR型のデジタルフィルタ1
1において、ロールオフフィルタのインパルス応答の特
性に着目して、ロールオフ率が0以外である場合、すな
わち理想フィルタ特性でない場合に、タップ数を限定す
るとともに、係数乗算処理を、該係数を分解した部分係
数を実現するシフタSと、そのシフタからの出力を加算
する加算器Kとによって実現する。したがって、複雑な
乗算器を用いることなく、比較的構成の簡単なシフタと
加算器とによって乗算処理を実現することができるとと
もに、ロールオフフィルタのタップ数を必要最小限と
し、回路規模の縮小化を図ることができる。
Description
【0001】
【発明の属する技術分野】本発明は、データ通信などに
あたって好適に実施されるデジタルフィルタに関し、特
に伝送などによる符号間干渉をなくすことができるナイ
キストフィルタを実現することができるロールオフフィ
ルタに関する。
あたって好適に実施されるデジタルフィルタに関し、特
に伝送などによる符号間干渉をなくすことができるナイ
キストフィルタを実現することができるロールオフフィ
ルタに関する。
【0002】
【従来の技術】一般に、デジタル信号は、データレート
に比べて非常に広い範囲にスペクトラムが拡がっている
ことが知られている。たとえば、図10(a)で示すよ
うなデジタル信号の前記データレートが、1(Mbp
s)であるとき、そのスペクトラムは、図10(b)で
示すように拡がっている。
に比べて非常に広い範囲にスペクトラムが拡がっている
ことが知られている。たとえば、図10(a)で示すよ
うなデジタル信号の前記データレートが、1(Mbp
s)であるとき、そのスペクトラムは、図10(b)で
示すように拡がっている。
【0003】一方、画像や音声などのデジタル信号を伝
送するにあたって、使用可能な周波数帯域幅は、用途や
目的などに対応して細かく区分されている。したがっ
て、限られた周波数帯域で多くの情報を伝送するために
は、データ転送レートの向上、または所定のデータ転送
レートの信号を狭帯域化して、いくつかのデータを周波
数分割で多重化することが考えられる。特に無線通信の
分野では、電波資源の利用効率を向上するために、ベー
スバンド信号の不要な側波帯を抑圧して、前記狭帯域化
を図ることが有効である。
送するにあたって、使用可能な周波数帯域幅は、用途や
目的などに対応して細かく区分されている。したがっ
て、限られた周波数帯域で多くの情報を伝送するために
は、データ転送レートの向上、または所定のデータ転送
レートの信号を狭帯域化して、いくつかのデータを周波
数分割で多重化することが考えられる。特に無線通信の
分野では、電波資源の利用効率を向上するために、ベー
スバンド信号の不要な側波帯を抑圧して、前記狭帯域化
を図ることが有効である。
【0004】しかしながら、前記デジタル信号のスペク
トラムを狭帯域化すると、符号間の干渉が生じて、ビッ
ト誤りを生じる可能性がある。そこで、狭帯域化を図り
つつ、符号間干渉を生じないフィルタとして、ナイキス
トフィルタが広く用いられている。
トラムを狭帯域化すると、符号間の干渉が生じて、ビッ
ト誤りを生じる可能性がある。そこで、狭帯域化を図り
つつ、符号間干渉を生じないフィルタとして、ナイキス
トフィルタが広く用いられている。
【0005】ナイキストによって与えられ、符号間干渉
のない前記ナイキストフィルタを実現するロールオフフ
ィルタR(f)の特性は、下式および図11で示され
る。
のない前記ナイキストフィルタを実現するロールオフフ
ィルタR(f)の特性は、下式および図11で示され
る。
【0006】
【数1】
【0007】ここで、Tは符号間隔であり、αは0≦α
≦1の値をとるロールオフ率である。ロールオフフィル
タR(f)は、ナイキストフィルタの機能を実現するフ
ィルタの一種として良く知られており、以降の説明で
は、ナイキストフィルタをロールオフフィルタとして表
現する。
≦1の値をとるロールオフ率である。ロールオフフィル
タR(f)は、ナイキストフィルタの機能を実現するフ
ィルタの一種として良く知られており、以降の説明で
は、ナイキストフィルタをロールオフフィルタとして表
現する。
【0008】前記図11において、Wは遷移期間であ
り、α=0の理想フィルタ特性である場合には、該遷移
期間Wは0となり、ロールオフ率αが大きくなる程、該
遷移期間Wも大きくなる。図11では、ロールオフ率α
が0.5の場合の遷移期間を示している。
り、α=0の理想フィルタ特性である場合には、該遷移
期間Wは0となり、ロールオフ率αが大きくなる程、該
遷移期間Wも大きくなる。図11では、ロールオフ率α
が0.5の場合の遷移期間を示している。
【0009】前記図11で示すように、単位符号間隔1
T内で符号の遷移を完了することによって、図12
(b)において、破線で示すような干渉波が存在して
も、○印で示す所定の読取ポイントで読み取った読取デ
ータから、実線で示すデータ、すなわち図12(a)で
示す符号データを再現することができ、符号間干渉のな
い伝送路を実現するためのフィルタ特性を実現すること
ができる。
T内で符号の遷移を完了することによって、図12
(b)において、破線で示すような干渉波が存在して
も、○印で示す所定の読取ポイントで読み取った読取デ
ータから、実線で示すデータ、すなわち図12(a)で
示す符号データを再現することができ、符号間干渉のな
い伝送路を実現するためのフィルタ特性を実現すること
ができる。
【0010】また、前記ロールオフフィルタR(f)の
インパルス応答r(t)は、
インパルス応答r(t)は、
【0011】
【数2】
【0012】で示される。このようなロールオフフィル
タR(f)に、正負の極性を持つランダムなインパルス
列δn(n=…,−1,0,1,…)を与えると、出力
には、
タR(f)に、正負の極性を持つランダムなインパルス
列δn(n=…,−1,0,1,…)を与えると、出力
には、
【0013】
【数3】
【0014】が得られる。
【0015】このようなフィルタ特性は、L,C,R等
のアナログ素子を用いて実現しようとすると、計算機を
用いた高度な設計が要求されるけれども、前記ナイキス
トフィルタに限らず広く用いられている、タップ付きの
遅延回路を用いたFIR(Finite Impulse Responce )
フィルタまたは非巡回型フィルタと呼ばれるデジタルフ
ィルタで、比較的容易に実現することができる。
のアナログ素子を用いて実現しようとすると、計算機を
用いた高度な設計が要求されるけれども、前記ナイキス
トフィルタに限らず広く用いられている、タップ付きの
遅延回路を用いたFIR(Finite Impulse Responce )
フィルタまたは非巡回型フィルタと呼ばれるデジタルフ
ィルタで、比較的容易に実現することができる。
【0016】図13は、前記FIR型の典型的な従来技
術のデジタルフィルタ1の電気的構成を示すブロック図
である。この図13で示すように、FIR型の一般的な
デジタルフィルタは、縦続接続された多段の遅延器d
1,d2,…,dnと、乗算器g0,g1,…,gn
と、加算回路2とを備えて構成されている。入力信号x
(n)は、各遅延器d1〜dnで順次遅延されてゆき、
各遅延器d1〜dnの入出力をタップとして、各タップ
でのデータに、乗算器g0〜gnによってそれぞれ係数
h0〜hnを乗算し、その乗算結果を加算回路2で加算
して、出力信号y(n)を得るように構成されている。
術のデジタルフィルタ1の電気的構成を示すブロック図
である。この図13で示すように、FIR型の一般的な
デジタルフィルタは、縦続接続された多段の遅延器d
1,d2,…,dnと、乗算器g0,g1,…,gn
と、加算回路2とを備えて構成されている。入力信号x
(n)は、各遅延器d1〜dnで順次遅延されてゆき、
各遅延器d1〜dnの入出力をタップとして、各タップ
でのデータに、乗算器g0〜gnによってそれぞれ係数
h0〜hnを乗算し、その乗算結果を加算回路2で加算
して、出力信号y(n)を得るように構成されている。
【0017】加算回路2は、2つの乗算器g0,g1;
g2,g3;…;g(n−1),gnからの出力を相互
に加算する加算器k11,k12,…,k1mと、2つ
の加算器k11,k12;…;k1(m−1),k1m
の出力を順次加算してゆく加算器k21,…,k2jと
を備えて構成されている。
g2,g3;…;g(n−1),gnからの出力を相互
に加算する加算器k11,k12,…,k1mと、2つ
の加算器k11,k12;…;k1(m−1),k1m
の出力を順次加算してゆく加算器k21,…,k2jと
を備えて構成されている。
【0018】
【発明が解決しようとする課題】上述のようなデジタル
フィルタ1では、タップ数nを多くする程、良好なフィ
ルタ特性を得ることができる。しかしながら、前記タッ
プ数nを増加すると、遅延器d1〜dnおよび加算器k
11〜k1m;k21〜k2jの増加だけでなく、実装
スペース中で大きな割合を占める乗算器g0〜gnの増
加に伴って、回路規模が拡大してしまうという問題があ
る。
フィルタ1では、タップ数nを多くする程、良好なフィ
ルタ特性を得ることができる。しかしながら、前記タッ
プ数nを増加すると、遅延器d1〜dnおよび加算器k
11〜k1m;k21〜k2jの増加だけでなく、実装
スペース中で大きな割合を占める乗算器g0〜gnの増
加に伴って、回路規模が拡大してしまうという問題があ
る。
【0019】一方、無線通信、特にその秘匿性、データ
伝送容量および送信電力等、多くの利点を有し、近年注
目されているスペクトラム拡散通信では、送信信号に拡
散信号を付加する変調処理や受信信号から拡散信号を除
去する復調処理などの多くのデジタル信号処理が必要と
なる。
伝送容量および送信電力等、多くの利点を有し、近年注
目されているスペクトラム拡散通信では、送信信号に拡
散信号を付加する変調処理や受信信号から拡散信号を除
去する復調処理などの多くのデジタル信号処理が必要と
なる。
【0020】このため、前記スペクトラム拡散通信を行
うパーソナルコンピュータ用の無線LANや携帯機器の
通信ユニットとして使用される場合には、実装スペー
ス、コストおよび消費電力等の観点から、回路規模の縮
小化および使用部品数の削減が強く要望される。また、
小型化の目的で各回路素子の集積回路化を進めるときに
も、できるだけ少ない回路で構成することが、開発期間
の短縮および開発コストの削減の点から有利である。
うパーソナルコンピュータ用の無線LANや携帯機器の
通信ユニットとして使用される場合には、実装スペー
ス、コストおよび消費電力等の観点から、回路規模の縮
小化および使用部品数の削減が強く要望される。また、
小型化の目的で各回路素子の集積回路化を進めるときに
も、できるだけ少ない回路で構成することが、開発期間
の短縮および開発コストの削減の点から有利である。
【0021】本発明の目的は、部品点数、コスト、電力
消費および開発期間等を削減することができる、簡単な
構成のデジタルフィルタを提供することである。
消費および開発期間等を削減することができる、簡単な
構成のデジタルフィルタを提供することである。
【0022】
【課題を解決するための手段】請求項1の発明に係るデ
ジタルフィルタは、タップ付きの遅延手段を複数段縦続
接続し、各タップからの出力に予め定める係数を乗算し
た後、相互に加算することによって補間サンプルを得る
ようにした非巡回型のデジタルフィルタにおいて、ロー
ルオフ率が0でない場合、前記係数の乗算を、シフタ
と、加算手段とによって実現することを特徴とする。
ジタルフィルタは、タップ付きの遅延手段を複数段縦続
接続し、各タップからの出力に予め定める係数を乗算し
た後、相互に加算することによって補間サンプルを得る
ようにした非巡回型のデジタルフィルタにおいて、ロー
ルオフ率が0でない場合、前記係数の乗算を、シフタ
と、加算手段とによって実現することを特徴とする。
【0023】上記の構成によれば、非巡回(FIR)型
のデジタルフィルタにおいて、演算して得られたデータ
を補間サンプルとして符号間隔T毎の実データ間に挿入
するにあたって、ロールオフ率が0でない場合、したが
って理想フィルタ特性ではない場合には、まず、入力デ
ータに乗算すべき係数、すなわち所望とするオーバーサ
ンプルを実現することができ、符号間隔で正規化された
サンプリング周期t/T(t:サンプリング周期、T:
符号間隔)、たとえば2倍オーバーサンプルの場合には
±0.5,±1.5…、3倍オーバーサンプルの場合に
は±0.33,±0.67,±1.33,±1.67…
における所望とするロールオフ率でのインパルス応答の
レベルに対応した係数を、図4で示すロールオフフィル
タのインパルス応答特性から求める。次に、その係数を
分解した各部分係数に対応したシフト量でシフト動作を
行うシフタによって入力データをそれぞれシフトし、各
シフタからの出力を加算手段で加算することによって、
前記補間サンプルを作成する。たとえば、0.75の係
数を乗算する場合、入力データを、LSB側に1ビット
シフトした0.5相当のデータと、前記LSB側に2ビ
ットシフトした0.25相当のデータとを加算して、所
望とする前記0.75の係数を乗算したデータを得る。
のデジタルフィルタにおいて、演算して得られたデータ
を補間サンプルとして符号間隔T毎の実データ間に挿入
するにあたって、ロールオフ率が0でない場合、したが
って理想フィルタ特性ではない場合には、まず、入力デ
ータに乗算すべき係数、すなわち所望とするオーバーサ
ンプルを実現することができ、符号間隔で正規化された
サンプリング周期t/T(t:サンプリング周期、T:
符号間隔)、たとえば2倍オーバーサンプルの場合には
±0.5,±1.5…、3倍オーバーサンプルの場合に
は±0.33,±0.67,±1.33,±1.67…
における所望とするロールオフ率でのインパルス応答の
レベルに対応した係数を、図4で示すロールオフフィル
タのインパルス応答特性から求める。次に、その係数を
分解した各部分係数に対応したシフト量でシフト動作を
行うシフタによって入力データをそれぞれシフトし、各
シフタからの出力を加算手段で加算することによって、
前記補間サンプルを作成する。たとえば、0.75の係
数を乗算する場合、入力データを、LSB側に1ビット
シフトした0.5相当のデータと、前記LSB側に2ビ
ットシフトした0.25相当のデータとを加算して、所
望とする前記0.75の係数を乗算したデータを得る。
【0024】したがって、構成の複雑な乗算器は不要と
なり、係数乗算回路の構成を大幅に簡略化することがで
きる。これによって、部品点数、コスト、電力消費およ
び開発期間等の削減が可能となり、前記スペクトラム拡
散通信によるデータ通信装置などで好適に用いることが
できる。
なり、係数乗算回路の構成を大幅に簡略化することがで
きる。これによって、部品点数、コスト、電力消費およ
び開発期間等の削減が可能となり、前記スペクトラム拡
散通信によるデータ通信装置などで好適に用いることが
できる。
【0025】また、請求項2の発明に係るデジタルフィ
ルタは、タップ付きの遅延手段を複数段縦続接続し、各
タップからの出力に予め定める係数を乗算した後、相互
に加算することによって補間サンプルを得るようにした
非巡回型のデジタルフィルタにおいて、タップ数を、所
望とするロールオフ率に対応したインパルス応答のレベ
ルに基づいて限定することを特徴とする。
ルタは、タップ付きの遅延手段を複数段縦続接続し、各
タップからの出力に予め定める係数を乗算した後、相互
に加算することによって補間サンプルを得るようにした
非巡回型のデジタルフィルタにおいて、タップ数を、所
望とするロールオフ率に対応したインパルス応答のレベ
ルに基づいて限定することを特徴とする。
【0026】上記の構成によれば、前記図4で示すロー
ルオフフィルタのインパルス応答特性から明らかなよう
に、ロールオフ率αが0以外の場合には、t/Tが或る
程度大きくなるとインパルス応答は収束している。たと
えば、α=1.0、すなわち前記図11における遷移領
域Wが最も広く、インパルス応答が最も鈍い場合で、t
/T=1.5程度で収束している。したがってこの場
合、タップは±0.5,±1.5の4段あれば良く、最
小の構成で、必要なフィルタリング特性を得ることがで
きる。
ルオフフィルタのインパルス応答特性から明らかなよう
に、ロールオフ率αが0以外の場合には、t/Tが或る
程度大きくなるとインパルス応答は収束している。たと
えば、α=1.0、すなわち前記図11における遷移領
域Wが最も広く、インパルス応答が最も鈍い場合で、t
/T=1.5程度で収束している。したがってこの場
合、タップは±0.5,±1.5の4段あれば良く、最
小の構成で、必要なフィルタリング特性を得ることがで
きる。
【0027】さらにまた、請求項3の発明に係るデジタ
ルフィルタは、前記タップ数を、前記t/Tが±4まで
に限定することを特徴とする。
ルフィルタは、前記タップ数を、前記t/Tが±4まで
に限定することを特徴とする。
【0028】上記の構成によれば、前記図4で示すよう
に、ロールオフ率αが0以外の値であれば、任意の値
で、インパルス応答はほぼt/T=4までに収束してお
り、ロールオフ率αが小さい場合にも、実用上問題なく
フィルタリングを行うことができる。
に、ロールオフ率αが0以外の値であれば、任意の値
で、インパルス応答はほぼt/T=4までに収束してお
り、ロールオフ率αが小さい場合にも、実用上問題なく
フィルタリングを行うことができる。
【0029】また、請求項4の発明に係るデジタルフィ
ルタは、ローパスフィルタを実現するにあたって、正の
係数に関するシフタと負の係数に関するシフタとの間
で、2ビット以上シフトするシフト量と個数とを相互に
等しくすることを特徴とする。
ルタは、ローパスフィルタを実現するにあたって、正の
係数に関するシフタと負の係数に関するシフタとの間
で、2ビット以上シフトするシフト量と個数とを相互に
等しくすることを特徴とする。
【0030】上記の構成によれば、微小な係数分が正の
係数側と負の係数側とで相互に等しくなり、係数が所定
ビットで打切られていても、入力データに含まれる直流
成分まで正確に保存することができ、直流域から応答特
性を有するローパスフィルタを実現することができる。
係数側と負の係数側とで相互に等しくなり、係数が所定
ビットで打切られていても、入力データに含まれる直流
成分まで正確に保存することができ、直流域から応答特
性を有するローパスフィルタを実現することができる。
【0031】さらにまた、請求項5の発明に係るデジタ
ルフィルタは、相互に等しい係数が乗算されるタップ出
力は、加算手段で相互に加算された後、シフタでシフト
処理されることを特徴とする。
ルフィルタは、相互に等しい係数が乗算されるタップ出
力は、加算手段で相互に加算された後、シフタでシフト
処理されることを特徴とする。
【0032】上記の構成によれば、タップ係数の対称性
を利用して、シフタ数をほぼ1/2に削減することがで
きる。
を利用して、シフタ数をほぼ1/2に削減することがで
きる。
【0033】また、請求項6の発明に係るデジタルフィ
ルタは、前記加算処理を、異符号の係数同士で行うこと
を特徴とする。
ルタは、前記加算処理を、異符号の係数同士で行うこと
を特徴とする。
【0034】上記の構成によれば、計算途中でのオーバ
ーフローの発生を抑制し、加算結果を正しく保存した誤
差のない出力を得ることができる。
ーフローの発生を抑制し、加算結果を正しく保存した誤
差のない出力を得ることができる。
【0035】また、通常、負の係数の乗算は、2の補数
器を用いて、正の係数のデータの全ビットの極性を反転
した上で、「1」を加算することによって行われ、こう
して求めた負の係数と他の正の係数との異符号の係数の
加算を、本発明では、加算器で負の係数の成分と正の係
数との加算を行った後、キャリービット入力から1を加
算することによって実現する。
器を用いて、正の係数のデータの全ビットの極性を反転
した上で、「1」を加算することによって行われ、こう
して求めた負の係数と他の正の係数との異符号の係数の
加算を、本発明では、加算器で負の係数の成分と正の係
数との加算を行った後、キャリービット入力から1を加
算することによって実現する。
【0036】したがって、前記補数器のような加算器が
不要になり、構成を簡略化することができる。
不要になり、構成を簡略化することができる。
【0037】
【発明の実施の形態】図1は本発明の実施の一形態のデ
ジタルフィルタ11の電気的構成を示すブロック図であ
り、図2はそのデジタルフィルタ11の基本的な考え方
を説明するためのブロック図であり、図3はこのデジタ
ルフィルタ11の動作を説明するための図である。
ジタルフィルタ11の電気的構成を示すブロック図であ
り、図2はそのデジタルフィルタ11の基本的な考え方
を説明するためのブロック図であり、図3はこのデジタ
ルフィルタ11の動作を説明するための図である。
【0038】本発明は、入力信号X(n)を、図3にお
いて○印で示す所定の符号間隔T毎にサンプリングして
得られた実入力データであるパルス…,A(n−1),
A(n),A(n+1),A(n+2),…(総称する
ときには参照符Aで示す)から、×印で示す補間データ
であるパルス…,B(n),…(総称するときには参照
符Bで示す)を求め、パルスA間にパルスBを内挿し
て、2倍オーバサンプリングを行い、ローパスフィルタ
動作を実現する。
いて○印で示す所定の符号間隔T毎にサンプリングして
得られた実入力データであるパルス…,A(n−1),
A(n),A(n+1),A(n+2),…(総称する
ときには参照符Aで示す)から、×印で示す補間データ
であるパルス…,B(n),…(総称するときには参照
符Bで示す)を求め、パルスA間にパルスBを内挿し
て、2倍オーバサンプリングを行い、ローパスフィルタ
動作を実現する。
【0039】図3は、補間の様子を説明するタイミング
チャートである。A(n)は、現時点での入力パルスの
レベルを示し、A(n−1)は、1サンプル周期(=1
T:1符号間隔)だけ以前の入力パルスのレベルを表
し、A(n+1),A(n+2)は、それぞれ1サンプ
ル周期および2サンプル周期だけ、先行した入力パルス
のレベルを表す。
チャートである。A(n)は、現時点での入力パルスの
レベルを示し、A(n−1)は、1サンプル周期(=1
T:1符号間隔)だけ以前の入力パルスのレベルを表
し、A(n+1),A(n+2)は、それぞれ1サンプ
ル周期および2サンプル周期だけ、先行した入力パルス
のレベルを表す。
【0040】本例では、後述するように、前記補間パル
スB(n)は、タイミングnとn+1との中間点に、そ
の補間点の前後2サンプル(合計4サンプル分)の入力
パルスA(n+2),A(n+1);A(n),A(n
−1)によるインパルス応答分を畳み込むことで近似す
る。
スB(n)は、タイミングnとn+1との中間点に、そ
の補間点の前後2サンプル(合計4サンプル分)の入力
パルスA(n+2),A(n+1);A(n),A(n
−1)によるインパルス応答分を畳み込むことで近似す
る。
【0041】図4は、先にナイキストによって与えられ
た符号間干渉のないフィルタ特性から、前記式2に従っ
て、ロールオフ率αを変化してインパルス応答r(t)
を求めた計算結果を示すグラフである。縦軸はインパル
ス応答のレベル、すなわち係数を表し、横軸は符号間隔
Tで正規化されたサンプリング周期tを表す。
た符号間干渉のないフィルタ特性から、前記式2に従っ
て、ロールオフ率αを変化してインパルス応答r(t)
を求めた計算結果を示すグラフである。縦軸はインパル
ス応答のレベル、すなわち係数を表し、横軸は符号間隔
Tで正規化されたサンプリング周期tを表す。
【0042】まず、前記デジタルフィルタ11に所望と
するロールオフ率αを決定する。なお、説明の簡略化の
ために、本例では、α=0.5として説明する。けれど
も本発明では、α=0以外であれば、任意の値が選択さ
れてもよい。次に、所望とするオーバサンプリングの倍
数を決定する。ここでも本例では、説明の簡略化のため
に、2倍オーバサンプリングとする。けれども、3倍以
上の高次であってもよいことは言うまでもない。
するロールオフ率αを決定する。なお、説明の簡略化の
ために、本例では、α=0.5として説明する。けれど
も本発明では、α=0以外であれば、任意の値が選択さ
れてもよい。次に、所望とするオーバサンプリングの倍
数を決定する。ここでも本例では、説明の簡略化のため
に、2倍オーバサンプリングとする。けれども、3倍以
上の高次であってもよいことは言うまでもない。
【0043】前記2倍オーバサンプリングであると、サ
ンプリング周期tを符号間隔Tで正規化(t/T)する
と、0.5となる。したがって、入力信号X(n)の実
データで得られるt/T=0,1,2,…のパルスA間
に、t/T=0.5,1.5,2.5,…の補間パルス
Bを挿入してゆくことになる。また、前記インパルス応
答r(t)は、時間的に対称な関係になるので、t/T
=±0.5,±1,±1.5,…のそれぞれのタイミン
グにおけるインパルス応答r(t)のレベルは同一とな
る。本例では、α=0.5において、t/T=±2以上
でほぼ収束していることから、前記補間パルスB(n)
を、前述のように前後2サンプルの入力パルスA(n+
2),A(n+1);A(n),A(n−1)のインパ
ルス応答分を畳みこむことで近似する。
ンプリング周期tを符号間隔Tで正規化(t/T)する
と、0.5となる。したがって、入力信号X(n)の実
データで得られるt/T=0,1,2,…のパルスA間
に、t/T=0.5,1.5,2.5,…の補間パルス
Bを挿入してゆくことになる。また、前記インパルス応
答r(t)は、時間的に対称な関係になるので、t/T
=±0.5,±1,±1.5,…のそれぞれのタイミン
グにおけるインパルス応答r(t)のレベルは同一とな
る。本例では、α=0.5において、t/T=±2以上
でほぼ収束していることから、前記補間パルスB(n)
を、前述のように前後2サンプルの入力パルスA(n+
2),A(n+1);A(n),A(n−1)のインパ
ルス応答分を畳みこむことで近似する。
【0044】すなわち、入力パルスA(n+2)のデー
タに乗算する係数をH1、入力パルスA(n+1)のデ
ータに乗算する係数をH2、入力パルスA(n)のデー
タに乗算する係数をH3、入力パルスA(n−1)のデ
ータに乗算する係数をH4とすると、 B(n)=H1×A(n+2)+H2×A(n+1) +H3×A(n)+H4×A(n−1) …(4) から求める。
タに乗算する係数をH1、入力パルスA(n+1)のデ
ータに乗算する係数をH2、入力パルスA(n)のデー
タに乗算する係数をH3、入力パルスA(n−1)のデ
ータに乗算する係数をH4とすると、 B(n)=H1×A(n+2)+H2×A(n+1) +H3×A(n)+H4×A(n−1) …(4) から求める。
【0045】また、たとえば3倍オーバサンプリングを
行う場合には、2つの補間パルスB(na),B(n
b)に対して、補間パルスB(na)を、t/T=±
0.33におけるインパルス応答のレベルを係数H2
a,H3aとし、t/T=±1.33におけるインパル
ス応答のレベルを係数H1a,H4aとして、前記入力
パルスA(n+2),A(n+1);A(n),A(n
−1)に乗算して求め、補間パルスB(nb)を、t/
T=±0.67におけるインパルス応答のレベルを係数
H2b,H3bとし、t/T=±1.67におけるイン
パルス応答のレベルを係数H1b,H4bとして、前記
入力パルスA(n+2),A(n+1);A(n),A
(n−1)に乗算して求めるようにすればよい。
行う場合には、2つの補間パルスB(na),B(n
b)に対して、補間パルスB(na)を、t/T=±
0.33におけるインパルス応答のレベルを係数H2
a,H3aとし、t/T=±1.33におけるインパル
ス応答のレベルを係数H1a,H4aとして、前記入力
パルスA(n+2),A(n+1);A(n),A(n
−1)に乗算して求め、補間パルスB(nb)を、t/
T=±0.67におけるインパルス応答のレベルを係数
H2b,H3bとし、t/T=±1.67におけるイン
パルス応答のレベルを係数H1b,H4bとして、前記
入力パルスA(n+2),A(n+1);A(n),A
(n−1)に乗算して求めるようにすればよい。
【0046】さらにまた、4倍オーバサンプリングの場
合には、t/T=±0.25,±0.5,±0.75;
±1.25,±1.5,…におけるインパルス応答のレ
ベルを係数として用いるようにすればよい。また、ロー
ルオフ率αが0.3程度の小さな値となると、たとえば
前記2倍オーバサンプリングにおいては、図4から、さ
らにt/T=±2.5と、t/T=±3.5とのタイミ
ングにおけるインパルス応答のレベルを係数として、畳
み込みを追加すればよい。
合には、t/T=±0.25,±0.5,±0.75;
±1.25,±1.5,…におけるインパルス応答のレ
ベルを係数として用いるようにすればよい。また、ロー
ルオフ率αが0.3程度の小さな値となると、たとえば
前記2倍オーバサンプリングにおいては、図4から、さ
らにt/T=±2.5と、t/T=±3.5とのタイミ
ングにおけるインパルス応答のレベルを係数として、畳
み込みを追加すればよい。
【0047】本実施の形態では、後述するように、最小
の回路構成で補間パルスB(n)を求めるために、係数
H1(=H4)および係数H2(=H3)は、それぞれ
図4から求められる値−0.11および−0.58に近
似した、−0.078125および0.578125に
選ぶ。これらの係数H1.H2を、それぞれ、 H1=−0.078125=−0.0625+(−0.015625) …(5) H2=0.578125=0.5+0.0625+0.015625 …(6) に分解し、それぞれの部分係数の乗算を、入力データを
LSB(Least Significant Bit )側にシフトさせるシ
フタで実現する。すなわち、0.5,0.0625,
0.015625の部分係数を、それぞれ1ビット、4
ビット、6ビットのシフタで得る。
の回路構成で補間パルスB(n)を求めるために、係数
H1(=H4)および係数H2(=H3)は、それぞれ
図4から求められる値−0.11および−0.58に近
似した、−0.078125および0.578125に
選ぶ。これらの係数H1.H2を、それぞれ、 H1=−0.078125=−0.0625+(−0.015625) …(5) H2=0.578125=0.5+0.0625+0.015625 …(6) に分解し、それぞれの部分係数の乗算を、入力データを
LSB(Least Significant Bit )側にシフトさせるシ
フタで実現する。すなわち、0.5,0.0625,
0.015625の部分係数を、それぞれ1ビット、4
ビット、6ビットのシフタで得る。
【0048】すなわち、図2を参照して、前記所定の1
符号間隔T毎にパルスAが含まれる入力信号X(n)
は、相互に縦続接続され、図示しないクロック信号源か
らのクロック信号に応答して、前記1符号間隔Tだけ遅
延を行う遅延器D1,D2,D3,D4によって、順次
遅延されてゆく。したがって、遅延器D3からの出力を
現在のパルスA(n)とすると、遅延器D4からの出力
は、1サンプル周期だけ前のパルスA(n−1)とな
り、遅延器D1,D2からの出力は、それぞれ2サンプ
ル周期後のパルスA(n+2)および1サンプル周期後
のパルスA(n+1)となる。
符号間隔T毎にパルスAが含まれる入力信号X(n)
は、相互に縦続接続され、図示しないクロック信号源か
らのクロック信号に応答して、前記1符号間隔Tだけ遅
延を行う遅延器D1,D2,D3,D4によって、順次
遅延されてゆく。したがって、遅延器D3からの出力を
現在のパルスA(n)とすると、遅延器D4からの出力
は、1サンプル周期だけ前のパルスA(n−1)とな
り、遅延器D1,D2からの出力は、それぞれ2サンプ
ル周期後のパルスA(n+2)および1サンプル周期後
のパルスA(n+1)となる。
【0049】パルスA(n+2)に前記係数H1を乗算
するにあたって、式5で示すようにして得られた部分係
数にそれぞれ対応したシフタS11,S12が設けられ
ており、シフタS11では、部分係数−0.0625に
対応したLSB側への4ビットシフトおよび(−1)の
乗算が行われ、シフタS12では、部分係数−0.01
5625に対応した6ビットシフトおよび(−1)の乗
算が行われる。シフタS11,S12からの出力は、加
算器K1で相互に加算され、これによってパルスA(n
+2)に係数H1が乗算された値を得ることができる。
なお、前記シフタS11,S12における(−1)の乗
算処理は、後述するように、加算器K1の入力側で対応
される。
するにあたって、式5で示すようにして得られた部分係
数にそれぞれ対応したシフタS11,S12が設けられ
ており、シフタS11では、部分係数−0.0625に
対応したLSB側への4ビットシフトおよび(−1)の
乗算が行われ、シフタS12では、部分係数−0.01
5625に対応した6ビットシフトおよび(−1)の乗
算が行われる。シフタS11,S12からの出力は、加
算器K1で相互に加算され、これによってパルスA(n
+2)に係数H1が乗算された値を得ることができる。
なお、前記シフタS11,S12における(−1)の乗
算処理は、後述するように、加算器K1の入力側で対応
される。
【0050】同様に、パルスA(n−1)には、前記シ
フタS11,S12とそれぞれ同様のシフタS41,S
42によって、部分係数0.0625および0.015
625の乗算および(−1)の乗算が行われ、その乗算
結果が加算器K4で相互に加算されて、係数H4の乗算
値が求められる。
フタS11,S12とそれぞれ同様のシフタS41,S
42によって、部分係数0.0625および0.015
625の乗算および(−1)の乗算が行われ、その乗算
結果が加算器K4で相互に加算されて、係数H4の乗算
値が求められる。
【0051】これに対して、パルスA(n+1)には、
前記式6で示すようにして得られた部分係数に対応した
シフタS21,S22,S23によって、それぞれLS
B側に1ビット、4ビット、および6ビットのシフト処
理が行われ、加算器K21,K22によってそれらの乗
算値が相互に加算されて、係数H2の乗算値が求められ
る。同様に、パルスA(n)に対しても、シフタS3
1,S32,S33によって、それぞれLSB側に1ビ
ット、4ビットおよび6ビットシフトされて乗算が行わ
れ、その乗算値が加算器K31,K32で相互に加算さ
れて、係数H3の乗算値が求められる。
前記式6で示すようにして得られた部分係数に対応した
シフタS21,S22,S23によって、それぞれLS
B側に1ビット、4ビット、および6ビットのシフト処
理が行われ、加算器K21,K22によってそれらの乗
算値が相互に加算されて、係数H2の乗算値が求められ
る。同様に、パルスA(n)に対しても、シフタS3
1,S32,S33によって、それぞれLSB側に1ビ
ット、4ビットおよび6ビットシフトされて乗算が行わ
れ、その乗算値が加算器K31,K32で相互に加算さ
れて、係数H3の乗算値が求められる。
【0052】各加算器K1,K22;K32,K4から
の出力は、加算器K51,K52から加算器K53で相
互に加算されて、補間パルスB(n)が求められる。こ
の補間パルスB(n)は、マルチプレクサ12によっ
て、実入力パルスA(n)に続いて内挿され、出力信号
Y(n)が得られる。
の出力は、加算器K51,K52から加算器K53で相
互に加算されて、補間パルスB(n)が求められる。こ
の補間パルスB(n)は、マルチプレクサ12によっ
て、実入力パルスA(n)に続いて内挿され、出力信号
Y(n)が得られる。
【0053】マルチプレクサ12は、前記符号間隔Tの
1/2周期毎のクロックで入力が切換えられ、こうして
マルチプレクサ12の出力には、実入力パルスAと補間
パルスBとが交互に出力され、2倍オーバサンプリング
によるローパスフィルタリング出力が出力されることに
なる。
1/2周期毎のクロックで入力が切換えられ、こうして
マルチプレクサ12の出力には、実入力パルスAと補間
パルスBとが交互に出力され、2倍オーバサンプリング
によるローパスフィルタリング出力が出力されることに
なる。
【0054】なお、係数が1以上である場合には、シフ
タは入力データをMSB(Most Significant Bit)側に
シフトさせればよく、たとえば係数1.5の乗算値を得
る場合には、MSB側に1ビットシフトした値、すなわ
ち係数2の乗算値と、シフトなしの係数1の乗算値との
加算値を求めればよい。
タは入力データをMSB(Most Significant Bit)側に
シフトさせればよく、たとえば係数1.5の乗算値を得
る場合には、MSB側に1ビットシフトした値、すなわ
ち係数2の乗算値と、シフトなしの係数1の乗算値との
加算値を求めればよい。
【0055】図1は、本発明に係るデジタルフィルタ1
1を具体的に示すブロック図であり、図2と対応する部
分には、同一の参照符号を付してその説明を省略する。
注目すべきは、図1の構成では、相互に同一の係数H1
とH4とがそれぞれ乗算されるパルスA(n+2)とA
(n−1)とが、予め加算器K61で相互に加算された
後、前記係数H1(=H4)の乗算処理を行うシフタS
11,S12に入力され、同様に、相互に同一の係数H
2とH3とがそれぞれ乗算されるパルスA(n+1)と
A(n)とが、予め加算器K62で相互に加算された
後、前記係数H2(=H3)の乗算処理を行うシフタS
21,S22,S23に入力されることである。これに
よって、図2の構成に比べて、シフタ数を半減すること
ができる。
1を具体的に示すブロック図であり、図2と対応する部
分には、同一の参照符号を付してその説明を省略する。
注目すべきは、図1の構成では、相互に同一の係数H1
とH4とがそれぞれ乗算されるパルスA(n+2)とA
(n−1)とが、予め加算器K61で相互に加算された
後、前記係数H1(=H4)の乗算処理を行うシフタS
11,S12に入力され、同様に、相互に同一の係数H
2とH3とがそれぞれ乗算されるパルスA(n+1)と
A(n)とが、予め加算器K62で相互に加算された
後、前記係数H2(=H3)の乗算処理を行うシフタS
21,S22,S23に入力されることである。これに
よって、図2の構成に比べて、シフタ数を半減すること
ができる。
【0056】また注目すべきは、各シフタS11,S1
2;S21,S22,S23のシフト処理によって得ら
れた乗算値の加算処理を行うにあたって、絶対値が相互
に等しく、異符号の部分係数の乗算値同士から加算処理
が行われることである。すなわち、部分係数−0.06
25の乗算結果となるシフタS11の出力と部分係数
0.0625の乗算結果となるシフタS22の出力とが
加算器K71で相互に加算され、同様に、部分係数−
0.015625の乗算結果となるシフタS12の出力
と部分係数0.015625の乗算結果となるシフタS
23の出力とが加算器K72で相互に加算される。加算
器K71,K72からの出力と、シフタS21からの出
力とは、加算器K81,K82によって順次加算され
て、前記補間パルスB(n)が求められる。
2;S21,S22,S23のシフト処理によって得ら
れた乗算値の加算処理を行うにあたって、絶対値が相互
に等しく、異符号の部分係数の乗算値同士から加算処理
が行われることである。すなわち、部分係数−0.06
25の乗算結果となるシフタS11の出力と部分係数
0.0625の乗算結果となるシフタS22の出力とが
加算器K71で相互に加算され、同様に、部分係数−
0.015625の乗算結果となるシフタS12の出力
と部分係数0.015625の乗算結果となるシフタS
23の出力とが加算器K72で相互に加算される。加算
器K71,K72からの出力と、シフタS21からの出
力とは、加算器K81,K82によって順次加算され
て、前記補間パルスB(n)が求められる。
【0057】このように加算処理を異符号の乗算値同士
から行うことによって、オーバフローの発生を抑制し、
加算結果を終段まで正確に保存することができる。
から行うことによって、オーバフローの発生を抑制し、
加算結果を終段まで正確に保存することができる。
【0058】また、正の数と負の数との加算は、通常、
図5(a)で示すように、2の補数器を用いて、入力デ
ータを反転バッファ15によって全ビットの極性を反転
した上で、加算器16によって1を加算することで負数
を表現し、その後に加算器17によって正の数との加算
値を求めることによって行われる。これに対して、本発
明のように異符号の係数の乗算値同士を加算することに
よって、図5(b)で示すように、前記反転バッファ1
5による全ビットの反転データに、加算器18によっ
て、直接、正の数を加算し、その加算器18のキャリー
ビット入力から「1」を加算することによって、同様の
加算処理を実現することができる。
図5(a)で示すように、2の補数器を用いて、入力デ
ータを反転バッファ15によって全ビットの極性を反転
した上で、加算器16によって1を加算することで負数
を表現し、その後に加算器17によって正の数との加算
値を求めることによって行われる。これに対して、本発
明のように異符号の係数の乗算値同士を加算することに
よって、図5(b)で示すように、前記反転バッファ1
5による全ビットの反転データに、加算器18によっ
て、直接、正の数を加算し、その加算器18のキャリー
ビット入力から「1」を加算することによって、同様の
加算処理を実現することができる。
【0059】したがって、前記加算器16などの構成を
削減することができ、前記加算器K71,K72は、こ
のようにキャリービット入力から「1」を加算するよう
に構成されている。これによって、加算器K71,K7
2はまた、前記シフタS11,S12側の入力を上述の
ように負数とすることによって、前記シフタS11,S
12における(−1)の乗算処理を代行しており、シフ
タS11,S12の構成が簡略化されている。
削減することができ、前記加算器K71,K72は、こ
のようにキャリービット入力から「1」を加算するよう
に構成されている。これによって、加算器K71,K7
2はまた、前記シフタS11,S12側の入力を上述の
ように負数とすることによって、前記シフタS11,S
12における(−1)の乗算処理を代行しており、シフ
タS11,S12の構成が簡略化されている。
【0060】上述のように構成されたデジタルフィルタ
11において、たとえば入力パルスA(n−1),A
(n),A(n+1),A(n+2)として、それぞれ
3,1,3,−1が入力された場合の各シフタS11,
S12;S21,S22,S23および加算器K61,
K62;K71,K72;K81,K82の出力を、図
6で示す。これに対して、前記パルスA(n−1),A
(n),A(n+1),A(n+2)として、それぞれ
1,1,1,1、すなわち入力信号X(n)を直流とし
た場合の各シフタS11,S12;S21,S22,S
23および加算器K61,K62;K71,K72;K
81,K82の出力は、図7で示すようになる。
11において、たとえば入力パルスA(n−1),A
(n),A(n+1),A(n+2)として、それぞれ
3,1,3,−1が入力された場合の各シフタS11,
S12;S21,S22,S23および加算器K61,
K62;K71,K72;K81,K82の出力を、図
6で示す。これに対して、前記パルスA(n−1),A
(n),A(n+1),A(n+2)として、それぞれ
1,1,1,1、すなわち入力信号X(n)を直流とし
た場合の各シフタS11,S12;S21,S22,S
23および加算器K61,K62;K71,K72;K
81,K82の出力は、図7で示すようになる。
【0061】本発明では、2ビット以上のシフト処理を
行うシフタのシフト量と個数とを、正の係数側と負の係
数側とで相互に等しくしている。すなわち、4ビットシ
フトする負の係数のシフタS11と正の係数のシフタS
22とを対応させ、6ビットシフトする負の係数のシフ
タS12と正の係数のシフタS23とを対応させてい
る。
行うシフタのシフト量と個数とを、正の係数側と負の係
数側とで相互に等しくしている。すなわち、4ビットシ
フトする負の係数のシフタS11と正の係数のシフタS
22とを対応させ、6ビットシフトする負の係数のシフ
タS12と正の係数のシフタS23とを対応させてい
る。
【0062】これは、前記図4から、0<α≦1.0の
任意の値で、t/T=0.5における係数H2(=H
3)は、正で、かつその絶対値が0.5以上となり、t
/T=1.5の係数H1(=H4)は、必ず負で、かつ
その絶対値が0.25未満となり、係数H2に関するシ
フト量は、1ビットとさらに大きいシフト量との組み合
わせで近似でき、係数H1に関するシフト量は、3ビッ
トとさらに大きいシフト量との組み合わせで近似できる
ことを利用している。
任意の値で、t/T=0.5における係数H2(=H
3)は、正で、かつその絶対値が0.5以上となり、t
/T=1.5の係数H1(=H4)は、必ず負で、かつ
その絶対値が0.25未満となり、係数H2に関するシ
フト量は、1ビットとさらに大きいシフト量との組み合
わせで近似でき、係数H1に関するシフト量は、3ビッ
トとさらに大きいシフト量との組み合わせで近似できる
ことを利用している。
【0063】上述のように、図7で示すA(n+2)=
A(n+1)=A(n)=A(n−1)の直流入力を考
えると、補間パルスB(n)は入力データと同じ値を取
るべきであるけれども、実際には無限のインパルス応答
を有限個で打ち切って近似しているので、同じ値にはな
らない。しかしながら、本発明のように、シフタS1
1,S12;S21,S22,S23および加算器K6
1,K62;K71,K72;K81,K82によって
係数の乗算を行う構成の場合には、前述のように1ビッ
トシフト以外のシフタのシフト量と個数とを正の係数側
と負の係数側とで相互に等しく構成することによって、
1ビットシフト以外の項は打ち消し合って加算値が0に
なり、残った正の1ビットシフトの項を加算すると、
(1/2)×A(n+1)+(1/2)×A(n)=B
(n) …(7)となり、入力データと等しいデータ
が得られて、直流成分まで正確に保存することができ
る。
A(n+1)=A(n)=A(n−1)の直流入力を考
えると、補間パルスB(n)は入力データと同じ値を取
るべきであるけれども、実際には無限のインパルス応答
を有限個で打ち切って近似しているので、同じ値にはな
らない。しかしながら、本発明のように、シフタS1
1,S12;S21,S22,S23および加算器K6
1,K62;K71,K72;K81,K82によって
係数の乗算を行う構成の場合には、前述のように1ビッ
トシフト以外のシフタのシフト量と個数とを正の係数側
と負の係数側とで相互に等しく構成することによって、
1ビットシフト以外の項は打ち消し合って加算値が0に
なり、残った正の1ビットシフトの項を加算すると、
(1/2)×A(n+1)+(1/2)×A(n)=B
(n) …(7)となり、入力データと等しいデータ
が得られて、直流成分まで正確に保存することができ
る。
【0064】したがって、係数のビット長を6ビットで
近似しているけれども、図7で示すように、補間パルス
B(n)は1となって、直流成分まで正確に保存されて
おり、直流域からの応答特性を実現することができる。
この点、たとえばシフタS23を7ビットシフトとする
と、該シフタS23での部分係数は0.0078125
となり、補間パルスB(n)が0.984375となっ
てしまい、直流成分が保存されなくなってしまう。
近似しているけれども、図7で示すように、補間パルス
B(n)は1となって、直流成分まで正確に保存されて
おり、直流域からの応答特性を実現することができる。
この点、たとえばシフタS23を7ビットシフトとする
と、該シフタS23での部分係数は0.0078125
となり、補間パルスB(n)が0.984375となっ
てしまい、直流成分が保存されなくなってしまう。
【0065】なお、係数をデジタル値で近似することに
よって生じる誤差は、シフタ数を増加するとともに、扱
うビット数を大きくすれば、小さくなることは言うまで
もない。
よって生じる誤差は、シフタ数を増加するとともに、扱
うビット数を大きくすれば、小さくなることは言うまで
もない。
【0066】図8は、本件発明者による上述のように構
成されたデジタルフィルタ11の実験結果を示すスペク
トラム波形図である。図8(b)で示すスペクトラムの
ベースバンド信号を、前記デジタルフィルタ11を通過
させることによって、図8(a)で示すように、ほぼ2
0dB程度の帯域抑圧効果が得られており、狭帯域化さ
れていることが理解される。
成されたデジタルフィルタ11の実験結果を示すスペク
トラム波形図である。図8(b)で示すスペクトラムの
ベースバンド信号を、前記デジタルフィルタ11を通過
させることによって、図8(a)で示すように、ほぼ2
0dB程度の帯域抑圧効果が得られており、狭帯域化さ
れていることが理解される。
【0067】図9は、上述のように構成されるデジタル
フィルタの一使用例であるスペクトラム拡散通信を用い
た無線通信装置21の概略的構成を示すブロック図であ
る。送信装置22では、送信データは、拡散部23に入
力されてスペクトラムの拡散が行われ、その後、本発明
に従う前記デジタルフィルタ11に入力されて、スペク
トラムの狭帯域化が行われる。デジタルフィルタ11か
らの出力は、デジタル/アナログ変換部24でアナログ
信号に変換され、送信部25において、たとえば36値
QAM変調され、増幅された後、アンテナ26から送信
される。拡散部23、デジタルフィルタ11およびデジ
タル/アナログ変換部24等の動作は、コントロール信
号発生部27からのクロック信号によって制御される。
フィルタの一使用例であるスペクトラム拡散通信を用い
た無線通信装置21の概略的構成を示すブロック図であ
る。送信装置22では、送信データは、拡散部23に入
力されてスペクトラムの拡散が行われ、その後、本発明
に従う前記デジタルフィルタ11に入力されて、スペク
トラムの狭帯域化が行われる。デジタルフィルタ11か
らの出力は、デジタル/アナログ変換部24でアナログ
信号に変換され、送信部25において、たとえば36値
QAM変調され、増幅された後、アンテナ26から送信
される。拡散部23、デジタルフィルタ11およびデジ
タル/アナログ変換部24等の動作は、コントロール信
号発生部27からのクロック信号によって制御される。
【0068】受信装置32では、アンテナ33で受信さ
れた受信信号は、受信部34において、増幅および復調
が行われる。復調された信号は、アナログ/デジタル変
換部35でデジタル信号に変換され、さらに逆拡散部3
6において逆拡散処理が行われて、送信データに対応し
た符号間干渉のない忠実な受信データに復号される。前
記アナログ/デジタル変換部35および逆拡散部36等
の動作は、コントロール信号発生部37からのクロック
信号によって制御される。
れた受信信号は、受信部34において、増幅および復調
が行われる。復調された信号は、アナログ/デジタル変
換部35でデジタル信号に変換され、さらに逆拡散部3
6において逆拡散処理が行われて、送信データに対応し
た符号間干渉のない忠実な受信データに復号される。前
記アナログ/デジタル変換部35および逆拡散部36等
の動作は、コントロール信号発生部37からのクロック
信号によって制御される。
【0069】このようなスペクトラム拡散通信を用いる
無線通信装置21は、拡散によって、送信データの周波
数帯域よりも広い周波数帯域を使用してしまうので、本
発明に従うデジタルフィルタ11を用いることで、符号
間干渉を生じることなく、拡散信号における不要な側波
帯成分を除去して狭帯域化を図ることができ、限られた
周波数帯域であっても、周波数多重化などで多くのチャ
ネルを確保することができ、周波数帯域を有効に活用す
ることができる。
無線通信装置21は、拡散によって、送信データの周波
数帯域よりも広い周波数帯域を使用してしまうので、本
発明に従うデジタルフィルタ11を用いることで、符号
間干渉を生じることなく、拡散信号における不要な側波
帯成分を除去して狭帯域化を図ることができ、限られた
周波数帯域であっても、周波数多重化などで多くのチャ
ネルを確保することができ、周波数帯域を有効に活用す
ることができる。
【0070】また、このような無線通信装置21では、
拡散処理や逆拡散処理などのデジタル信号処理に多くの
回路が必要となるのに対して、本発明に従うデジタルフ
ィルタ11は、回路規模が大きくなりがちなFIR型フ
ィルタを、ロールオフフィルタの特性に注目してタップ
数を限定し、また乗算処理をシフタと加算器とで実現す
る等の工夫によって、回路規模を大幅に削減することが
できるので、デジタル信号処理の集積回路に一体化する
ことができ、小型化、軽量化、低消費電力化、低コスト
化および開発期間の短縮化を図ることができる。
拡散処理や逆拡散処理などのデジタル信号処理に多くの
回路が必要となるのに対して、本発明に従うデジタルフ
ィルタ11は、回路規模が大きくなりがちなFIR型フ
ィルタを、ロールオフフィルタの特性に注目してタップ
数を限定し、また乗算処理をシフタと加算器とで実現す
る等の工夫によって、回路規模を大幅に削減することが
できるので、デジタル信号処理の集積回路に一体化する
ことができ、小型化、軽量化、低消費電力化、低コスト
化および開発期間の短縮化を図ることができる。
【0071】なお、デジタルフィルタを用いて不要側波
帯成分の除去が行える従来技術の代表として、特開平6
−46096号公報が挙げられる。しかしながら、この
従来技術は直交検波器の例であり、移動平均型フィルタ
(本件明細書の図13と同様のフィルタ)において、重
み付け(本件の係数に対応)ためにメモリを用いてい
る。したがって、入力データに前記メモリで重み付け行
うだけであり、遅延器を順次通過しても、各データは前
記メモリでの乗算値のままであり、本発明のように、各
タップ出力に任意の係数を乗算するものではない。
帯成分の除去が行える従来技術の代表として、特開平6
−46096号公報が挙げられる。しかしながら、この
従来技術は直交検波器の例であり、移動平均型フィルタ
(本件明細書の図13と同様のフィルタ)において、重
み付け(本件の係数に対応)ためにメモリを用いてい
る。したがって、入力データに前記メモリで重み付け行
うだけであり、遅延器を順次通過しても、各データは前
記メモリでの乗算値のままであり、本発明のように、各
タップ出力に任意の係数を乗算するものではない。
【0072】
【発明の効果】請求項1の発明に係るデジタルフィルタ
は、以上のように、タップ付きの遅延手段を複数段縦続
接続し、各タップからの出力に予め定める係数を乗算し
た後、相互に加算することによって補間サンプルを得る
ようにしたFIR型のデジタルフィルタにおいて、ロー
ルオフ率が0の理想フィルタ特性でない場合、前記係数
を分解した各部分係数に対応したシフト量でシフト動作
を行うシフタによって入力データをそれぞれシフトし、
各シフタからの出力を加算手段で加算することによっ
て、前記補間サンプルを作成する。
は、以上のように、タップ付きの遅延手段を複数段縦続
接続し、各タップからの出力に予め定める係数を乗算し
た後、相互に加算することによって補間サンプルを得る
ようにしたFIR型のデジタルフィルタにおいて、ロー
ルオフ率が0の理想フィルタ特性でない場合、前記係数
を分解した各部分係数に対応したシフト量でシフト動作
を行うシフタによって入力データをそれぞれシフトし、
各シフタからの出力を加算手段で加算することによっ
て、前記補間サンプルを作成する。
【0073】それゆえ、構成の複雑な乗算器は不要とな
り、係数乗算回路の構成を大幅に簡略化することがで
き、部品点数、コスト、電力消費および開発期間等の削
減が可能となり、前記スペクトラム拡散通信によるデー
タ通信装置などで好適に用いることができる。
り、係数乗算回路の構成を大幅に簡略化することがで
き、部品点数、コスト、電力消費および開発期間等の削
減が可能となり、前記スペクトラム拡散通信によるデー
タ通信装置などで好適に用いることができる。
【0074】また、請求項2の発明に係るデジタルフィ
ルタは、以上のように、タップ付きの遅延手段を複数段
縦続接続し、各タップからの出力に予め定める係数を乗
算した後、相互に加算することによって補間サンプルを
得るようにしたFIR型のデジタルフィルタにおいて、
ロールオフ率が0以外の場合には、t/Tが或る程度大
きくなるとインパルス応答が収束することを利用して、
タップ数を、所望とするロールオフ率に対応したインパ
ルス応答のレベルに基づいて限定する。
ルタは、以上のように、タップ付きの遅延手段を複数段
縦続接続し、各タップからの出力に予め定める係数を乗
算した後、相互に加算することによって補間サンプルを
得るようにしたFIR型のデジタルフィルタにおいて、
ロールオフ率が0以外の場合には、t/Tが或る程度大
きくなるとインパルス応答が収束することを利用して、
タップ数を、所望とするロールオフ率に対応したインパ
ルス応答のレベルに基づいて限定する。
【0075】それゆえ、少ないタップ数で、必要なフィ
ルタリング特性を得ることができる。
ルタリング特性を得ることができる。
【0076】さらにまた、請求項3の発明に係るデジタ
ルフィルタは、以上のように、前記タップ数を、ロール
オフ率が0以外の任意の値で、インパルス応答がほぼ収
束する前記t/Tが±4までに限定する。
ルフィルタは、以上のように、前記タップ数を、ロール
オフ率が0以外の任意の値で、インパルス応答がほぼ収
束する前記t/Tが±4までに限定する。
【0077】それゆえ、ロールオフ率が小さい場合に
も、実用上問題なくフィルタリングを行うことができ
る。
も、実用上問題なくフィルタリングを行うことができ
る。
【0078】また、請求項4の発明に係るデジタルフィ
ルタは、以上のように、ローパスフィルタを実現するに
あたって、正の係数に関するシフタと負の係数に関する
シフタとの間で、2ビット以上シフトするシフト量と個
数とを相互に等しくして、微小な係数分を正の係数側と
負の係数側とで相互に等しくする。
ルタは、以上のように、ローパスフィルタを実現するに
あたって、正の係数に関するシフタと負の係数に関する
シフタとの間で、2ビット以上シフトするシフト量と個
数とを相互に等しくして、微小な係数分を正の係数側と
負の係数側とで相互に等しくする。
【0079】それゆえ、係数が所定ビットで打切られて
いても、入力データに含まれる直流成分まで正確に保存
することができ、直流域から応答特性を有するローパス
フィルタを実現することができる。
いても、入力データに含まれる直流成分まで正確に保存
することができ、直流域から応答特性を有するローパス
フィルタを実現することができる。
【0080】さらにまた、請求項5の発明に係るデジタ
ルフィルタは、以上のように、タップ係数の対称性を利
用して、相互に等しい係数が乗算されるタップ出力を、
加算手段で相互に加算した後、シフタでシフト処理す
る。
ルフィルタは、以上のように、タップ係数の対称性を利
用して、相互に等しい係数が乗算されるタップ出力を、
加算手段で相互に加算した後、シフタでシフト処理す
る。
【0081】それゆえ、シフタ数をほぼ1/2に削減す
ることができる。
ることができる。
【0082】また、請求項6の発明に係るデジタルフィ
ルタは、以上のように、前記加算処理を、異符号の係数
同士で行う。
ルタは、以上のように、前記加算処理を、異符号の係数
同士で行う。
【0083】それゆえ、計算途中でのオーバーフローの
発生を抑制し、加算結果を正しく保存した誤差のない出
力を得ることができる。
発生を抑制し、加算結果を正しく保存した誤差のない出
力を得ることができる。
【0084】また、通常、負の係数の乗算は、2の補数
器を用いて、正の係数のデータの全ビットの極性を反転
した上で、「1」を加算することによって行われ、こう
して求めた負の係数と他の正の係数との異符号の係数の
加算を、本発明では、加算器で負の係数の成分と正の係
数との加算を行った後、キャリービット入力から1を加
算することによって実現する。
器を用いて、正の係数のデータの全ビットの極性を反転
した上で、「1」を加算することによって行われ、こう
して求めた負の係数と他の正の係数との異符号の係数の
加算を、本発明では、加算器で負の係数の成分と正の係
数との加算を行った後、キャリービット入力から1を加
算することによって実現する。
【0085】これによって、前記補数器のような加算器
が不要になり、構成を簡略化することができる。
が不要になり、構成を簡略化することができる。
【図1】本発明の実施の一形態のデジタルフィルタの具
体的構成を示すブロック図である。
体的構成を示すブロック図である。
【図2】本発明に従うデジタルフィルタの基本的な考え
方を説明するためのブロック図である。
方を説明するためのブロック図である。
【図3】本発明の実施の一形態のデジタルフィルタの補
間データの計算方法を示す図である。
間データの計算方法を示す図である。
【図4】ロールオフフィルタのインパルス応答を示すグ
ラフである。
ラフである。
【図5】本発明および従来技術における負数の加算方法
を説明するためのブロック図である。
を説明するためのブロック図である。
【図6】図1で示すデジタルフィルタの動作を説明する
ためのブロック図である。
ためのブロック図である。
【図7】図1で示すデジタルフィルタの動作を説明する
ためのブロック図である。
ためのブロック図である。
【図8】図1で示すデジタルフィルタによる狭帯域化の
効果を確認するための本件発明者の実験結果を示すスペ
クトラム波形図である。
効果を確認するための本件発明者の実験結果を示すスペ
クトラム波形図である。
【図9】図1で示すデジタルフィルタの一使用例の無線
通信装置の概略的構成を示すブロック図である。
通信装置の概略的構成を示すブロック図である。
【図10】デジタル信号の側波帯の拡がりを説明するた
めの図である。
めの図である。
【図11】ロールオフフィルタの伝達関数を説明するた
めのグラフである。
めのグラフである。
【図12】ロールオフフィルタの動作を説明するための
波形図である。
波形図である。
【図13】典型的な従来技術のデジタルフィルタの電気
的構成を示すブロック図である。
的構成を示すブロック図である。
11 デジタルフィルタ 12 マルチプレクサ 15 反転バッファ 16,17,18 加算器 21 無線通信装置 22 送信装置 23 拡散部 24 デジタル/アナログ変換部 25 送信部 26,33 アンテナ 27,37 コントロール信号発生部 32 受信装置 34 受信部 35 アナログ/デジタル変換部 36 逆拡散部 D1,D2,D3,D4 遅延器 K1;K21,K22;K31,K32;K4 加算
器 K51,K52 加算器 K53 加算器 K61,K62 加算器 K71,K72 加算器 K81,K82 加算器 S11,S12 シフタ S21,S22,S23 シフタ S31,S32,S33 シフタ S41,S42 シフタ
器 K51,K52 加算器 K53 加算器 K61,K62 加算器 K71,K72 加算器 K81,K82 加算器 S11,S12 シフタ S21,S22,S23 シフタ S31,S32,S33 シフタ S41,S42 シフタ
Claims (6)
- 【請求項1】タップ付きの遅延手段を複数段縦続接続
し、各タップからの出力に予め定める係数を乗算した
後、相互に加算することによって補間サンプルを得るよ
うにした非巡回型のデジタルフィルタにおいて、 ロールオフ率が0でない場合、前記係数の乗算を、シフ
タと、加算手段とによって実現することを特徴とするデ
ジタルフィルタ。 - 【請求項2】タップ付きの遅延手段を複数段縦続接続
し、各タップからの出力に予め定める係数を乗算した
後、相互に加算することによって補間サンプルを得るよ
うにした非巡回型のデジタルフィルタにおいて、 タップ数を、所望とするロールオフ率に対応したインパ
ルス応答のレベルに基づいて限定することを特徴とする
デジタルフィルタ。 - 【請求項3】前記タップ数を、t/T(t:サンプリン
グ周期、T:符号間隔)が±4までに限定することを特
徴とする請求項2記載のデジタルフィルタ。 - 【請求項4】ローパスフィルタを実現するにあたって、
正の係数に関するシフタと負の係数に関するシフタとの
間で、2ビット以上シフトするシフト量と個数とを相互
に等しくすることを特徴とする請求項1〜3のいずれか
に記載のデジタルフィルタ。 - 【請求項5】相互に等しい係数が乗算されるタップ出力
は、加算手段で相互に加算された後、シフタでシフト処
理されることを特徴とする請求項4記載のデジタルフィ
ルタ。 - 【請求項6】前記加算処理を、異符号の係数同士で行う
ことを特徴とする請求項5記載のデジタルフィルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10135787A JPH11330913A (ja) | 1998-05-18 | 1998-05-18 | デジタルフィルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10135787A JPH11330913A (ja) | 1998-05-18 | 1998-05-18 | デジタルフィルタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11330913A true JPH11330913A (ja) | 1999-11-30 |
Family
ID=15159839
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10135787A Pending JPH11330913A (ja) | 1998-05-18 | 1998-05-18 | デジタルフィルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11330913A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006064916A1 (ja) * | 2004-12-17 | 2006-06-22 | Pioneer Corporation | ディジタルフィルタ |
| JP2009171101A (ja) * | 2008-01-15 | 2009-07-30 | Japan Radio Co Ltd | デジタル遅延補間信号発生方法及びその装置 |
-
1998
- 1998-05-18 JP JP10135787A patent/JPH11330913A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006064916A1 (ja) * | 2004-12-17 | 2006-06-22 | Pioneer Corporation | ディジタルフィルタ |
| JP2009171101A (ja) * | 2008-01-15 | 2009-07-30 | Japan Radio Co Ltd | デジタル遅延補間信号発生方法及びその装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8417750B2 (en) | Filters for communication systems | |
| EP0776110B1 (en) | Quadrature modulation circuit | |
| JP4083861B2 (ja) | ディジタル信号伝送装置 | |
| JP3181879B2 (ja) | 送信装置 | |
| US5831879A (en) | Digital transmit filter | |
| KR100189525B1 (ko) | 시그마 델타 변조방식의 디지탈/아나로그 변환장치 | |
| US5606319A (en) | Method and apparatus for interpolation and noise shaping in a signal converter | |
| JPH07114345B2 (ja) | 変調装置 | |
| EP0492578B1 (en) | Digital filter | |
| EP1239640B1 (en) | Quadrature modulator with programmable pulse shaping | |
| JP3226561B2 (ja) | Fsk信号受信回路 | |
| JP4563561B2 (ja) | Sin(x)/x補償回路 | |
| US20020176481A1 (en) | Transmission timing control device, digital roll-off filter, and mobile radio terminal for digital radio communication | |
| JPH11330913A (ja) | デジタルフィルタ | |
| JPH0865107A (ja) | ディジタル補間フィルタ回路 | |
| JP2885121B2 (ja) | ディジタルフィルタ | |
| JP2003513581A (ja) | 共有された資源を伴なうディジタルフィルタのマルチモード動作のためのシステム及び方法 | |
| JP3760113B2 (ja) | ディジタルアップコンバータ | |
| JPH06291790A (ja) | π/4シフトQPSK変調器 | |
| JP4376222B2 (ja) | 波形整形デジタルフィルタ回路 | |
| EP0812439A1 (en) | Architecture for efficient interpolator | |
| JP3373654B2 (ja) | 変調信号発生装置 | |
| Morales et al. | An FPGA RF PWM Modulator for ISM Bands | |
| JP3008842B2 (ja) | ディジタルフィルタ | |
| KR0181836B1 (ko) | 펄스 성형 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040203 |