JPH11338424A - 液晶コントローラおよびそれを用いた液晶表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 表示信号のフレーム周波数の変換と、ＦＲＣ
による階調表示処理とを、より少ない容量のメモリを用
いて実施する液晶コントローラを提供する。 【解決手段】 階調表示データの各値について予め定め
られたパターンを生成し、入力される階調表示データに
対応するパターンの値を２値表示データとして出力する
Ｐ個（Ｐは３以上の整数）のＦＲＣ処理部と、それぞれ
１フレーム分の２値表示データの記憶容量を有するＰ個
のメモリ領域と、所定の位相で各メモリ領域に２値表示
データを１フレーム分ライトすると共に、ライト後、ラ
イト時のＮ倍（Ｎは１より大きい実数）の速度で各メモ
リ領域の２値表示データをリードする制御を行うメモリ
制御部とを備え、各ＦＲＣ処理部は、生成するパターン
の位相を、変換後に出力する２値表示データが構成する
フレームの出力順位に応じて切り替える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、入力される表示デ
ータを、使用する液晶パネルに合った形式の表示データ
に変換する液晶コントローラに関し、特に、ＳＴＮ液晶
パネルに階調表示を行わせることに好適な液晶コントロ
ーラに関する。

【０００２】

【従来の技術】従来、単純マトリクス型のＳＴＮ液晶パ
ネルでは、最適なコントラストを得るための駆動フレー
ム周波数が９０Ｈｚ〜１８０Ｈｚ程度となる。この周波
数は、ＣＲＴ装置やＴＦＴ液晶パネルで用いるフレーム
周波数（６０〜７５Ｈｚ）に比べて高い。このため、Ｓ
ＴＮ液晶パネルを用いる液晶表示装置で、ＣＲＴ装置や
ＴＦＴ液晶パネル用の表示信号を表示するためには、フ
レームメモリを用いてフレーム周波数を高速化する処理
が必要になる。

【０００３】ＳＴＮ液晶パネルの表示方法としては、１
画素に対して表示オンまたは表示オフの２値表示が主流
である。この表示方法を用いて、１画素に対し表示オン
時と表示オフ時との中間の階調（中間階調）を表示する
技術としては、フレーム・レイト・コントロール（ＦＲ
Ｃ）方式がある。

【０００４】ＦＲＣ方式は、数フレームを１周期とし
て、この周期の中で各画素における表示オンと表示オフ
の割合を調整することで中間階調を得る方法である。こ
のＦＲＣ方式では、例えば図４に示すように、ある大き
さのマトリクスの中で表示オンと表示オフから成るパタ
ーン（以下、ＦＲＣパターンと呼ぶ）を形成し、このＦ
ＲＣパターンをフレーム毎に切り替えていく方法が一般
的である。

【０００５】図１２に、フレーム周波数の変換と中間階
調処理とを共に実現する従来の液晶コントローラの構成
例を示す。この構成において、入力される階調データ
は、フレームメモリに１フレーム分記憶され、フレーム
周波数を変換された後、ＦＲＣ処理部で階調処理をなさ
れる。

【０００６】

【発明が解決しようとする課題】上記従来の液晶コント
ローラでは、フレーム周波数の変換と、ＦＲＣ方式の中
間階調処理とを行う場合、１フレーム分の階調データを
メモリに一旦記憶して、フレーム周波数を変換した後、
中間階調処理を行う方法をとる。このため、例えば１画
素当り８ビットの階調データを１フレーム分記憶できる
だけの、容量の大きい高価なメモリが必要であった。

【０００７】本発明の目的は、表示信号のフレーム周波
数の変換と、ＦＲＣによる階調表示処理とを、より少な
い容量のメモリを用いて実現する液晶コントローラ、お
よび、それを用いた液晶表示装置を提供することにあ
る。

【０００８】

【課題を解決するための手段】上記目的を達成するた
め、本発明は、１画素当り複数ビットの階調表示データ
と同期信号群とを入力され、１画素当り１ビットの２値
表示データと同期信号群とを出力することにより、単純
マトリクス型の液晶パネルに、階調表示データに対応し
た階調表示を行わせるための液晶コントローラであっ
て、前記階調表示データの各値について、予め定めた複
数のパターンを有するパターン信号を生成し、入力され
る階調表示データに対応するパターンの値を２値表示デ
ータとして出力するＰ個（Ｐは３以上の整数）のＦＲＣ
処理部と、各ＦＲＣ処理部に対応して配置され、それぞ
れ１フレーム分の２値表示データの記憶容量を有するＰ
個のメモリ領域と、入力される同期信号に同期して、所
定の位相で前記各メモリ領域に２値表示データを１フレ
ーム分ライトすると共に、ライト後、ライト時のＮ倍
（Ｎは１より大きい実数）の速度で各メモリ領域の２値
表示データをリードする制御を行うメモリ制御部とを備
え、前記各ＦＲＣ処理部は、生成するパターン信号のパ
ターンを、変換後に出力する２値表示データが構成する
フレームの出力順位に応じて切り替えることを特徴とす
る液晶コントローラを提供する。

【０００９】また、本発明は、単純マトリクス型の液晶
パネルと、上記の液晶コントローラと、液晶コントロー
ラから出力される同期信号に従って、２値表示データに
対応する表示を前記液晶パネルに行わせる走査ドライバ
およびデータドライバとを備えることを特徴とする液晶
表示装置を提供する。

【００１０】

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を用いて説明する。

【００１１】図１に、本発明の第１の実施形態に係る液
晶表示装置１００の構成を示す。図示のように、液晶表
示装置１００は、液晶コントローラ１１０と、単純マト
リクス型の液晶パネル１２０と、走査ドライバ１３０
と、データドライバ１４０とを有する。なお、走査ドラ
イバ１３０およびデータドライバ１４０は、液晶パネル
１２０の解像度（画素数）に対応した数だけ配置され
る。

【００１２】液晶パネル１２０は、互いに交差する複数
のデータ電極および走査電極と、データ電極および走査
電極の交差部分に形成される複数のＳＴＮ液晶セルとを
有する（図示せず）。ここで、各走査電極は液晶パネル
１２０の画素配列の行に対応し、各データ電極は液晶パ
ネル１２０の画素配列の列に対応する。なお、ＳＴＮ液
晶セルの光透過率は、データ電極および走査電極の印加
電圧の差の２乗平均に応じて変化する。

【００１３】液晶コントローラ１１０は、パーソナルコ
ンピュータ等である外部装置から表示データおよび同期
信号群を入力され、液晶パネル１２０表示用の表示デー
タおよび同期信号群を、走査ドライバ１３０およびデー
タドライバ１４０に出力する。

【００１４】ここで、入力される表示データは、１画素
当り複数ビット（Ｎビット）のデジタルデータ（以下、
階調データ）であり、例えばＮビット幅のバスを介して
画素単位に入力される。一方、出力する液晶パネル１２
０表示用の表示データは、オン表示またはオフ表示を示
す、１画素当り１ビットのデータ（以下、ＦＲＣデー
タ）である。

【００１５】また、液晶コントローラ１１０では、フレ
ーム周波数の変換を行う。本実施形態は、ＦＲＣデータ
のフレーム周波数を、階調データのフレーム周波数の２
倍とした例である。

【００１６】走査ドライバ１３０は、液晶パネル１２０
の走査電極に接続され、同期信号群に従い、表示を有効
にする電圧を先頭行から最終行にかけて順次に走査電極
に印加する動作を繰り返す。一方、データドライバ１４
０は、液晶パネル１２０のデータ電極に接続され、同期
信号群に従い、表示を有効にされた行のＦＲＣデータに
対応する電圧（オン表示またはオフ表示の電圧）を一斉
にデータ電極に印加する。この動作が繰返され、フレー
ム表示がなされる。

【００１７】以下では、階調データのビット数Ｎを８と
し、液晶パネル１２０での連続する２５５回（２のＮ乗
−１回）のフレーム表示により１画面分の階調表示を行
うものとする。

【００１８】図２に、液晶コントローラ１１０の構成を
示す。

【００１９】図示のように、液晶コントローラ１１０
は、ＦＲＣ処理部Ａ２０２，Ｂ２０３，Ｃ２０４と、メ
モリ領域Ａ２０５，Ｂ２０６，Ｃ２０７と、リードデー
タセレクタ２０８と、液晶出力インターフェース部２０
９と、メモリ制御部２１２とを有する。

【００２０】液晶コントローラ１１０は、外部装置から
入力される階調データ２１０および同期信号群２１１を
基に、液晶パネル表示用のＦＲＣデータおよび同期信号
群（液晶表示信号２１３）を生成し、出力する。入力さ
れる階調データ２１０および同期信号群２１１は、一般
的なＴＦＴ液晶表示装置用に生成されたものと同じ内容
およびタイミングを有する。

【００２１】なお、入力される同期信号群２１１は、階
調データ２１０の転送における１フレーム期間を示すＶ
ｓｙｎｃ信号と、１水平期間を示すＨｓｙｎｃ信号と、
転送タイミングを示すドットクロックと、該転送の有効
期間を示す信号とからなる。出力する同期信号群（２１
３）は、一般的なＳＴＮ液晶表示装置で生成されるもの
と同じタイミングを有し、上記の同期信号群２１１と同
じ種類の同期信号からなる。

【００２２】ＦＲＣ処理部Ａ〜Ｃは、それぞれ、画素当
り８ビットの階調データ２１０を入力され、１ビットの
ＦＲＣデータ（オン表示／オフ表示）を出力する。

【００２３】メモリ領域Ａ〜Ｃは、それぞれ、１フレー
ム分のＦＲＣデータを格納する記憶容量を有する。各メ
モリ領域Ａ〜Ｃは、メモリ制御部２１２からの制御信号
により、ＦＲＣ処理部Ａ〜Ｃの出力するＦＲＣデータを
１フレーム分ライトされ、その後、リードされる。

【００２４】データセレクタ２０８は、同期信号群２１
１に従い、メモリ領域Ａ〜ＣからリードされるＦＲＣデ
ータを選択して、出力する。このとき、出力されるＦＲ
Ｃデータは、液晶パネル１２０の画素配列に合った配列
となる。

【００２５】図３に、各ＦＲＣ処理部Ａ〜Ｃの構成を示
す。図示のように、各ＦＲＣ処理部Ａ，Ｂ，Ｃは、ＦＲ
Ｃパターン生成器３０１と、ＦＲＣパターンセレクタ３
０３とからなる。

【００２６】ＦＲＣパターン生成器３０１は、上記の同
期信号群２１１に従い、階調データの各値（０〜２５
５）に対応した２５６個のＦＲＣパターン信号からなる
ＦＲＣパターン信号群３０２を生成し、出力する。各Ｆ
ＲＣパターン信号は、２レベル（ロー／ハイ）の信号で
あり、予め定めたパターンで変化する。

【００２７】ＦＲＣパターンセレクタ３０３は、ＦＲＣ
パターン生成器３０１で生成されている２５６個のＦＲ
Ｃパターン信号（３０２）の中から、入力される階調デ
ータ２１０の値に対応するＦＲＣパターン信号を選択
し、その値をＦＲＣデータとして出力する。

【００２８】ＦＲＣパターン信号群３０２について、さ
らに詳しく説明する。

【００２９】ＦＲＣパターン信号群３０２の各ＦＲＣパ
ターン信号は、ハイ期間の割合がそれぞれ異なってい
る。大きい階調データ値に対応するＦＲＣパターン信号
ほど、ハイ期間の割合（以下、階調率）が高い。例え
ば、ＦＲＣパターン信号のローはオフ表示に対応し、ハ
イはオン表示に対応する。

【００３０】また、ＦＲＣパターン信号群３０２の各Ｆ
ＲＣパターン信号は、１階調当り２５５種類（２のＮ乗
−１種類）のパターンを有する。各ＦＲＣパターン生成
回路３０１は、後述するパターン切替制御により、ＦＲ
Ｃパターン信号群３０２のパターンの切り替えを行い、
階調データのドットクロックに同期してパターンの変化
を進める。

【００３１】このＦＲＣパターン信号の具体例につい
て、単純なモデルを用いて説明する。ここでは、５フレ
ームを１周期として６階調表示を行う場合を想定する。
図４に、液晶パネルに階調率４／５の均一な灰色表示を
行う場合の表示例を示す。この例では、１フレームが５
行・５列の画素ブロックに均等に分割され、フレーム内
の各画素ブロックでは同じ表示がなされる。なお、簡略
化のため、図にはフレームとして１画素ブロックのみを
示している。

【００３２】表示はフレーム１、２、３、４、５の順に
なされ、階調データの値が変化しない場合には同じ順序
で表示が繰り返される。図示のようにオン表示およびオ
フ表示を分散化することにより、ちらつきの少ない表示
が可能となる。

【００３３】この表示では、階調率４／５のＦＲＣパタ
ーン信号が連続的に選択され、その信号値がＦＲＣデー
タとなる。図示のように、このＦＲＣパターン信号は、
そのパターンが表示対象のフレーム間で異なるように生
成される。つまり、このＦＲＣパターン信号は、各フレ
ーム１〜５のそれぞれに対応する５つのパターンを有す
ることになる。なお、これらのＦＲＣパターン信号は、
１つの周期信号（０，１，１，１，１）の位相制御によ
り生成できるため、簡易な構成の回路で生成することが
できる。

【００３４】他の階調率のＦＲＣパターン信号について
も、ハイ期間の割合が異なる以外は同じ特徴を有する。

【００３５】２５６階調表示を行う本実施形態では、Ｆ
ＲＣパターン信号が、以上で説明した６階調表示のＦＲ
Ｃパターン信号を拡張したものとなる。すなわち、本実
施形態では、連続する２５５個のフレーム表示により１
画面分の階調表示がなされるため、各ＦＲＣパターン信
号が２５５種類のパターンを有し、ＦＲＣデータのフレ
ームの出力順位に対応してその内の１パターンが選択さ
れることになる。

【００３６】次に、本実施形態の液晶コントローラ１１
０の動作について説明する。

【００３７】図５に、液晶コントローラ１１０における
メモリ制御のタイミングチャートを示す。図中、１＿ｉ
ｎ 、２＿ｉｎ、・・・は、入力される階調データ２１
０（入力データ）のフレームを示す。１Ｗ＿ＦＲＣ、２
Ｗ＿ＦＲＣ、・・・は、各メモリ領域Ａ，Ｂ，Ｃに出力
され、ライトされるＦＲＣデータのフレームを示す。１
Ｒ＿ＦＲＣ、２Ｒ＿ＦＲＣ、・・・は、各メモリ領域
Ａ，Ｂ，Ｃからリードされ、出力されるＦＲＣデータ
（出力データ）のフレームを示す。

【００３８】入力された階調データは、各ＦＲＣ処理部
Ａ，Ｂ，Ｃで個別にＦＲＣデータに変換される。各メモ
リ領域Ａ，Ｂ，Ｃは、それぞれ、ＦＲＣ処理部Ａ，Ｂ，
Ｃで変換されたＦＲＣデータを順次１フレーム分ライト
され、その後、ライト動作の２倍の速度で、ＦＲＣデー
タをリードされる。そして、この動作が繰り返される。
ここで、各メモリ領域Ａ，Ｂ，Ｃの動作周期（ライト動
作およびリード動作）は、それぞれ、入力フレームの半
分の期間だけずれたものとなる。

【００３９】すなわち、図５に示すように、フレーム１
＿ｉｎの階調データは、ＦＲＣ処理部Ａにおいて、フレ
ーム１Ｗ＿ＦＲＣのＦＲＣデータに変換され、メモリ領
域Ａにライトされていく。

【００４０】フレーム１＿ｉｎの後半と２＿ｉｎの前半
の階調データは、ＦＲＣ処理部Ｂにおいて、フレーム２
Ｗ＿ＦＲＣのＦＲＣデータに変換され、メモリ領域Ｂに
ライトされていく。一方、フレーム２＿ｉｎの前半の階
調データが入力される期間には、メモリ領域Ａ内の１フ
レーム分のＦＲＣデータが順次リードされ、フレーム１
Ｒ＿ＦＲＣのＦＲＣデータとして出力される。

【００４１】フレーム２＿ｉｎの階調データは、ＦＲＣ
処理部Ｃにおいて、フレーム３Ｗ＿ＦＲＣのＦＲＣデー
タに変換され、メモリ領域Ｃにライトされていく。一
方、フレーム２＿ｉｎの後半の階調データが入力される
期間には、メモリ領域Ｂ内の１フレーム分のＦＲＣデー
タが順次リードされ、フレーム２Ｒ＿ＦＲＣのＦＲＣデ
ータとして出力される。

【００４２】フレーム２＿ｉｎの後半と３＿ｉｎの前半
の階調データは、ＦＲＣ処理部Ａにおいて、フレーム４
Ｗ＿ＦＲＣのＦＲＣデータに変換され、メモリ領域Ａに
ライトされていく。そして、フレーム３＿ｉｎの前半の
階調データが入力される期間には、メモリ領域Ｃ内の１
フレーム分のＦＲＣデータが順次リードされ、フレーム
３Ｒ＿ＦＲＣのＦＲＣデータとして出力される。

【００４３】以上の動作が繰り返され、階調データ（入
力データ）は、２倍のフレーム周期を有するＦＲＣデー
タ（出力データ）に変換される。

【００４４】メモリからリードされるＦＲＣデータの配
列を液晶パネル１２０の画素配列に合ったものとするた
め、メモリ制御部２１２は、各メモリ領域Ａ，Ｂ，Ｃに
対し、２種類のアドレス制御を行う。

【００４５】ライト／リード対象のＦＲＣデータが、階
調データの正規の１フレームに対応する場合（例えば、
１Ｗ＿ＦＲＣ、１Ｒ＿ＦＲＣ）には、ライト動作とリー
ド動作とで同じ順序のアドレスが生成され、ライトのな
された順序でＦＲＣデータのリードがなされる。

【００４６】一方、ライト／リード対象のＦＲＣデータ
が、連続する２フレームの後半および前半に対応する場
合（例えば、２Ｗ＿ＦＲＣ、２Ｒ＿ＦＲＣ）には、ライ
ト動作とリード動作とでは異なる順序のアドレスが生成
され、フレームの前半、後半の順序でＦＲＣデータのリ
ードがなされる。例えば、フレーム２Ｒ＿ＦＲＣとして
は、まず、フレーム２＿ｉｎの前半に対応するＦＲＣデ
ータが出力され、続いて、フレーム１＿ｉｎの後半に対
応するＦＲＣデータが出力される。

【００４７】このアドレス制御により、データセレクタ
２０８から出力されるＦＲＣデータは、各出力フレーム
１Ｒ＿ＦＲＣ、２Ｒ＿ＦＲＣ、・・・において、例え
ば、液晶パネル１２０の１行目の１列目、１行目の２列
目、・・・、２行目の１列目、２行目の２列目、・・
・、最終行目の最終列目という順序となる。

【００４８】出力フレームのＦＲＣデータは、リードデ
ータセレクタ２０８を介して液晶出力インターフェース
部２０９へ入力される。液晶出力インターフェース部２
０９は、入力されるＦＲＣデータと、これに同期する同
期信号群とを、液晶表示信号２１３として出力する。

【００４９】次に、ＦＲＣパターン信号群３０２のパタ
ーン切替制御について、図４に示した階調率４／５の表
示を例に説明する。

【００５０】図６に、図４の階調表示を行う場合のメモ
リ制御のタイミングチャートを示す。ここでは、入力フ
レーム１＿ｉｎ、２＿ｉｎ、・・・の全ての階調データ
は、階調率が４／５のＦＲＣパターン信号に対応するも
のとなる。また、出力フレーム１Ｒ＿ＲＦＣ、２Ｒ＿Ｒ
ＦＣ、３Ｒ＿ＲＦＣ、・・・は、それぞれ、図４のフレ
ーム１、２、３、・・・に対応したものとなる。

【００５１】ＦＲＣ処理部Ａ２０２で生成される階調率
４／５のＦＲＣパターン信号は、フレーム１＿ｉｎの入
力期間、ドットクロックに同期して、図４のフレーム１
に対応するパターンで変化する。続くフレーム２＿ｉｎ
および３＿ｉｎの各入力期間には、３フレーム先のフレ
ーム４に対応するパターンで変化する。そして、続くフ
レーム４＿ｉｎの入力期間には、３フレーム先のフレー
ム７（一巡してフレーム２と同じとなる）のパターンで
変化する。

【００５２】ＦＲＣ処理部Ｂ２０３で生成される階調率
４／５のＦＲＣパターン信号は、入力フレーム１＿ｉｎ
および２＿ｉｎの各入力期間、フレーム２に対応するパ
ターンで変化する。続く入力フレーム３＿ｉｎの入力期
間には、３フレーム先のフレーム５に対応するパターン
で変化する。そして、続くフレーム４＿ｉｎおよび５＿
ｉｎの各入力期間には、３フレーム先のフレーム８（フ
レーム３と同じ）のパターンで変化する。

【００５３】ＦＲＣ処理部Ｃ２０４で生成される階調率
４／５のＦＲＣパターン信号は、フレーム２＿ｉｎの入
力期間、フレーム３に対応するパターンで変化する。続
く入力フレーム３＿ｉｎおよび４＿ｉｎの各入力期間に
は、３フレーム先のフレーム６（フレーム１と同じ）の
パターンで変化する。そして、続くフレーム５＿ｉｎの
入力期間には、３フレーム先のフレーム９（フレーム４
と同じ）のパターンで変化する。

【００５４】このように、各ＦＲＣ処理部は、１入力フ
レーム全体のＦＲＣデータを処理する第１の動作と、２
つの入力フレームの後半および前半のＦＲＣデータを処
理する第２の動作とを交互に繰り返す。第２の動作期間
には２つの入力フレーム期間で同じパターンを生成し、
動作期間の切り替わり時には、３フレーム先のパターン
の生成を開始する。

【００５５】パーソナルコンピュータ等の外部装置の表
示画像の変化は低速であるため、本実施形態の液晶表示
装置１００のように複数の入力フレームの階調データ２
１０を用いて１画面分の階調表示を行うようにしても良
好な表示が可能である。

【００５６】なお、液晶コントローラ１１０は、メモリ
領域を含め１つのＬＳＩで実現される。このＬＳＩは液
晶パネル１２０の裏側等、液晶モジュール内に配置する
ことができる。解像度（画素数）の調整や階調データの
データ量の調整を行うための変換部（図示せず）を、図
２に示す回路の前段に配置するようにしてもよい。ま
た、液晶出力インターフェース部２０９に、出力するＦ
ＲＣデータ（２１３）のパラレル化を行う機能を設け、
複数画素分のＦＲＣデータをデータドライバ１４０に並
列転送するようにしてもよい。以上で説明したように、
本実施形態の液晶表示装置１００では、デジタル信号で
ある階調データを入力されて、入力のフレーム周波数の
２倍のフレーム周波数でＦＲＣによる階調表示を行うこ
とができる。また、液晶表示装置１００では、ＦＲＣデ
ータの生成で必要となるメモリ容量が、液晶パネル１２
０の１画素当り３ビットとなり、１画素当り８ビットと
なる従来例に比べ少容量の安価なメモリを使用すること
ができる。ＴＦＴ液晶表示装置用の表示信号を表示でき
るため、ＴＦＴ液晶用に設計されたノート型パーソナル
コンピュータ等において、ＴＦＴ液晶表示装置との置き
換えが容易になるという利点もある。

【００５７】次に、本発明の第２の実施形態に係る液晶
表示装置について説明する。

【００５８】本実施形態の液晶表示装置は、ＦＲＣデー
タのフレーム周波数を、階調データのフレーム周波数の
３倍とする例である。なお、液晶表示装置の構成および
動作は、液晶コントローラを除き、第１の実施形態と共
通する。

【００５９】図７に、本実施形態の液晶コントローラ７
０１の構成を示す。図示のように、この液晶コントロー
ラ７０１には、ＦＲＣ処理部ＤおよびメモリＤがさらに
設けられている。

【００６０】図８に、液晶コントローラ７０１における
メモリ制御のタイミングチャートを示す。図８におい
て、Ｖｓｙｎｃ信号および入力データ（階調データ）は
第１の実施形態で用いたもの（図５）と同じタイミング
を有する。また、フレームには、図５と同じ符号を付し
ている。

【００６１】本実施形態では、各メモリＡ〜Ｄ間の動作
周期（ライト動作およびリード動作）の位相と、リード
動作期間とが、共に、階調データの１フレーム期間の１
／３となる。

【００６２】すなわち、メモリ領域Ａにおいては、ま
ず、１Ｗ＿ＦＲＣがライトされた後、直ちにこのデータ
がライト時の３倍速の速さで１Ｒ＿ＦＲＣとしてリード
さる。その後、５Ｗ＿ＦＲＣがライトされ、直ちにこの
データが３倍速の速さで５Ｒ＿ＦＲＣとしてリードさ
れ、さらに９Ｗ＿ＦＲＣがライトされ、直ちにこのデー
タが３倍速の速さで９Ｒ＿ＦＲＣとしてリードされる。

【００６３】ここで、１Ｗ＿ＦＲＣは、１＿ｉｎをＦＲ
Ｃ処理して生成されたものであり、５Ｗ＿ＦＲＣは２＿
ｉｎの後半２／３と３＿ｉｎの前半１／３とをＦＲＣ処
理して生成されたものである。このため、５Ｒ＿ＦＲＣ
データとしては、３＿ｉｎの前半１／３分が先に出力さ
れ、２＿ｉｎの後半２／３分が後に出力されるように、
入出力の順番が入れ替わる。同様に、９Ｗ＿ＦＲＣは入
力データ３＿ｉｎの後半１／３と４＿ｉｎの前半２／３
とをＦＲＣ処理して生成されたものである。このため、
９Ｒ＿ＦＲＣデータとしては、４＿ｉｎの前半２／３分
が先に出力され、３＿ｉｎの後半１／３分が後に出力さ
れるように、入出力の順番が入れ替わる。

【００６４】メモリ領域Ｂにおいては、メモリ領域Ａに
対して1フレームの１／３だけ遅れて２Ｗ＿ＦＲＣがラ
イトされた後、直ちにこのデータが３倍速の速さで２Ｒ
＿ＦＲＣとしてリードさる。その後６Ｗ＿ＦＲＣがライ
トされ、直ちにこのデータが３倍速の速さで６Ｒ＿ＦＲ
Ｃとしてリードされ、さらに１０Ｗ＿ＦＲＣがライトさ
れ、直ちにこのデータが３倍速の速さで１０Ｒ＿ＦＲＣ
としてリードされる。ここで、メモリ領域Ａと同様、ラ
イトデータが入力の２フレーム期間に渡る場合、メモリ
領域Ａの場合と同じ考え方で順番が入れ替わってリード
される。

【００６５】同様に、メモリ領域Ｃにおいては、メモリ
領域Ｂに対して1フレームの１／３だけ遅れて３Ｗ＿Ｆ
ＲＣがライトされた後、直ちにこのデータが３倍速の速
さで３Ｒ＿ＦＲＣとしてリードさる。その後７Ｗ＿ＦＲ
Ｃがライトされ、直ちにこのデータが３倍速の速さで７
Ｒ＿ＦＲＣとしてリードされ、さらに１１Ｗ＿ＦＲＣが
ライトされ、直ちにこのデータが３倍速の速さで１１Ｒ
＿ＦＲＣとしてリードされる。ここで、メモリ領域Ａと
同様、ライトデータが入力の２フレーム期間に渡る場
合、メモリ領域Ａの場合と同じ考え方で順番が入れ替わ
ってリードされる。

【００６６】同様に、メモリ領域Ｄにおいては、メモリ
領域Ｃに対して1フレームの１／３だけ遅れて４Ｗ＿Ｆ
ＲＣがライトされた後、直ちにこのデータが３倍速の速
さで４Ｒ＿ＦＲＣとしてリードさる。その後８Ｗ＿ＦＲ
Ｃがライトされ、直ちにこのデータが３倍速の速さで８
Ｒ＿ＦＲＣとしてリードされ、さらに１２Ｗ＿ＦＲＣが
ライトされ、直ちにこのデータが３倍速の速さで１２Ｒ
＿ＦＲＣとしてリードされる。ここで、メモリ領域Ａと
同様、ライトデータが入力の２フレーム期間に渡る場
合、メモリ領域Ａの場合と同じ考え方で順番が入れ替わ
ってリードされる。

【００６７】そして、各メモリ領域Ａ〜Ｄがらリードさ
れるＦＲＣデータを順番に選択したのもが出力データと
なる。このとき出力データは１Ｒ＿ＦＲＣ、２Ｒ＿ＦＲ
Ｃ、３Ｒ＿ＦＲＣ、・・・の順番となり、出力フレーム
周波数は、入力フレーム周波数に対して３倍となる。

【００６８】ＦＲＣ処理部Ａ〜ＤにおけるＦＲＣパター
ン信号のパターン切替は、変換後に出力するＦＲＣデー
タが属するフレームの出力順に応じてなされ、４つ先の
フレームのパターンに替えられる。

【００６９】例えば、図４の表示を行う例の場合、ＦＲ
Ｃ処理部Ａで生成される階調率４／５のＦＲＣパターン
信号は、１Ｗ＿ＦＲＣのライト動作期間には図４のフレ
ーム１に対応するパターン、５Ｗ＿ＦＲＣのライト動作
期間には４フレーム先のフレーム５に対応するパター
ン、９Ｗ＿ＦＲＣのライト動作期間にはさらに４フレー
ム先のフレーム４に対応するパターンとなる。同様に、
ＦＲＣ処理部Ｂで生成される階調率４／５のＦＲＣパタ
ーン信号は、２Ｗ＿ＦＲＣのライト動作期間にはフレー
ム２に対応するパターン、６Ｗ＿ＦＲＣのライト動作期
間には４フレーム先のフレーム１に対応するパターンと
なる。同様に、ＦＲＣ処理部Ｃで生成される階調率４／
５のＦＲＣパターン信号は、３Ｗ＿ＦＲＣのライト動作
期間にはフレーム３に対応するパターン、７Ｗ＿ＦＲＣ
のライト動作期間には４フレーム先のフレーム２に対応
するパターンとなる。同様に、ＦＲＣ処理部Ｄで生成さ
れる階調率４／５のＦＲＣパターン信号は、４Ｗ＿ＦＲ
Ｃのライト動作期間にはフレーム４に対応するパター
ン、８Ｗ＿ＦＲＣのライト動作期間には４フレーム先の
フレーム３に対応するパターンとなる。これにより、第
１の実施形態と同様に、１Ｒ＿ＦＲＣにより図４のフレ
ーム１、２Ｒ＿ＦＲＣによりフレーム２、３Ｒ＿ＦＲＣ
によりフレーム３、・・・が表示される。

【００７０】以上で説明したように、本実施形態の液晶
表示装置では、入力される階調データのフレーム周波数
の３倍のフレーム周波数で階調表示を行うことができ
る。また、ＦＲＣデータの生成で必要となるメモリ容量
は、液晶パネル１２０の１画素当り４ビットとなり、１
画素当り８ビットとなる従来例に比べ少なくできる。

【００７１】上述の２つの実施形態では、階調データの
入力フレーム周波数に対するＦＲＣデータの出力フレー
ム周波数の倍速率Ｎを、２倍、３倍にする例を説明した
が、本発明はこれに限定されない。倍速率Ｎが４以上の
整数となる液晶コントローラは、ＦＲＣ処理部およびメ
モリの組をＮ＋１組み設けることにより、実現すること
ができる。

【００７２】また、本発明における倍速率Ｎは整数に限
定されない。以下では、この一例を第３の実施形態とし
て説明する。

【００７３】本発明の第３の実施形態に係る液晶表示装
置は、フレーム周波数の倍速率Ｎを２．５倍としたもの
である。この液晶表示装置は、液晶コントローラの内部
構成を含め、第２の実施形態と同じブロック構成を有す
る。ただし、ＦＲＣデータのライト／リードのタイミン
グと、ＦＲＣパターン信号のパターン切替のタイミング
とが異なる。

【００７４】図９に、本実施形態の液晶コントローラに
おけるメモリ制御のタイミングチャートを示す。図９に
おいて、Ｖｓｙｎｃ信号および入力データ（階調デー
タ）は第２の実施形態で用いたものと同じタイミングを
有する。また、データのフレームには、図８と同じ符号
を付している。

【００７５】メモリ領域Ａにおいては、１Ｗ＿ＦＲＣが
ライトされた後、直ちにこのデータが２.５倍速の速
さ、つまり入力の１フレームを２.５で割った時間で１
Ｒ＿ＦＲＣとしてリードさる。その後１／５フレーム期
間のデータのアクセスしない時間を設け、その後５Ｗ＿
ＦＲＣがライトされ、直ちにこのデータが２.５倍速の
速さで５Ｒ＿ＦＲＣとしてリードされる。さらに再び１
／５フレーム期間のデータのアクセスしない時間を設
け、その後９Ｗ＿ＦＲＣがライトされ、直ちにこのデー
タが２.５倍速の速さで９Ｒ＿ＦＲＣとしてリードされ
る。ここで、１Ｗ＿ＦＲＣデータは入力データ１＿ｉｎ
をＦＲＣ処理して生成されたものであり、５Ｗ＿ＦＲＣ
は入力データ２＿ｉｎの後半２／５と３＿ｉｎの前半３
／５をＦＲＣ処理して生成されたものである。このた
め、５Ｒ＿ＦＲＣデータとしては、３＿ｉｎの前半３／
５分が先に出力され、２＿ｉｎの後半２／５分が後に出
力されるように、順番が入れ替わる。同様に、９Ｗ＿Ｆ
ＲＣは入力データ４＿ｉｎの後半４／５と５＿ｉｎの前
半１／５をＦＲＣ処理して生成されたものである。この
ため、９Ｒ＿ＦＲＣデータとしては、５＿ｉｎの前半１
／５分が先に出力され、４＿ｉｎの後半４／５分が後に
出力されるように、順番が入れ替わる。

【００７６】メモリ領域Ｂにおいては、メモリ領域Ａに
対して1フレームの２／５だけ遅れて２Ｗ＿ＦＲＣがラ
イトされた後、直ちにこのデータが２.５倍速の速さで
２Ｒ＿ＦＲＣとしてリードさる。その後１／５フレーム
期間のデータのアクセスしない時間を設け、その後６Ｗ
＿ＦＲＣがライトされ、直ちにこのデータが２.５倍速
の速さで６Ｒ＿ＦＲＣとしてリードさる。さらに再び１
／５フレーム期間のデータのアクセスしない時間を設
け、その後１０Ｗ＿ＦＲＣがライトされ、直ちにこのデ
ータが２.５倍速の速さで１０Ｒ＿ＦＲＣとしてリード
される。ここで、メモリ領域Ａと同様、ライトデータが
入力の２フレーム期間に渡る場合、メモリ領域Ａの場合
と同じ考え方で順番が入れ替わってリードされる。

【００７７】同様に、メモリ領域Ｃにおいては、メモリ
領域Ｂに対して1フレームの２／５だけ遅れて３Ｗ＿Ｆ
ＲＣがライトされた後、直ちにこのデータが２.５倍速
の速さで３Ｒ＿ＦＲＣとしてリードさる。その後１／５
フレーム期間のデータのアクセスしない時間を設け、そ
の後７Ｗ＿ＦＲＣがライトされ、直ちにこのデータが
２.５倍速の速さで７Ｒ＿ＦＲＣとしてリードされる。
さらに再び１／５フレーム期間のデータのアクセスしな
い時間を設け、その後１１Ｗ＿ＦＲＣがライトされ、直
ちにこのデータが２.５倍速の速さで１１Ｒ＿ＦＲＣと
してリードされる。ここで、メモリ領域Ａと同様、ライ
トデータが入力の２フレーム期間に渡る場合、メモリ領
域Ａの場合と同じ考え方で順番が入れ替わってリードさ
れる。

【００７８】同様に、メモリ領域Ｄにおいては、メモリ
領域Ｃに対して1フレームの２／５だけ遅れて４Ｗ＿Ｆ
ＲＣがライトされた後、直ちにこのデータが２.５倍速
の速さで４Ｒ＿ＦＲＣとしてリードさる。その後１／５
フレーム期間のデータのアクセスしない時間を設け、そ
の後８Ｗ＿ＦＲＣがライトされ、直ちにこのデータが
２.５倍速の速さで８Ｒ＿ＦＲＣとしてリードされる。
ここで、メモリ領域Ａと同様、ライトデータが入力の２
フレーム期間に渡る場合、メモリ領域Ａの場合と同じ考
え方で順番が入れ替わってリードされる。

【００７９】そして、各メモリ領域Ａ〜Ｄがらリードさ
れるＦＲＣデータを順番に選択したのもが出力データと
なる。このとき出力データは１Ｒ＿ＦＲＣ、２Ｒ＿ＦＲ
Ｃ、３Ｒ＿ＦＲＣ、・・・の順番となり、また出力フレ
ーム周波数は、入力フレーム周波数に対して２.５倍と
なっていることが分かる。

【００８０】ＦＲＣパターン信号のパターン切替制御
は、第２の実施形態で説明したものと同じ条件でなされ
る。

【００８１】以上で説明したようのに、本実施形態の液
晶表示装置では、フレーム周波数の倍速率Ｎを２．５倍
とする階調表示を行うことができる。

【００８２】さらに、小数部を有する他の実数を倍速率
Ｎとする液晶表示装置も実現可能である。この場合、Ｆ
ＲＣ処理部およびメモリ領域の組を、倍速率Ｎの少数点
以下を繰り上げてこれに１を足した数だけ設けるように
する。そして、メモリをアクセスしない時間を適宜設定
して時間調整を図ることにより、入力フレームに同期し
た動作がなされるようにすればよい。

【００８３】このように、本発明によれば、いろいろな
値の倍速率Ｎに対応でき、液晶の応答速度やその他の特
性に適合した最適なフレーム周波数で動作する液晶表示
装置を実現できるようになる。

【００８４】次に、本発明の第４の実施形態に係る液晶
表示装置について説明する。

【００８５】図１０に、本実施形態の液晶表示装置１１
０１のブロック構成を示す。この液晶表示装置１１０１
は、図１に示した構成に加え、Ａ／Ｄ変換器１１０２を
具備したものである。図中、液晶モジュール１００１
は、図１に示す全ての構成要素からなる。もちろん、液
晶コントローラとしては、第１〜第３の実施形態で説明
したものの内のどれを用いてもよい。

【００８６】液晶表示装置１１０１は、外部装置からＣ
ＲＴ表示装置用の表示信号および同期信号群を入力され
る。ここで、ＣＲＴ表示装置用の表示信号は、Ｒ
（赤）、Ｇ（緑）、Ｂ（赤）のアナログデータとなる。

【００８７】Ａ／Ｄ変換器１１０２は、入力されるの表
示データを８ビットの階調データ（デジタルデータ）に
変換し、液晶モジュール１００１内の液晶コントローラ
１１０に出力する。これにより、液晶モジュール１００
１内の液晶パネル１２０に、階調データからＦＲＣデー
タへの変換と、フレーム周波数の変換がなされ、２５６
階調の階調表示がなされる。

【００８８】このように、本実施形態の液晶表示装置１
１０１は、ＣＲＴ表示装置用の表示信号を基にＦＲＣに
よる階調表示を行うことができる。また、デスクトップ
型コンピュータ等の外部装置に接続されるＣＲＴモニタ
との置き換えが容易であるという利点がある。

【００８９】次に、本発明の第５の実施形態に係る液晶
表示装置について説明する。

【００９０】良好な表示を行うためのＦＲＣデータの出
力フレーム周波数は、液晶パネルの特性等により、ある
範囲に収める必要がある。しかし、倍速率Ｎを固定とし
た場合には入力フレーム周波数の変化により、出力フレ
ーム周波数が大きく変化してしまう。そこで、本実施形
態の液晶コントローラは、出力フレーム周波数の設定を
入力のフレーム周波数に応じて自動的に切り替える機能
を備える。

【００９１】図１１は、出力フレーム周波数を１８０
［Ｈｚ］付近に設定する場合における、入力フレーム周
波数と倍速率Ｎとの関係を示した図である。本実施形態
では、この関係にしたがって、入力フレーム周波数に応
じて倍速率Ｎを変化させることにより、いろいろな入力
フレーム周波数の信号の表示に対応する場合にも、常
に、出力フレーム周波数を最適な範囲に収め、高品質な
表示を可能にする。

【００９２】本実施形態の液晶コントローラは、入力フ
レーム周波数の検出を行うため、図１２に示す構成を有
する。図中、カウンタ１３０２は、一定周波数の高速ク
ロック１３０１に従いカウントアップし、階調データと
共に入力されるＶｓｙｎｃ信号でリセットされる。フレ
ーム周波数切り替え部１３０３は、カウンタ１３０２の
カウント値（最大値）を基に入力フレーム周波数を推定
する。また、フレーム周波数切り替え部１３０３は、入
力フレーム周波数と倍速率Ｎとの対応関係（図１１）を
予め登録されており、推定した入力フレーム周波数に対
応する倍速率Ｎを切替信号として出力する。

【００９３】また、本実施形態の液晶コントローラは、
最も高い倍速率Ｎ（３倍）に対応する、第２の実施形態
で説明した構成（図７）を有する。メモリ制御部は、フ
レーム周波数切り替え部１３０３からの切替信号に応じ
て、３種類のメモリ制御動作を選択的に実施する。ま
た、ＦＲＣ処理部も、切替信号に応じて、３種類のパタ
ーン切替制御を選択的に実施する。

【００９４】倍速率Ｎが２倍の時、メモリ制御部はメモ
リ領域Ａ〜Ｃに対し、第１の実施形態で説明したのと同
じ制御を行う。この間、ＦＲＣ処理部Ｄおよびメモリ領
域Ｄは使用されず、データセレクタはメモリ領域Ａ〜Ｃ
のリードデータのみを選択する。倍速率Ｎが３倍の時、
メモリ制御部は、第２の実施形態で説明したのと同じ制
御を行う。倍速率Ｎが２．５倍の時は第３の実施形態で
説明したのと同じ制御を行う。倍速率Ｎの変化に伴い、
リード動作のタイミングクロックも切り替えられ、入力
フレーム周波数および倍速率Ｎに対応した速度でリード
がなされる。

【００９５】以上のように、本実施形態の液晶表示装置
では、入力フレーム周波数の値に応じて自動的に、倍速
率Ｎを切り替え可能であることから、常に、液晶パネル
に最適なフレーム周波数の表示を提供できる。このこと
から、表示画像の高画質化が実現可能である。

【００９６】

【発明の効果】以上で説明したように、本発明によれ
ば、表示信号のフレーム周波数の変換と、ＦＲＣによる
階調表示処理とを、より少ない容量のメモリを用いて実
現する液晶コントローラ、および、それを用いた液晶表
示装置を提供することができる。

【図面の簡単な説明】

【図１】 本発明の第１の実施形態に係る液晶表示装置
の構成を示すブロック図である。

【図２】 第１の実施形態の液晶コントローラの構成を
示すブロック図である。

【図３】 ＦＲＣ処理部の構成を示すブロック図であ
る。

【図４】 ＦＲＣによる階調表示のフレーム（ＦＲＣパ
ターン信号のパターン）の一例を示す図である。

【図５】 液晶コントローラの動作を示すタイミングチ
ャートである。

【図６】 図４の表示を行う場合のライトデータの内容
を示す図である。

【図７】 本発明の第２の実施形態に係る液晶コントロ
ーラの構成を示すブロック図である。

【図８】 液晶コントローラの動作を示すタイミングチ
ャートである。

【図９】 本発明の第３の実施形態に係る液晶コントロ
ーラの動作を示すタイミングチャートである。

【図１０】 本発明の第４の実施形態に係る液晶表示装
置の構成を示すブロック図である。

【図１１】 本発明の第５の実施形態に係る液晶コント
ローラにおける、入力フレーム周波数と、フレーム周波
数の倍速率との関係を示す図である。

【図１２】 自動フレーム周波数判定手段の構成を示す
ブロック図である。

【図１３】 従来の液晶コントローラの構成を示すブロ
ック図である。

【符号の説明】

１００…液晶表示装置、１１０…液晶コントローラ、１
２０…液晶パネル、１３０…走査ドライバ、１４０…デ
ータドライバ、２０２…ＦＲＣ処理部Ａ、２０３…ＦＲ
Ｃ処理部Ｂ、２０４…ＦＲＣ処理部Ｃ、２０５…メモリ
領域Ａ、２０６…メモリ領域Ｂ、２０７…メモリ領域
Ｃ、２０８…データセレクタ、２０９…液晶出力インタ
ーフェース、２１２…メモリ制御装置、３０１…ＦＲＣ
パターン生成器、３０２…ＦＲＣパターン信号群、３０
３…ＦＲＣパターンセレクタ、１００１…液晶モジュー
ル、１１０１…液晶表示装置、１１０２…Ａ／Ｄ変換
器、１３０１…自動判定用高速クロック、１３０２…カ
ウンタ、１３０３…フレーム周波数切り替え部。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 内田 真嗣 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内 (72)発明者 犬塚 達裕 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立画像情報システム内

Claims (6)

【特許請求の範囲】
1. 【請求項１】１画素当り複数ビットの階調表示データと
   同期信号群とを入力され、１画素当り１ビットの２値表
   示データと同期信号群とを出力することにより、単純マ
   トリクス型の液晶パネルに、階調表示データに対応した
   階調表示を行わせるための液晶コントローラであって、 前記階調表示データの各値について、予め定めた複数の
   パターンを有するパターン信号を生成し、入力される階
   調表示データに対応するパターン信号の値を２値表示デ
   ータとして出力するＰ個（Ｐは３以上の整数）のＦＲＣ
   処理部と、 各ＦＲＣ処理部に対応して配置され、それぞれ１フレー
   ム分の２値表示データの記憶容量を有するＰ個のメモリ
   領域と、 入力される同期信号に同期して、所定の位相で前記各メ
   モリ領域に２値表示データを１フレーム分ライトすると
   共に、ライト後、ライト時のＮ倍（Ｎは１より大きい実
   数）の速度で各メモリ領域の２値表示データをリードす
   る制御を行うメモリ制御部とを備え、 前記各ＦＲＣ処理部は、生成するパターン信号のパター
   ンを、変換後に出力する２値表示データが構成するフレ
   ームの出力順位に応じて切り替えることを特徴とする液
   晶コントローラ。
2. 【請求項２】請求項１記載の液晶コントローラであっ
   て、 前記メモリ制御回路は、前記メモリ領域に対するライト
   期間およびリード期間が、各メモリ領域間で、階調表示
   データの１フレーム期間の１／Ｎだけずれ、かつ、前記
   各メモリ領域のリード期間が連続的につながるように、
   制御を行うことを特徴とする液晶コントローラ。
3. 【請求項３】請求項１記載の液晶コントローラであっ
   て、 前記メモリ制御回路は、各メモリ領域において、リード
   期間とライト期間とが、前記Ｎの値により定まる長さの
   非アクセス期間を挟んでつながり、かつ、前記各メモリ
   領域のリード期間が連続的につながるように、制御を行
   うことを特徴とする液晶コントローラ。
4. 【請求項４】請求項１記載の液晶コントローラであっ
   て、 出力する２値表示データのフレーム周波数が予め定めた
   範囲に収まるように、入力される同期信号を基に前記Ｎ
   の値を変更するための手段を、さらに有することを特徴
   とする液晶コントローラ。
5. 【請求項５】単純マトリクス型の液晶パネルと、 請求項１、２、３、４のいずれかに記載の液晶コントロ
   ーラと、 液晶コントローラから出力される同期信号に従って、２
   値表示データに対応する表示を前記液晶パネルに行わせ
   る走査ドライバおよびデータドライバとを備えることを
   特徴とする液晶表示装置。
6. 【請求項６】請求項５記載の液晶表示装置であって アナログデータである表示データを、デジタルデータで
   ある階調データに変換するＡ／Ｄ変換器を、さらに備え
   ることを特徴とする液晶表示装置。