JPH11249104A - 液晶表示装置およびその駆動方法 - Google Patents
液晶表示装置およびその駆動方法Info
- Publication number
- JPH11249104A JPH11249104A JP10048022A JP4802298A JPH11249104A JP H11249104 A JPH11249104 A JP H11249104A JP 10048022 A JP10048022 A JP 10048022A JP 4802298 A JP4802298 A JP 4802298A JP H11249104 A JPH11249104 A JP H11249104A
- Authority
- JP
- Japan
- Prior art keywords
- column
- liquid crystal
- display data
- electrodes
- data signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3622—Control of matrices with row and column drivers using a passive matrix
- G09G3/3644—Control of matrices with row and column drivers using a passive matrix with the matrix divided into sections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3622—Control of matrices with row and column drivers using a passive matrix
- G09G3/3625—Control of matrices with row and column drivers using a passive matrix using active addressing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3692—Details of drivers for data electrodes suitable for passive matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
- G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
- G09G3/2029—Display of intermediate tones by time modulation using two or more time intervals using sub-frames the sub-frames having non-binary weights
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 液晶表示装置においてクロストークを低減す
る。 【解決手段】 列電極Ｘ１上の表示データと列電極Ｘ２
上の表示データが同じであるが、データ信号電圧は、Ｃ
１Ｎ、Ｃ２Ｎのように異なる信号とすることで、波形の
変化のタイミング及び波形の変化の方向が異なる。この
ため、データ電圧から誘導されて起こる走査電圧の波形
歪みは比較的小さく、時間的に分散される。よって、実
際に液晶に印加される電圧波形の波形歪みのまったくな
い理想波形からのずれは比較的小さなものとなり、実効
電圧値の理想値との差もあまり大きくならない。
る。 【解決手段】 列電極Ｘ１上の表示データと列電極Ｘ２
上の表示データが同じであるが、データ信号電圧は、Ｃ
１Ｎ、Ｃ２Ｎのように異なる信号とすることで、波形の
変化のタイミング及び波形の変化の方向が異なる。この
ため、データ電圧から誘導されて起こる走査電圧の波形
歪みは比較的小さく、時間的に分散される。よって、実
際に液晶に印加される電圧波形の波形歪みのまったくな
い理想波形からのずれは比較的小さなものとなり、実効
電圧値の理想値との差もあまり大きくならない。
Description
【０００１】
【発明の属する技術分野】本発明は、例えばパーソナル
コンピュータ、ワードプロセッサをはじめとする各種Ｏ
Ａ機器やマルチメディア情報端末、ＡＶ機器、更にゲー
ム機器等に用いられるマトリクス型のＳＴＮ液晶表示装
置およびその駆動方法に関し、より詳細には、表示品位
を向上でき、しかも均一な表示品位が得られる液晶表示
装置およびその駆動方法に関する。
コンピュータ、ワードプロセッサをはじめとする各種Ｏ
Ａ機器やマルチメディア情報端末、ＡＶ機器、更にゲー
ム機器等に用いられるマトリクス型のＳＴＮ液晶表示装
置およびその駆動方法に関し、より詳細には、表示品位
を向上でき、しかも均一な表示品位が得られる液晶表示
装置およびその駆動方法に関する。
【０００２】
【従来の技術】上述したＳＴＮ液晶表示装置において、
高速応答性を持つものは、コントラストが低下すること
が知られている。以下に、その原因と、これを改善する
提案技術との説明を行なう。
高速応答性を持つものは、コントラストが低下すること
が知られている。以下に、その原因と、これを改善する
提案技術との説明を行なう。
【０００３】従来からＳＴＮ液晶表示装置に対しては、
線順次駆動方式が採用されてきた。この駆動方式は、行
電極群を１フレーム期間にわたって１本ずつ順次走査
し、この際、各行電極に１フレーム期間内に１回だけ高
い走査パルスを印加し、これに同期して、列電極には走
査される行電極上の各画素の表示データに応じたデータ
電圧を印加する方式である。
線順次駆動方式が採用されてきた。この駆動方式は、行
電極群を１フレーム期間にわたって１本ずつ順次走査
し、この際、各行電極に１フレーム期間内に１回だけ高
い走査パルスを印加し、これに同期して、列電極には走
査される行電極上の各画素の表示データに応じたデータ
電圧を印加する方式である。
【０００４】この線順次駆動方式を適用した液晶表示装
置では、主に静止画を中心とする画像の表示を対象とし
ており、そのため応答速度が比較的低速な液晶を使用し
ていた。この際、液晶は印加される実効電圧値に応答
し、実用的なコントラスト比が得られていた。
置では、主に静止画を中心とする画像の表示を対象とし
ており、そのため応答速度が比較的低速な液晶を使用し
ていた。この際、液晶は印加される実効電圧値に応答
し、実用的なコントラスト比が得られていた。
【０００５】ところが、動画表示を可能にするため、液
晶粘度の低減化や液晶層の薄層化などにより、液晶の高
速応答性を実現しようとすると、この線順次駆動方式で
は、液晶は実効電圧値に応答せずに駆動波形自体に応答
し、透過率がフレーム毎に振動する現象が顕著になる。
この現象は、フレーム応答現象と呼ばれ、コントラスト
比の著しい低下を招く原因となっている。
晶粘度の低減化や液晶層の薄層化などにより、液晶の高
速応答性を実現しようとすると、この線順次駆動方式で
は、液晶は実効電圧値に応答せずに駆動波形自体に応答
し、透過率がフレーム毎に振動する現象が顕著になる。
この現象は、フレーム応答現象と呼ばれ、コントラスト
比の著しい低下を招く原因となっている。
【０００６】そこで、この問題点を改善するために、線
順次駆動方式のように１フレーム期間内に１回だけ高い
走査パルスを印加するのではなく、これを１フレームに
複数回の低い走査パルスを分散して印加し、これにより
フレーム応答現象を抑制してコントラスト比の低下を防
ぐようにする駆動方式が提案されている。このような駆
動方式は、複数ライン同時選択駆動方式と呼ばれてお
り、その特徴は、直交行列を用いて同時に複数の行電極
を走査することにある。以下、その基本動作を簡単に説
明する。
順次駆動方式のように１フレーム期間内に１回だけ高い
走査パルスを印加するのではなく、これを１フレームに
複数回の低い走査パルスを分散して印加し、これにより
フレーム応答現象を抑制してコントラスト比の低下を防
ぐようにする駆動方式が提案されている。このような駆
動方式は、複数ライン同時選択駆動方式と呼ばれてお
り、その特徴は、直交行列を用いて同時に複数の行電極
を走査することにある。以下、その基本動作を簡単に説
明する。
【０００７】入力画像データに対し、一旦、直交行列を
用いて直交変換演算を施し、演算データに基づくデータ
電圧を列電極に印加する。これに同期して、行電極には
該直交行列の列ベクトルに基づく走査電圧を、同時に選
択する行電極に一斉に印加する。このようにして、液晶
パネル上で画像データの直交逆変換が行われ、入力画像
を再生することができる。このとき、同時に選択する行
電極の本数や走査順序などによって、具体的には以下の
３つの駆動方式が提案されている。なお、各駆動方式の
基本原理は上述の通りである。
用いて直交変換演算を施し、演算データに基づくデータ
電圧を列電極に印加する。これに同期して、行電極には
該直交行列の列ベクトルに基づく走査電圧を、同時に選
択する行電極に一斉に印加する。このようにして、液晶
パネル上で画像データの直交逆変換が行われ、入力画像
を再生することができる。このとき、同時に選択する行
電極の本数や走査順序などによって、具体的には以下の
３つの駆動方式が提案されている。なお、各駆動方式の
基本原理は上述の通りである。
【０００８】第１の駆動方式は、１画面分の全行電極を
同時に走査するアクティブアドレッシング方式である。
これは、T.J.Scheffer、et al.、SID`92、Digest、p.228、
特公平7-120147号などに開示されている。第２の駆動方
式は、１画面分の全行電極数より少ない複数本の行電極
をグループ化し、各グループを順次走査するシーケンシ
ーアドレッシング方式である。この駆動方式は、第１の
駆動方式に比べ、回路規模を小さくすることができる。
これは、T.N.Ruckmongathan et al.、Japan Display`92、
Digest、p.65、特開平5-46127号などに開示されている。
同時に走査するアクティブアドレッシング方式である。
これは、T.J.Scheffer、et al.、SID`92、Digest、p.228、
特公平7-120147号などに開示されている。第２の駆動方
式は、１画面分の全行電極数より少ない複数本の行電極
をグループ化し、各グループを順次走査するシーケンシ
ーアドレッシング方式である。この駆動方式は、第１の
駆動方式に比べ、回路規模を小さくすることができる。
これは、T.N.Ruckmongathan et al.、Japan Display`92、
Digest、p.65、特開平5-46127号などに開示されている。
【０００９】第３の駆動方式は、１画面を行方向に複数
のブロックに分割し、各ブロックの全行電極数より少な
い複数本の行電極をグループ化し、このグループを順次
走査し、全ブロックを駆動する方式（特開平6-291848
号）である。この駆動方式は、第２の駆動方式に比べ、
さらにメモリ容量を縮小することが可能となり、より回
路規模を小さくすることができる。
のブロックに分割し、各ブロックの全行電極数より少な
い複数本の行電極をグループ化し、このグループを順次
走査し、全ブロックを駆動する方式（特開平6-291848
号）である。この駆動方式は、第２の駆動方式に比べ、
さらにメモリ容量を縮小することが可能となり、より回
路規模を小さくすることができる。
【００１０】以上のように、高速応答性の単純マトリク
ス型液晶表示装置に対して、複数ライン同時選択駆動方
式を採用することによって、フレーム応答現象を抑制
し、コントラスト比の低下を改善することが可能とな
る。
ス型液晶表示装置に対して、複数ライン同時選択駆動方
式を採用することによって、フレーム応答現象を抑制
し、コントラスト比の低下を改善することが可能とな
る。
【００１１】また、ＳＴＮ液晶表示装置の階調方式とし
て、各ｂｉｔ毎に表示データと駆動直交関数との演算を
行い、各ビット毎の重み付けに対応した幅のデータ信号
電圧を列電極に印加するパルス幅変調方式（ＰＷＭ方
式）が知られている。これは、特開平9-90914号などに
開示されている。
て、各ｂｉｔ毎に表示データと駆動直交関数との演算を
行い、各ビット毎の重み付けに対応した幅のデータ信号
電圧を列電極に印加するパルス幅変調方式（ＰＷＭ方
式）が知られている。これは、特開平9-90914号などに
開示されている。
【００１２】
【発明が解決しようとする課題】しかしながら、この従
来のパルス幅変調方式では、１水平走査期間当りにデー
タ信号が変化する回数が階調表示を実現しない場合に比
べて多くなる。そのため、データ電圧信号の周波数が高
くなるので、電極抵抗と液晶容量とに起因する誘導歪み
の量も多くなり、本来の実効電圧値とはやや異なる実効
電圧値が液晶に印加されることになり、クロストークな
どの表示品位の低下につながっていた。以下、この事に
ついて図面を用いて説明する。
来のパルス幅変調方式では、１水平走査期間当りにデー
タ信号が変化する回数が階調表示を実現しない場合に比
べて多くなる。そのため、データ電圧信号の周波数が高
くなるので、電極抵抗と液晶容量とに起因する誘導歪み
の量も多くなり、本来の実効電圧値とはやや異なる実効
電圧値が液晶に印加されることになり、クロストークな
どの表示品位の低下につながっていた。以下、この事に
ついて図面を用いて説明する。
【００１３】図８に示すように、縦（行方向）６画素、
横（列方向）２画素の液晶パネル上で、画素の表示状態
を図のように定め、各列電極Ｘ１、Ｘ２、および行電極
Ｙ１〜Ｙ６を図のように定める。また、その状態の液晶
パネルを従来の方式で駆動する場合の列電極Ｘ１、Ｘ２
の駆動波形Ｃ１Ｃ、Ｃ２Ｃおよび行電極Ｙ１の駆動波形
Ｒ１Ｃの一例を図９に示す。
横（列方向）２画素の液晶パネル上で、画素の表示状態
を図のように定め、各列電極Ｘ１、Ｘ２、および行電極
Ｙ１〜Ｙ６を図のように定める。また、その状態の液晶
パネルを従来の方式で駆動する場合の列電極Ｘ１、Ｘ２
の駆動波形Ｃ１Ｃ、Ｃ２Ｃおよび行電極Ｙ１の駆動波形
Ｒ１Ｃの一例を図９に示す。
【００１４】図９から理解されるように、従来の駆動方
式では列電極Ｘ１上の表示データと列電極Ｘ２上の表示
データが同じなので列電極Ｘ１に印加されるデータ信号
ＣｌＣと列電極Ｘ２に印加されるデータ信号Ｃ２Ｃがま
ったく同一の信号となり、波形の変化のタイミング及び
波形の変化の方向がこれら２つの信号でまったく同じに
なる。このため、データ電圧から誘導されて起こる走査
電圧の波形歪みは図のように比較的大きなものとなる。
よって、実際に液晶に印加される電圧波形の、波形歪み
のまったくない理想波形からのずれが大きくなり、実効
電圧値が理想値から大きく異なる。
式では列電極Ｘ１上の表示データと列電極Ｘ２上の表示
データが同じなので列電極Ｘ１に印加されるデータ信号
ＣｌＣと列電極Ｘ２に印加されるデータ信号Ｃ２Ｃがま
ったく同一の信号となり、波形の変化のタイミング及び
波形の変化の方向がこれら２つの信号でまったく同じに
なる。このため、データ電圧から誘導されて起こる走査
電圧の波形歪みは図のように比較的大きなものとなる。
よって、実際に液晶に印加される電圧波形の、波形歪み
のまったくない理想波形からのずれが大きくなり、実効
電圧値が理想値から大きく異なる。
【００１５】したがって、列電極の数が数百本程度と多
くなった場合を考えると、従来の駆動方法では、列電極
毎に実効電圧値の理想値との差のばらつきが大きくな
り、クロストークなどの表示品位の低下につながる。
くなった場合を考えると、従来の駆動方法では、列電極
毎に実効電圧値の理想値との差のばらつきが大きくな
り、クロストークなどの表示品位の低下につながる。
【００１６】本発明は、このような従来技術の課題を解
決すべくなされたものであり、クロストークを低減する
ことができる液晶表示装置およびその駆動方法を提供す
ることを目的とする。
決すべくなされたものであり、クロストークを低減する
ことができる液晶表示装置およびその駆動方法を提供す
ることを目的とする。
【００１７】
【課題を解決するための手段】本発明の液晶表示装置の
駆動方法は、走査信号が印加される複数の行電極と、該
複数の行電極に交差するように配置され、表示データ信
号が印加される複数の列電極と、該複数の行電極の１つ
と該複数の列電極の１つとの間に挟持され、該複数の行
電極の１つと該複数の列電極の１つとの交差部におい
て、該複数の行電極の１つと該複数の列電極の１つとの
間に印加される実効電圧値に応答して表示を行う液晶層
とを有する液晶表示装置を駆動する方法であって、複数
ビットからなる階調表示データを受け取り、各ビット毎
に走査信号によって決定される表示データ信号に応じた
電圧を、１水平走査期間中に各ビット毎に重み付けさ
れ、かつ、該列電極の各々または少なくとも１つ以上に
おいて印加タイミングを異ならせてある期間だけ印加
し、そのことにより上記目的が達成される。
駆動方法は、走査信号が印加される複数の行電極と、該
複数の行電極に交差するように配置され、表示データ信
号が印加される複数の列電極と、該複数の行電極の１つ
と該複数の列電極の１つとの間に挟持され、該複数の行
電極の１つと該複数の列電極の１つとの交差部におい
て、該複数の行電極の１つと該複数の列電極の１つとの
間に印加される実効電圧値に応答して表示を行う液晶層
とを有する液晶表示装置を駆動する方法であって、複数
ビットからなる階調表示データを受け取り、各ビット毎
に走査信号によって決定される表示データ信号に応じた
電圧を、１水平走査期間中に各ビット毎に重み付けさ
れ、かつ、該列電極の各々または少なくとも１つ以上に
おいて印加タイミングを異ならせてある期間だけ印加
し、そのことにより上記目的が達成される。
【００１８】また、本発明の液晶表示装置の駆動方法に
おいて、前記１水平走査期間中に各ビット毎に重み付け
され、かつ、該列電極毎に印加タイミングを異ならせて
ある期間だけ表示データ信号を印加するタイミングを調
整し、同一タイミングで表示データ信号が印加される１
または複数の列電極と、別の同一タイミングで表示デー
タ信号が印加される別の１または複数の列電極とで波形
の変化方向が逆になるようにしてもよい。
おいて、前記１水平走査期間中に各ビット毎に重み付け
され、かつ、該列電極毎に印加タイミングを異ならせて
ある期間だけ表示データ信号を印加するタイミングを調
整し、同一タイミングで表示データ信号が印加される１
または複数の列電極と、別の同一タイミングで表示デー
タ信号が印加される別の１または複数の列電極とで波形
の変化方向が逆になるようにしてもよい。
【００１９】また、本発明の液晶表示装置の駆動方法に
おいて、前記１水平走査期間中に各ビット毎に重み付け
され、かつ、該列電極毎に印加タイミングを異ならせて
ある期間だけ表示データ信号を印加するタイミングを、
相互に前後する水平走査期間で連続するよう調整するよ
うにしてもよい。
おいて、前記１水平走査期間中に各ビット毎に重み付け
され、かつ、該列電極毎に印加タイミングを異ならせて
ある期間だけ表示データ信号を印加するタイミングを、
相互に前後する水平走査期間で連続するよう調整するよ
うにしてもよい。
【００２０】本発明の液晶表示装置は、走査信号が印加
される複数の行電極と、該複数の行電極に交差するよう
に配置され、表示データ信号が印加される複数の列電極
と、該複数の行電極の１つと該複数の列電極の１つとの
間に挟持され、該複数の行電極の１つと該複数の列電極
の１つとの交差部において、該複数の行電極の１つと該
複数の列電極の１つとの間に印加される実効電圧値に応
答して表示を行う液晶層とを有する液晶表示装置であっ
て、複数ビットからなる階調表示データを受け取り、各
ビット毎に走査信号によって決定される表示データ信号
に応じた電圧の印加タイミングを、１水平走査期間中に
各ビット毎に重み付けして決定するパルス幅制御手段
と、該列電極の各々または少なくとも１つ以上におい
て、該パルス幅制御手段にて決定された印加タイミング
に基づき該表示データ信号に応じた電圧を印加する列ド
ライバとを具備し、そのことにより上記目的が達成され
る。
される複数の行電極と、該複数の行電極に交差するよう
に配置され、表示データ信号が印加される複数の列電極
と、該複数の行電極の１つと該複数の列電極の１つとの
間に挟持され、該複数の行電極の１つと該複数の列電極
の１つとの交差部において、該複数の行電極の１つと該
複数の列電極の１つとの間に印加される実効電圧値に応
答して表示を行う液晶層とを有する液晶表示装置であっ
て、複数ビットからなる階調表示データを受け取り、各
ビット毎に走査信号によって決定される表示データ信号
に応じた電圧の印加タイミングを、１水平走査期間中に
各ビット毎に重み付けして決定するパルス幅制御手段
と、該列電極の各々または少なくとも１つ以上におい
て、該パルス幅制御手段にて決定された印加タイミング
に基づき該表示データ信号に応じた電圧を印加する列ド
ライバとを具備し、そのことにより上記目的が達成され
る。
【００２１】以下、本発明の作用につき説明する。
【００２２】本発明にあっては、複数ビットからなる階
調表示データを受け取り、各ビット毎に走査信号によっ
て決定される表示データ信号に応じた電圧を、１水平走
査期間中に各ビット毎に重み付けされ、かつ、該列電極
の各々または少なくとも１つ以上において印加タイミン
グを異ならせてある期間だけ印加するので、図１０
（ａ）に示すように、異なる列電極で同じ水平走査期間
において、階調表示データおよび走査信号が同一であっ
ても、表示データ信号に応じた電圧はその波形の変化の
タイミングが異なる。よって、その電圧から誘導されて
起こる走査電圧の波形歪みの程度（振幅）を抑制するこ
とが可能となる。
調表示データを受け取り、各ビット毎に走査信号によっ
て決定される表示データ信号に応じた電圧を、１水平走
査期間中に各ビット毎に重み付けされ、かつ、該列電極
の各々または少なくとも１つ以上において印加タイミン
グを異ならせてある期間だけ印加するので、図１０
（ａ）に示すように、異なる列電極で同じ水平走査期間
において、階調表示データおよび走査信号が同一であっ
ても、表示データ信号に応じた電圧はその波形の変化の
タイミングが異なる。よって、その電圧から誘導されて
起こる走査電圧の波形歪みの程度（振幅）を抑制するこ
とが可能となる。
【００２３】ここで、請求項２のように、１水平走査期
間中に各ビット毎に重み付けされ、かつ、該列電極毎に
印加タイミングを異ならせてある期間だけ表示データ信
号を印加するタイミングを調整し、図１０（ｂ）に示す
ように、表示データ信号（Ｃ１Ｌ）が与えられる１つの
列電極と、表示データ信号（Ｃ２Ｌ）が与えられる他の
１つの列電極とで波形の変化方向が逆になるようにする
と、一方の列電極のパルスが立ち下がるときに他方の列
電極のパルスが立ち上がる。それ故に、波形の変化のタ
イミングおよび変化の方向が異なるため、データ電圧か
ら誘導されて起こる走査電圧の波形歪みの程度は比較的
小さく、時間的に分散される。よって、実際に液晶に印
加される電圧波形の波形歪みのまったく無い理想波形か
らのずれは比較的小さなものとなり、実効電圧値の理想
値との差も余り大きくならない。なお、図１０（ｂ）で
は、表示データ信号の印加タイミングを逆にする対象が
１つの列電極と他の１つの列電極とであるが、請求項２
を適用できる対象はこれに限らない。例えば、同一タイ
ミングで表示データ信号が印加される２以上の列電極
と、別の同一タイミングで表示データ信号が印加される
別の２以上の列電極とで波形の変化方向が逆になるよう
にしてもよい。また、片方の列電極が単数で、もう片方
の列電極が複数である場合にも同様に適用することがで
きる。また、同一タイミングまたは別の同一タイミング
で表示データ信号が印加される列電極は隣合うもの同士
に限らず位置的に離れた列電極同士であってもよく、ま
た、同一タイミングまたは別の同一タイミングで表示デ
ータ信号が印加される列電極が複数のもの同士である場
合においても、各列電極群の各々は各列電極が位置的に
離れたもの同士であってもよい。
間中に各ビット毎に重み付けされ、かつ、該列電極毎に
印加タイミングを異ならせてある期間だけ表示データ信
号を印加するタイミングを調整し、図１０（ｂ）に示す
ように、表示データ信号（Ｃ１Ｌ）が与えられる１つの
列電極と、表示データ信号（Ｃ２Ｌ）が与えられる他の
１つの列電極とで波形の変化方向が逆になるようにする
と、一方の列電極のパルスが立ち下がるときに他方の列
電極のパルスが立ち上がる。それ故に、波形の変化のタ
イミングおよび変化の方向が異なるため、データ電圧か
ら誘導されて起こる走査電圧の波形歪みの程度は比較的
小さく、時間的に分散される。よって、実際に液晶に印
加される電圧波形の波形歪みのまったく無い理想波形か
らのずれは比較的小さなものとなり、実効電圧値の理想
値との差も余り大きくならない。なお、図１０（ｂ）で
は、表示データ信号の印加タイミングを逆にする対象が
１つの列電極と他の１つの列電極とであるが、請求項２
を適用できる対象はこれに限らない。例えば、同一タイ
ミングで表示データ信号が印加される２以上の列電極
と、別の同一タイミングで表示データ信号が印加される
別の２以上の列電極とで波形の変化方向が逆になるよう
にしてもよい。また、片方の列電極が単数で、もう片方
の列電極が複数である場合にも同様に適用することがで
きる。また、同一タイミングまたは別の同一タイミング
で表示データ信号が印加される列電極は隣合うもの同士
に限らず位置的に離れた列電極同士であってもよく、ま
た、同一タイミングまたは別の同一タイミングで表示デ
ータ信号が印加される列電極が複数のもの同士である場
合においても、各列電極群の各々は各列電極が位置的に
離れたもの同士であってもよい。
【００２４】更に、請求項３のように、１水平走査期間
中に各ビット毎に重み付けされ、かつ、該列電極毎に印
加タイミングを異ならせてある期間だけ表示データ信号
を印加するタイミングを、図１０（ｃ）に示すように、
相互に前後する水平走査期間で連続するよう調整する
と、波形の変化の周期が長くなる。このため、データ電
圧から誘導されて起こる走査電圧の波形歪みが発生する
回数が半減される。よって、実際に液晶に印加される電
圧波形の波形歪みのまったく無い理想波形からのずれは
比較的小さなものとなり、実効電圧値の理想値との差も
余り大きくならない。また、請求項３による方式では、
データ電圧自身の波形なまり（破線）が少なくなり、従
来技術の方式による場合に比べてより理想値に近くな
る。
中に各ビット毎に重み付けされ、かつ、該列電極毎に印
加タイミングを異ならせてある期間だけ表示データ信号
を印加するタイミングを、図１０（ｃ）に示すように、
相互に前後する水平走査期間で連続するよう調整する
と、波形の変化の周期が長くなる。このため、データ電
圧から誘導されて起こる走査電圧の波形歪みが発生する
回数が半減される。よって、実際に液晶に印加される電
圧波形の波形歪みのまったく無い理想波形からのずれは
比較的小さなものとなり、実効電圧値の理想値との差も
余り大きくならない。また、請求項３による方式では、
データ電圧自身の波形なまり（破線）が少なくなり、従
来技術の方式による場合に比べてより理想値に近くな
る。
【００２５】また、請求項２と請求項３とを組み合わせ
ると、図１０（ｄ）に示すように、請求項１による場合
よりも、走査電圧の波形歪みの発生回数を減少できる。
ると、図１０（ｄ）に示すように、請求項１による場合
よりも、走査電圧の波形歪みの発生回数を減少できる。
【００２６】
【発明の実施の形態】以下に、本発明の実施形態を具体
的に説明する。
的に説明する。
【００２７】図１は、本発明の実施形態による複数ライ
ン同時選択駆動方式を採用した液晶表示装置１００を模
式的に示している。図１の液晶表示装置１００は、タイ
ミング制御回路１、フレームメモリ２、直交行列発生器
３、直交変換回路群４、パルス幅制御回路５、行ドライ
バ群６、上画面用列ドライバ群７Ｕ、下画面用列ドライ
バ群７Ｌ、及び液晶パネル８を有している。
ン同時選択駆動方式を採用した液晶表示装置１００を模
式的に示している。図１の液晶表示装置１００は、タイ
ミング制御回路１、フレームメモリ２、直交行列発生器
３、直交変換回路群４、パルス幅制御回路５、行ドライ
バ群６、上画面用列ドライバ群７Ｕ、下画面用列ドライ
バ群７Ｌ、及び液晶パネル８を有している。
【００２８】タイミング制御回路１は、液晶表示装置１
００のシステム全体のタイミングを制御するものであ
る。
００のシステム全体のタイミングを制御するものであ
る。
【００２９】フレームメモリ２は、ビット長Ｗの多ビッ
ト階調表示データを記憶する。フレームメモリ２の詳細
な動作を以下に示す。フレームメモリ２には、ビット長
Ｗの多ビット階調表示データＳ１０１が入力される。こ
こで、多ビット階調表示データＳ１０１は、シングルス
キャンで入力される通り、行毎にフレームメモリ２に書
き込まれる。本実施形態では、１画面（上画面）は、Ｎ
行×Ｍ列×Ｗビットの表示データからなっている。液晶
表示装置１００の駆動方法は、複数ライン同時選択駆動
方式を採用しているため、Ｌ本の行電極８１が同時に選
択される。選択されたＬ本の行電極８１に対応するＬ行
×Ｍ列×Ｗビットの表示データＳ２０１が読み出され
る。つまり、１画面（上画面）分のＮ行×Ｍ列×Ｗビッ
トの表示データのうちの、Ｌ行×Ｍ列×Ｗビットの表示
データＳ２０１が列毎に読み出され、直交変換回路群４
に出力される。
ト階調表示データを記憶する。フレームメモリ２の詳細
な動作を以下に示す。フレームメモリ２には、ビット長
Ｗの多ビット階調表示データＳ１０１が入力される。こ
こで、多ビット階調表示データＳ１０１は、シングルス
キャンで入力される通り、行毎にフレームメモリ２に書
き込まれる。本実施形態では、１画面（上画面）は、Ｎ
行×Ｍ列×Ｗビットの表示データからなっている。液晶
表示装置１００の駆動方法は、複数ライン同時選択駆動
方式を採用しているため、Ｌ本の行電極８１が同時に選
択される。選択されたＬ本の行電極８１に対応するＬ行
×Ｍ列×Ｗビットの表示データＳ２０１が読み出され
る。つまり、１画面（上画面）分のＮ行×Ｍ列×Ｗビッ
トの表示データのうちの、Ｌ行×Ｍ列×Ｗビットの表示
データＳ２０１が列毎に読み出され、直交変換回路群４
に出力される。
【００３０】直交行列発生器３は、ディメンションがＬ
行×Ｌ列である直交行列を生成する。直交行列発生器３
は、生成された直交行列の列方向の要素Ｓ３０１を、表
示データＳ２０１が直交変換回路群４に入力されるタイ
ミングで、直交変換回路群４及び行ドライバ群６に出力
する。なお、生成された直交行列の列方向の要素の集合
を列ベクトルＳ３０１と呼ぶ。列ベクトルＳ３０１は、
フレームメモリ２から読み出される表示データＳ２０１
と対応する関係を有する。すなわち、列ベクトルと表示
データＳ２０１のディメンションは、それぞれＬであ
る。
行×Ｌ列である直交行列を生成する。直交行列発生器３
は、生成された直交行列の列方向の要素Ｓ３０１を、表
示データＳ２０１が直交変換回路群４に入力されるタイ
ミングで、直交変換回路群４及び行ドライバ群６に出力
する。なお、生成された直交行列の列方向の要素の集合
を列ベクトルＳ３０１と呼ぶ。列ベクトルＳ３０１は、
フレームメモリ２から読み出される表示データＳ２０１
と対応する関係を有する。すなわち、列ベクトルと表示
データＳ２０１のディメンションは、それぞれＬであ
る。
【００３１】直交変換回路群４は、列ベクトルＳ３０１
とフレームメモリ２から出力される表示データＳ２０１
を受け取る。ここで、直交変換回路群４は、表示データ
Ｓ２０１のビット長Ｗに対応して、直交変換回路４−
１、４−２、…、４−Ｗを並列に設けたものである。各
直交変換回路は、表示データＳ２０１に対応した共通の
列ベクトルＳ３０１を用いて、各ビット毎に表示データ
Ｓ２０１を直交変換する演算を行う。直交変換回路群４
は、各ビット毎に表示データＳ２０１を直交変換した結
果である全ビット分の演算データＳ４０１をパルス幅制
御回路５に出力する。
とフレームメモリ２から出力される表示データＳ２０１
を受け取る。ここで、直交変換回路群４は、表示データ
Ｓ２０１のビット長Ｗに対応して、直交変換回路４−
１、４−２、…、４−Ｗを並列に設けたものである。各
直交変換回路は、表示データＳ２０１に対応した共通の
列ベクトルＳ３０１を用いて、各ビット毎に表示データ
Ｓ２０１を直交変換する演算を行う。直交変換回路群４
は、各ビット毎に表示データＳ２０１を直交変換した結
果である全ビット分の演算データＳ４０１をパルス幅制
御回路５に出力する。
【００３２】パルス幅制御回路５は、直交変換回路群４
から出力される全ビットの直交演算データＳ４０１を受
け、所定の階調表示を行うべく、パルス幅データ信号Ｓ
５０１に変換して、上画面用列ドライバ群７Ｕに出力す
る。このとき同時に、ビット長Ｗに応じて１水平走査期
間を複数の期間に分割するクロック信号ＧＣＫと、列ド
ライバを介して列電極へ印加するデータ電圧の極性を決
定する極性切替え信号ＰＯＬを出力する。
から出力される全ビットの直交演算データＳ４０１を受
け、所定の階調表示を行うべく、パルス幅データ信号Ｓ
５０１に変換して、上画面用列ドライバ群７Ｕに出力す
る。このとき同時に、ビット長Ｗに応じて１水平走査期
間を複数の期間に分割するクロック信号ＧＣＫと、列ド
ライバを介して列電極へ印加するデータ電圧の極性を決
定する極性切替え信号ＰＯＬを出力する。
【００３３】行ドライバ群６は、直交行列発生器３から
出力される直交行列の列ベクトルＳ３０１に基づいて、
液晶パネル８の行電極８１にＬ本分の走査電圧をパルス
幅データ信号Ｓ５０１に対応させて出力する。同様に、
上画面用列ドライバ群７Ｕは、パルス幅制御回路５から
出力されるパルス幅データ信号Ｓ５０１に基づいて、液
晶パネル８の列電極８２にデータ電圧を印加する。
出力される直交行列の列ベクトルＳ３０１に基づいて、
液晶パネル８の行電極８１にＬ本分の走査電圧をパルス
幅データ信号Ｓ５０１に対応させて出力する。同様に、
上画面用列ドライバ群７Ｕは、パルス幅制御回路５から
出力されるパルス幅データ信号Ｓ５０１に基づいて、液
晶パネル８の列電極８２にデータ電圧を印加する。
【００３４】図１に示すように、液晶パネル８は上下２
画面に分割され、それぞれ独立に駆動されるデュアルス
キャン型の液晶パネルであり、各画面にはＮ本の行電極
８１が配置されている。行ドライバ群６は、行電極８１
の本数Ｎに応じて複数の行ドライバ６−１、６−２、
…、６−Ｙを有しており、直交行列発生器３から出力さ
れる列ベクトルＳ３０１に基づき、同時に選択されるＬ
本分の走査電圧として行電極８１に順次印加する。同様
に、上画面用列ドライバ群７Ｕは、列電極８２の本数Ｍ
に応じて複数の列ドライバ７Ｕ−１、７Ｕ−２、…、７
Ｕ−Ｘを有しており、パルス幅制御回路５から出力され
るパルス幅データ信号Ｓ５０１に基づくデータ電圧をＭ
本の列電極８２に一斉に印加する。これにより、液晶パ
ネル８上では、表示データの逆変換が行われ、逆変換さ
れた表示データが表示されることになる。
画面に分割され、それぞれ独立に駆動されるデュアルス
キャン型の液晶パネルであり、各画面にはＮ本の行電極
８１が配置されている。行ドライバ群６は、行電極８１
の本数Ｎに応じて複数の行ドライバ６−１、６−２、
…、６−Ｙを有しており、直交行列発生器３から出力さ
れる列ベクトルＳ３０１に基づき、同時に選択されるＬ
本分の走査電圧として行電極８１に順次印加する。同様
に、上画面用列ドライバ群７Ｕは、列電極８２の本数Ｍ
に応じて複数の列ドライバ７Ｕ−１、７Ｕ−２、…、７
Ｕ−Ｘを有しており、パルス幅制御回路５から出力され
るパルス幅データ信号Ｓ５０１に基づくデータ電圧をＭ
本の列電極８２に一斉に印加する。これにより、液晶パ
ネル８上では、表示データの逆変換が行われ、逆変換さ
れた表示データが表示されることになる。
【００３５】液晶パネル８は、２×Ｎ本の行電極８１
と、行電極８１に交差するように配置されたＭ本の列電
極８２とを有しており、これらの交差部がマトリクス状
に配列されている。行電極８１と列電極８２との間には
液晶層（図示せず）が挟持されており、各交差部が画素
に対応する。各画素における液晶層は、行電極８１と列
電極８２との間に印加される駆動電圧の実効電圧値に応
答して、その光学的状態を変化させることにより、表示
を行う。また、ここで使用する液晶パネル８は、上下２
画面に分割され、それぞれ独立に駆動されるデュアルス
キャン型の液晶パネルであり、大表示容量を特徴として
いる。
と、行電極８１に交差するように配置されたＭ本の列電
極８２とを有しており、これらの交差部がマトリクス状
に配列されている。行電極８１と列電極８２との間には
液晶層（図示せず）が挟持されており、各交差部が画素
に対応する。各画素における液晶層は、行電極８１と列
電極８２との間に印加される駆動電圧の実効電圧値に応
答して、その光学的状態を変化させることにより、表示
を行う。また、ここで使用する液晶パネル８は、上下２
画面に分割され、それぞれ独立に駆動されるデュアルス
キャン型の液晶パネルであり、大表示容量を特徴として
いる。
【００３６】以上のように構成される液晶表示装置１０
０において、同時に選択する行電極数を２本とし、２ビ
ット長の階調表示データを入力し、４階調表示を行う場
合を例に挙げて、各駆動回路の説明を以下に行う。ここ
で、説明を簡素化するため、図８に示す６行２列の液晶
パネルを使用するものとするが、実際の液晶パネルは先
述のように、行電極数及び列電極数がこれよりはるかに
多く、１画面がＮ本の行電極とＭ本の列電極で構成され
る。
０において、同時に選択する行電極数を２本とし、２ビ
ット長の階調表示データを入力し、４階調表示を行う場
合を例に挙げて、各駆動回路の説明を以下に行う。ここ
で、説明を簡素化するため、図８に示す６行２列の液晶
パネルを使用するものとするが、実際の液晶パネルは先
述のように、行電極数及び列電極数がこれよりはるかに
多く、１画面がＮ本の行電極とＭ本の列電極で構成され
る。
【００３７】図２は、フレームメモリ２の動作の制御を
示すタイミングチャートであり、図２（ａ）はＶｓｙｎ
ｃ信号、図２（ｂ）はＨｓｙｎｃ信号、図２（ｃ）はＥ
ｎａｂｌｅ信号、図２（ｄ）は書き込み動作を、図２
（ｅ）は読み出し動作を説明するものである。尚、図２
において、Ｖｓｙｎｃ信号及びＨｓｙｎｃ信号は、それ
ぞれ、階調表示データＳ１０１と共に入力される垂直同
期信号及び水平同期信号を示している。そして、Ｖｓｙ
ｎｃ信号の１周期を１垂直走査期間、Ｈｓｙｎｃ信号の
１周期を１水平走査期間と呼ぶ。
示すタイミングチャートであり、図２（ａ）はＶｓｙｎ
ｃ信号、図２（ｂ）はＨｓｙｎｃ信号、図２（ｃ）はＥ
ｎａｂｌｅ信号、図２（ｄ）は書き込み動作を、図２
（ｅ）は読み出し動作を説明するものである。尚、図２
において、Ｖｓｙｎｃ信号及びＨｓｙｎｃ信号は、それ
ぞれ、階調表示データＳ１０１と共に入力される垂直同
期信号及び水平同期信号を示している。そして、Ｖｓｙ
ｎｃ信号の１周期を１垂直走査期間、Ｈｓｙｎｃ信号の
１周期を１水平走査期間と呼ぶ。
【００３８】図２（ｄ）に示すように、６行分の階調表
示データが入力される場合、表示データが有効な期間を
示すＥｎａｂｌｅ信号（データ有効時Ｈレベル）は、１
垂直走査期間中の連続した６水平走査期間だけＨレベル
となる。フレームメモリ２には、Ｅｎａｂｌｅ信号に基
づき、シングルスキャンで入力される通り、２ビット長
の階調表示データが書き込まれる。
示データが入力される場合、表示データが有効な期間を
示すＥｎａｂｌｅ信号（データ有効時Ｈレベル）は、１
垂直走査期間中の連続した６水平走査期間だけＨレベル
となる。フレームメモリ２には、Ｅｎａｂｌｅ信号に基
づき、シングルスキャンで入力される通り、２ビット長
の階調表示データが書き込まれる。
【００３９】図２（ｅ）は、フレームメモリ２からの階
調表示データの読み出し動作を説明するものであるが、
ここで、１フレーム期間毎に、フレームメモリ２からは
同時に選択する２行分の２ビット長の階調表示データが
それぞれ２回づつ読み出され、直交変換回路群４に出力
される。
調表示データの読み出し動作を説明するものであるが、
ここで、１フレーム期間毎に、フレームメモリ２からは
同時に選択する２行分の２ビット長の階調表示データが
それぞれ２回づつ読み出され、直交変換回路群４に出力
される。
【００４０】図３に示すように、直交変換回路群４は、
上位ビット用及び下位ビット用の２つの直交変換回路で
構成される。各々の直交変換回路は、直交関数発生器３
から出力される直交関数の列方向の要素Ｆ０、Ｆ１を用
いて、フレームメモリ２から読み出される２ビット長の
階調表示データを各ビット毎に表示データＳ２０１を直
交変換する演算を行う。ここで、上位ビット表示データ
はＤ１０、Ｄ１１であり、下位ビット表示データはＤ０
０、Ｄ０１である。また、これらの直交変換を行った演
算データはそれぞれ、Ｇ１０、Ｇ１１及びＧ００、Ｇ０
１に対応する。
上位ビット用及び下位ビット用の２つの直交変換回路で
構成される。各々の直交変換回路は、直交関数発生器３
から出力される直交関数の列方向の要素Ｆ０、Ｆ１を用
いて、フレームメモリ２から読み出される２ビット長の
階調表示データを各ビット毎に表示データＳ２０１を直
交変換する演算を行う。ここで、上位ビット表示データ
はＤ１０、Ｄ１１であり、下位ビット表示データはＤ０
０、Ｄ０１である。また、これらの直交変換を行った演
算データはそれぞれ、Ｇ１０、Ｇ１１及びＧ００、Ｇ０
１に対応する。
【００４１】図４は、パルス幅制御回路５の動作を示す
タイミングチャートである。クロック信号ＧＣＫは、ビ
ット長Ｗに応じて１水平走査期間を複数の期間に分割す
る。ここで、２ビット長の階調表示データの場合、上位
ビットと下位ビットの重み付けはデータ電圧印加期間で
行い、上位ビットデータ電圧印加期間Ｂと下位ビットデ
ータ電圧印加期間Ａとの比率は２：１としているため、
ＧＣＫは１水平走査期間を３つの期間ｔ１〜ｔ３に分割
することになる。そして、列電極毎に上位ビット及び下
位ビットのデータ電圧を印加する期間を適当に分配す
る。ここでは、第１の列電極については、ｔ１を下位ビ
ットデータ電圧印加期間、ｔ２〜ｔ３を上位ビットデー
タ電圧印加期間とし、第２の列電極については、ｔ１〜
ｔ２を上位ビットデータ電圧印加期間、ｔ３を下位ビッ
トデータ電圧印加期間とした。
タイミングチャートである。クロック信号ＧＣＫは、ビ
ット長Ｗに応じて１水平走査期間を複数の期間に分割す
る。ここで、２ビット長の階調表示データの場合、上位
ビットと下位ビットの重み付けはデータ電圧印加期間で
行い、上位ビットデータ電圧印加期間Ｂと下位ビットデ
ータ電圧印加期間Ａとの比率は２：１としているため、
ＧＣＫは１水平走査期間を３つの期間ｔ１〜ｔ３に分割
することになる。そして、列電極毎に上位ビット及び下
位ビットのデータ電圧を印加する期間を適当に分配す
る。ここでは、第１の列電極については、ｔ１を下位ビ
ットデータ電圧印加期間、ｔ２〜ｔ３を上位ビットデー
タ電圧印加期間とし、第２の列電極については、ｔ１〜
ｔ２を上位ビットデータ電圧印加期間、ｔ３を下位ビッ
トデータ電圧印加期間とした。
【００４２】また、ＰＯＬ信号は１水平走査期間毎に上
述の上位ビット及び下位ビットのデータ電圧印加期間を
切替える制御信号であり、本実施形態例では、第１の列
電極と第２の列電極で１水平走査期間毎に、そのデータ
電圧印加シーケンスを交互に入れ替えるようにしてい
る。
述の上位ビット及び下位ビットのデータ電圧印加期間を
切替える制御信号であり、本実施形態例では、第１の列
電極と第２の列電極で１水平走査期間毎に、そのデータ
電圧印加シーケンスを交互に入れ替えるようにしてい
る。
【００４３】図５は列ドライバの構成を示すブロック図
である。この列ドライバは、シフトレジスタ部７１と、
ラインデータラッチ部７２と、階調コントロール部７３
と、レベルシフタ部７４と、出力段回路部７５とにより
構成されている。また、図６は、列ドライバの信号処理
内容を示す。
である。この列ドライバは、シフトレジスタ部７１と、
ラインデータラッチ部７２と、階調コントロール部７３
と、レベルシフタ部７４と、出力段回路部７５とにより
構成されている。また、図６は、列ドライバの信号処理
内容を示す。
【００４４】パルス幅制御回路５から出力されるパルス
幅データ信号Ｓ５０１は、順次シフトレジスタ部７１を
介して、ラインデータラッチ部７２に１行分のデータと
して蓄積される。ラインデータラッチ部７２は、ラッチ
クロック信号ＬＰのラッチタイミングにより、蓄積した
データを階調コントロール部７３に出力する。
幅データ信号Ｓ５０１は、順次シフトレジスタ部７１を
介して、ラインデータラッチ部７２に１行分のデータと
して蓄積される。ラインデータラッチ部７２は、ラッチ
クロック信号ＬＰのラッチタイミングにより、蓄積した
データを階調コントロール部７３に出力する。
【００４５】階調コントロール部７３には、前述のクロ
ック信号ＧＣＫと極性切替え信号ＰＯＬとが入力され
る。レベルシフタ部７４は、列電極８２に印加するデー
タ電圧を選択するコントロール信号を生成する。出力段
回路部７５は、入力される液晶駆動電圧Ｖ１、Ｖ２、Ｖ
３のいずれかを選択して、列電極８２に印加する。
ック信号ＧＣＫと極性切替え信号ＰＯＬとが入力され
る。レベルシフタ部７４は、列電極８２に印加するデー
タ電圧を選択するコントロール信号を生成する。出力段
回路部７５は、入力される液晶駆動電圧Ｖ１、Ｖ２、Ｖ
３のいずれかを選択して、列電極８２に印加する。
【００４６】図７は本実施形態例による駆動波形の一例
を示すものである。この図７は、作用の箇所で説明した
図１０（ｄ）に示す波形と同様であり、請求項２と請求
項３とを組み合わせて駆動する場合である。ここで、Ｘ
１及びＸ２は列電極であり、Ｃ１Ｎ及びＣ２Ｎは各々の
列電極に印加される駆動波形を表す。また、Ｙ１〜Ｙ６
は行電極であり、Ｒ１Ｎは行電極Ｙ１に印加される駆動
波形を表す。
を示すものである。この図７は、作用の箇所で説明した
図１０（ｄ）に示す波形と同様であり、請求項２と請求
項３とを組み合わせて駆動する場合である。ここで、Ｘ
１及びＸ２は列電極であり、Ｃ１Ｎ及びＣ２Ｎは各々の
列電極に印加される駆動波形を表す。また、Ｙ１〜Ｙ６
は行電極であり、Ｒ１Ｎは行電極Ｙ１に印加される駆動
波形を表す。
【００４７】図７から理解されるように、列電極Ｘ１上
の表示データと列電極Ｘ２上の表示データが同じである
が、データ信号電圧は、図７中のＣ１Ｎ、Ｃ２Ｎのよう
に異なる信号とすることで、波形の変化のタイミング及
び波形の変化の方向が異なる。このため、データ電圧か
ら誘導されて起こる走査電圧の波形歪みは比較的小さ
く、時間的に分散される。よって、実際に液晶に印加さ
れる電圧波形の波形歪みのまったくない理想波形からの
ずれは比較的小さなものとなり、実効電圧値の理想値と
の差もあまり大きくならない。
の表示データと列電極Ｘ２上の表示データが同じである
が、データ信号電圧は、図７中のＣ１Ｎ、Ｃ２Ｎのよう
に異なる信号とすることで、波形の変化のタイミング及
び波形の変化の方向が異なる。このため、データ電圧か
ら誘導されて起こる走査電圧の波形歪みは比較的小さ
く、時間的に分散される。よって、実際に液晶に印加さ
れる電圧波形の波形歪みのまったくない理想波形からの
ずれは比較的小さなものとなり、実効電圧値の理想値と
の差もあまり大きくならない。
【００４８】このように、図８に示す６行２列の液晶パ
ネルを使用するものとして、本発明の駆動方法を説明し
たが、行電極数及び列電極数がこれよりはるかに多く、
１画面がＮ行Ｍ列で構成される液晶パネルにおいても同
様に、奇数番目の列電極には第１のデータ信号（例え
ば、図７中の信号Ｃ１Ｎ）、偶数番目の列電極には第２
のデータ信号（例えば、図７中の信号Ｃ２Ｎ）のように
列電極毎に、同じ階調表示を行う場合でも、タイミング
の異なるデータ信号を印加するようにすれば、データ信
号から走査信号に誘導される波形歪みを抑える事がで
き、実効電圧値の理想値との差の列電極毎のばらつきを
少なくする事ができ、表示品位を損なわずに駆動する事
が可能となる。
ネルを使用するものとして、本発明の駆動方法を説明し
たが、行電極数及び列電極数がこれよりはるかに多く、
１画面がＮ行Ｍ列で構成される液晶パネルにおいても同
様に、奇数番目の列電極には第１のデータ信号（例え
ば、図７中の信号Ｃ１Ｎ）、偶数番目の列電極には第２
のデータ信号（例えば、図７中の信号Ｃ２Ｎ）のように
列電極毎に、同じ階調表示を行う場合でも、タイミング
の異なるデータ信号を印加するようにすれば、データ信
号から走査信号に誘導される波形歪みを抑える事がで
き、実効電圧値の理想値との差の列電極毎のばらつきを
少なくする事ができ、表示品位を損なわずに駆動する事
が可能となる。
【００４９】以上のように構成される液晶表示装置１０
０において、上下各画面の行電極数Ｎが３００本、列電
極数Ｍが２４００本（＝８００本×ＲＧＢ）、しきい値
電圧２．３Ｖ、及び応答速度（τｒ＋τｄ）１５０ｍｓ
であるカラー液晶パネルを用いて実験を行った。尚、同
時選択駆動する行電極を２本とした。その結果、これま
で誘導歪みによって生じていた、クロストークを大幅に
低減することができ、各色４ビットの４０９６色表示を
得た。
０において、上下各画面の行電極数Ｎが３００本、列電
極数Ｍが２４００本（＝８００本×ＲＧＢ）、しきい値
電圧２．３Ｖ、及び応答速度（τｒ＋τｄ）１５０ｍｓ
であるカラー液晶パネルを用いて実験を行った。尚、同
時選択駆動する行電極を２本とした。その結果、これま
で誘導歪みによって生じていた、クロストークを大幅に
低減することができ、各色４ビットの４０９６色表示を
得た。
【００５０】また、このような本発明と、フレーム間引
きと、ディザ方式とを併用して、最適化することによ
り、クロストークとフリッカの極めて少ない、各色８ビ
ットの１７６６万色表示が実現可能である。
きと、ディザ方式とを併用して、最適化することによ
り、クロストークとフリッカの極めて少ない、各色８ビ
ットの１７６６万色表示が実現可能である。
【００５１】なお、上述した実施形態では請求項２と請
求項３とを組み合わせて駆動する場合を説明している
が、本発明はこれに限らず、作用の箇所で説明した請求
項１、請求項２、または請求項３により、駆動するよう
にしてもよいことはもちろんである。
求項３とを組み合わせて駆動する場合を説明している
が、本発明はこれに限らず、作用の箇所で説明した請求
項１、請求項２、または請求項３により、駆動するよう
にしてもよいことはもちろんである。
【００５２】また、ここでは、複数ライン同時選択駆動
方式を採用した液晶表示装置に対して、本発明を適用し
たが、従来の線順次駆動方式を採用した液晶表示装置に
対しても有効に適用可能である。
方式を採用した液晶表示装置に対して、本発明を適用し
たが、従来の線順次駆動方式を採用した液晶表示装置に
対しても有効に適用可能である。
【００５３】
【発明の効果】以上のように、本発明においては、デー
タ信号電圧の印加タイミングを工夫する事により、デー
タ信号から走査信号への誘導による実効電圧の理想値か
らのずれの影響をキャンセルでき、表示品位を著しく損
なうクロストークを大幅に低減できる。
タ信号電圧の印加タイミングを工夫する事により、デー
タ信号から走査信号への誘導による実効電圧の理想値か
らのずれの影響をキャンセルでき、表示品位を著しく損
なうクロストークを大幅に低減できる。
【図１】本発明における液晶表示装置のブロック図であ
る。
る。
【図２】フレームメモリの制御を説明するタイミング図
である。
である。
【図３】本発明における直交変換回路群のブロック図で
ある。
ある。
【図４】本発明におけるパルス幅変調方式の制御を説明
するタイミング図である。
するタイミング図である。
【図５】本発明における列ドライバのブロック図であ
る。
る。
【図６】本発明における列ドライバの液晶出力段回路の
ブロック図である。
ブロック図である。
【図７】本発明における駆動波形の一例を示した図であ
る。
る。
【図８】６本の行電極と２本の列電極で構成される液晶
パネルとその表示データを示す図である。
パネルとその表示データを示す図である。
【図９】従来の液晶表示装置のブロック図である。
【図１０】本発明の駆動方法を説明する波形例を示す図
である。
である。
１ タイミング制御回路 ２ フレームメモリ ３ 直交行列発生器 ４ 直交変換回路群 ４−１、４−２、４−Ｗ 直交変換回路 ５ パルス幅制御回路 ６ 行ドライバ群 ６−１、６−２、６−Ｙ 行ドライバ ７Ｕ 上画面用列ドライバ群 ７Ｕ−１、７Ｕ−２、７Ｕ−Ｘ 上画面用列ドライバ ７Ｌ 下画面用列ドライバ群 ７Ｌ−１、７Ｌ−２、７Ｌ−Ｘ 下画面用列ドライバ ７１ シフトレジスタ部 ７２ ラインデータラッチ部 ７３ 階調コントロール部 ７４ レベルシフタ部 ７５ 出力段回路部 ８ 液晶パネル ８１ 行電極 ８２ 列電極 １００ 液晶表示装置
Claims (4)
- 【請求項１】 走査信号が印加される複数の行電極と、 該複数の行電極に交差するように配置され、表示データ
信号が印加される複数の列電極と、 該複数の行電極の１つと該複数の列電極の１つとの間に
挟持され、該複数の行電極の１つと該複数の列電極の１
つとの交差部において、該複数の行電極の１つと該複数
の列電極の１つとの間に印加される実効電圧値に応答し
て表示を行う液晶層とを有する液晶表示装置を駆動する
方法であって、 複数ビットからなる階調表示データを受け取り、各ビッ
ト毎に走査信号によって決定される表示データ信号に応
じた電圧を、１水平走査期間中に各ビット毎に重み付け
され、かつ、該列電極の各々または少なくとも１つ以上
において印加タイミングを異ならせてある期間だけ印加
し、これにより階調表示を実現する液晶表示装置の駆動
方法。 - 【請求項２】 前記１水平走査期間中に各ビット毎に重
み付けされ、かつ、該列電極毎に印加タイミングを異な
らせてある期間だけ表示データ信号を印加するタイミン
グを調整し、同一タイミングで表示データ信号が印加さ
れる１または複数の列電極と、別の同一タイミングで表
示データ信号が印加される別の１または複数の列電極と
で波形の変化方向が逆になるようにする請求項１に記載
の液晶表示装置の駆動方法。 - 【請求項３】 前記１水平走査期間中に各ビット毎に重
み付けされ、かつ、該列電極毎に印加タイミングを異な
らせてある期間だけ表示データ信号を印加するタイミン
グを、相互に前後する水平走査期間で連続するよう調整
する請求項１または２のいずれかに記載の液晶表示装置
の駆動方法。 - 【請求項４】 走査信号が印加される複数の行電極と、 該複数の行電極に交差するように配置され、表示データ
信号が印加される複数の列電極と、 該複数の行電極の１つと該複数の列電極の１つとの間に
挟持され、該複数の行電極の１つと該複数の列電極の１
つとの交差部において、該複数の行電極の１つと該複数
の列電極の１つとの間に印加される実効電圧値に応答し
て表示を行う液晶層とを有する液晶表示装置であって、 複数ビットからなる階調表示データを受け取り、各ビッ
ト毎に走査信号によって決定される表示データ信号に応
じた電圧の印加タイミングを、１水平走査期間中に各ビ
ット毎に重み付けして決定するパルス幅制御手段と、 該列電極の各々または少なくとも１つ以上において、該
パルス幅制御手段にて決定された印加タイミングに基づ
き該表示データ信号に応じた電圧を印加する列ドライバ
とを具備する液晶表示装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04802298A JP3410952B2 (ja) | 1998-02-27 | 1998-02-27 | 液晶表示装置およびその駆動方法 |
| US09/259,507 US6597335B2 (en) | 1998-02-27 | 1999-02-26 | Liquid crystal display device and method for driving the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04802298A JP3410952B2 (ja) | 1998-02-27 | 1998-02-27 | 液晶表示装置およびその駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11249104A true JPH11249104A (ja) | 1999-09-17 |
| JP3410952B2 JP3410952B2 (ja) | 2003-05-26 |
Family
ID=12791696
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04802298A Expired - Lifetime JP3410952B2 (ja) | 1998-02-27 | 1998-02-27 | 液晶表示装置およびその駆動方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6597335B2 (ja) |
| JP (1) | JP3410952B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000002185A1 (en) * | 1998-07-03 | 2000-01-13 | Seiko Epson Corporation | Liquid crystal driver, liquid crystal driving method, and liquid crystal display |
| US6975336B2 (en) | 2001-12-05 | 2005-12-13 | Seiko Epson Corporation | Liquid crystal device and electro-optical device, driving circuit and drive method therefor, and electronic apparatus |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6894665B1 (en) * | 2000-07-20 | 2005-05-17 | Micron Technology, Inc. | Driver circuit and matrix type display device using driver circuit |
| KR100838876B1 (ko) * | 2002-10-28 | 2008-06-16 | 로무 가부시키가이샤 | 표시 구동 방법 및 표시 장치 |
| JP3952979B2 (ja) * | 2003-03-25 | 2007-08-01 | カシオ計算機株式会社 | 表示駆動装置及び表示装置並びにその駆動制御方法 |
| TWI245254B (en) * | 2003-06-27 | 2005-12-11 | Display Optronics Corp M | Method for increasing response speed and contrast ratio of liquid crystal display device |
| GB0421712D0 (en) * | 2004-09-30 | 2004-11-03 | Cambridge Display Tech Ltd | Multi-line addressing methods and apparatus |
| GB0428191D0 (en) * | 2004-12-23 | 2005-01-26 | Cambridge Display Tech Ltd | Digital signal processing methods and apparatus |
| GB0421711D0 (en) * | 2004-09-30 | 2004-11-03 | Cambridge Display Tech Ltd | Multi-line addressing methods and apparatus |
| GB0421710D0 (en) * | 2004-09-30 | 2004-11-03 | Cambridge Display Tech Ltd | Multi-line addressing methods and apparatus |
| WO2006109376A1 (ja) * | 2005-04-05 | 2006-10-19 | Sharp Kabushiki Kaisha | 液晶表示装置ならびにその駆動回路および駆動方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0754377B2 (ja) | 1986-02-07 | 1995-06-07 | シチズン時計株式会社 | 液晶駆動方式 |
| JP2804059B2 (ja) * | 1989-01-30 | 1998-09-24 | 株式会社日立製作所 | 液晶表示装置 |
| JP3052391B2 (ja) | 1991-02-21 | 2000-06-12 | セイコーエプソン株式会社 | 液晶電気光学素子の駆動方法 |
| JPH05173507A (ja) | 1991-12-24 | 1993-07-13 | Seiko Epson Corp | 液晶素子の駆動方法及び表示装置 |
| EP0585466B1 (en) * | 1992-03-05 | 1999-09-08 | Seiko Epson Corporation | Method and circuit for driving liquid crystal elements, and display apparatus |
| WO1994023415A1 (en) * | 1993-04-05 | 1994-10-13 | Cirrus Logic, Inc. | System for compensating crosstalk in lcds |
| JPH08241060A (ja) | 1995-03-02 | 1996-09-17 | Toshiba Corp | 液晶表示装置及びその駆動方法 |
| JPH0990914A (ja) | 1995-09-19 | 1997-04-04 | Casio Comput Co Ltd | 液晶駆動方法 |
| US6538629B1 (en) * | 1998-07-03 | 2003-03-25 | Seiko Epson Corporation | Liquid crystal driver unit, liquid crystal driving method, and liquid crystal display device |
-
1998
- 1998-02-27 JP JP04802298A patent/JP3410952B2/ja not_active Expired - Lifetime
-
1999
- 1999-02-26 US US09/259,507 patent/US6597335B2/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000002185A1 (en) * | 1998-07-03 | 2000-01-13 | Seiko Epson Corporation | Liquid crystal driver, liquid crystal driving method, and liquid crystal display |
| US6538629B1 (en) | 1998-07-03 | 2003-03-25 | Seiko Epson Corporation | Liquid crystal driver unit, liquid crystal driving method, and liquid crystal display device |
| US6975336B2 (en) | 2001-12-05 | 2005-12-13 | Seiko Epson Corporation | Liquid crystal device and electro-optical device, driving circuit and drive method therefor, and electronic apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020097211A1 (en) | 2002-07-25 |
| US6597335B2 (en) | 2003-07-22 |
| JP3410952B2 (ja) | 2003-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100246150B1 (ko) | 액정 디스플레이 장치 및 그 구동 방법 | |
| EP0391655B1 (en) | A drive device for driving a matrix-type LCD apparatus | |
| US7362299B2 (en) | Liquid crystal display device, driving circuit for the same and driving method for the same | |
| US6040826A (en) | Driving circuit for driving simple matrix type display apparatus | |
| KR920000355B1 (ko) | 디스플레이 패널 구동장치 | |
| JP3335560B2 (ja) | 液晶表示装置および液晶表示装置の駆動方法 | |
| JPH08263015A (ja) | メモリインターフェイス回路 | |
| JP2002196731A (ja) | マルチフレーム反転機能を有する液晶表示装置とその駆動装置及び方法 | |
| JPH01134346A (ja) | 強誘電性液晶表示装置及びその駆動方法並びに駆動波形発生方法 | |
| JP3410952B2 (ja) | 液晶表示装置およびその駆動方法 | |
| JPH08184807A (ja) | 液晶表示パネルの階調駆動装置 | |
| JPH08211364A (ja) | 双安定型液晶表示素子、データ信号発生器、および液晶表示素子のアドレス方法 | |
| JPH10325946A (ja) | 光変調装置 | |
| JPH11352464A (ja) | 液晶表示装置および液晶パネル | |
| JPH0876091A (ja) | 液晶パネル駆動方法及び装置 | |
| JP3428786B2 (ja) | 表示装置の駆動方法および液晶表示装置 | |
| JP4166936B2 (ja) | 液晶表示パネルの駆動方法 | |
| JPH09106267A (ja) | 液晶表示装置及びその駆動方法 | |
| JPH08241060A (ja) | 液晶表示装置及びその駆動方法 | |
| JPH11119741A (ja) | 液晶表示装置およびそれに用いられるデータドライバ | |
| US6850251B1 (en) | Control circuit and control method for display device | |
| US20030085861A1 (en) | Gray scale driving method of liquid crystal display panel | |
| JPH0772454A (ja) | 液晶表示装置 | |
| JP3415965B2 (ja) | 画像表示装置の駆動方法 | |
| JPH0990914A (ja) | 液晶駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030310 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080320 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090320 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100320 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100320 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110320 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120320 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120320 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130320 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140320 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |