JPH11338583A - 複数のスイッチ可能な電源ゾーンを有するコンピュータシステム - Google Patents
複数のスイッチ可能な電源ゾーンを有するコンピュータシステムInfo
- Publication number
- JPH11338583A JPH11338583A JP13067898A JP13067898A JPH11338583A JP H11338583 A JPH11338583 A JP H11338583A JP 13067898 A JP13067898 A JP 13067898A JP 13067898 A JP13067898 A JP 13067898A JP H11338583 A JPH11338583 A JP H11338583A
- Authority
- JP
- Japan
- Prior art keywords
- power
- processor
- computer system
- subsystem
- zone
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/2015—Redundant power supplies
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Power Sources (AREA)
Abstract
(57)【要約】
【課題】 複数の別々に制御されるサブシステムを有す
るバックプレーンを有するコンピュータシステムを提供
する。 【解決手段】 複数の電源ゾーンを有するバックプレー
ンと；各電源ゾーンに対して電源から電源ゾーンに供給
される電力を制御するバックプレーンに設けられた電源
制御回路と；各電源ゾーンに設けられたサブシステムと
からなり、各サブシステムはＩ／Ｏ（入力／出力）バス
と、Ｉ／Ｏデバイスに接続するためＩ／Ｏバスに接続さ
れた少なくとも一つのＩ／Ｏスロットと、サブシステム
の動作を制御するＩ／Ｏバスに接続されたプロセッサと
からなり、各サブシステムはサブシステムの電源ゾーン
の電源制御回路を用いることによりスイッチオン又はオ
フされうる。
るバックプレーンを有するコンピュータシステムを提供
する。 【解決手段】 複数の電源ゾーンを有するバックプレー
ンと；各電源ゾーンに対して電源から電源ゾーンに供給
される電力を制御するバックプレーンに設けられた電源
制御回路と；各電源ゾーンに設けられたサブシステムと
からなり、各サブシステムはＩ／Ｏ（入力／出力）バス
と、Ｉ／Ｏデバイスに接続するためＩ／Ｏバスに接続さ
れた少なくとも一つのＩ／Ｏスロットと、サブシステム
の動作を制御するＩ／Ｏバスに接続されたプロセッサと
からなり、各サブシステムはサブシステムの電源ゾーン
の電源制御回路を用いることによりスイッチオン又はオ
フされうる。
Description
【０００１】
【発明の属する技術分野】本発明はコンピュータシステ
ムに関し、より詳細には複数のスイッチ可能な電源ゾー
ンを有するコンピュータシステムに関する。
ムに関し、より詳細には複数のスイッチ可能な電源ゾー
ンを有するコンピュータシステムに関する。
【０００２】
【従来の技術】ファイルサーバー又はアプリケーション
サーバーのような従来技術のコンピュータシステムのバ
ックプレーンはバックプレーン及びそれに接続された全
ての部分に電力を供給する電源ゾーンを一つしか有さな
かった。Ｉ／Ｏカード又はディスクドライブのようなバ
ックプレーンに接続された部品が故障し、取り替える必
要が生じた場合にバックプレーンは完全にオフされなけ
ればならず、これは不停止コンピュータシステムに対し
て許容されないことである。
サーバーのような従来技術のコンピュータシステムのバ
ックプレーンはバックプレーン及びそれに接続された全
ての部分に電力を供給する電源ゾーンを一つしか有さな
かった。Ｉ／Ｏカード又はディスクドライブのようなバ
ックプレーンに接続された部品が故障し、取り替える必
要が生じた場合にバックプレーンは完全にオフされなけ
ればならず、これは不停止コンピュータシステムに対し
て許容されないことである。
【０００３】
【発明が解決しようとする課題】故に本発明の目的は上
記の問題を解決するために複数の別々に制御される電源
ゾーンを有するバックプレーンを有するコンピュータシ
ステムを提供することにある。
記の問題を解決するために複数の別々に制御される電源
ゾーンを有するバックプレーンを有するコンピュータシ
ステムを提供することにある。
【０００４】
【課題を解決するための手段】上記目的は複数の電源ゾ
ーンを有するバックプレーンと；各電源ゾーンに対して
電源から電源ゾーンに供給される電力を制御するバック
プレーンに設けられた電源制御回路と；各電源ゾーンに
設けられたサブシステムとからなり、各サブシステムは
Ｉ／Ｏ（入力／出力）バスと、Ｉ／Ｏデバイスに接続す
るためＩ／Ｏバスに接続された少なくとも一つのＩ／Ｏ
スロットと、サブシステムの動作を制御するＩ／Ｏバス
に接続されたプロセッサとからなり、各サブシステムは
サブシステムの電源ゾーンの電源制御回路を用いること
によりスイッチオン又はオフされうるコンピュータシス
テムにより達成される。
ーンを有するバックプレーンと；各電源ゾーンに対して
電源から電源ゾーンに供給される電力を制御するバック
プレーンに設けられた電源制御回路と；各電源ゾーンに
設けられたサブシステムとからなり、各サブシステムは
Ｉ／Ｏ（入力／出力）バスと、Ｉ／Ｏデバイスに接続す
るためＩ／Ｏバスに接続された少なくとも一つのＩ／Ｏ
スロットと、サブシステムの動作を制御するＩ／Ｏバス
に接続されたプロセッサとからなり、各サブシステムは
サブシステムの電源ゾーンの電源制御回路を用いること
によりスイッチオン又はオフされうるコンピュータシス
テムにより達成される。
【０００５】
【発明の実施の形態】図１から３を参照するに、図１は
本発明によるコンピュータシステム１０のブロック図で
ある。図２はコンピュータシステム１０の正面図であ
る。図３はコンピュータシステム１０のライン３−３に
沿った断面図である。コンピュータシステム１０は電源
１２と、バックプレーン１４に設けられた２つの電源ゾ
ーン１６を有するバックプレーン１４と、コンピュータ
システム１０の動作を制御する２つのサブシステム２０
で実行されるマイクロソフトウインドウズＮＴ５．０又
はＳＣＯ ＵＮＩＸ５．０のようなマイクロプロセッサ
オペレーティングシステムである制御システムからな
る。各電源ゾーン１６はその中に設けられたサブシステ
ム２０からなる。
本発明によるコンピュータシステム１０のブロック図で
ある。図２はコンピュータシステム１０の正面図であ
る。図３はコンピュータシステム１０のライン３−３に
沿った断面図である。コンピュータシステム１０は電源
１２と、バックプレーン１４に設けられた２つの電源ゾ
ーン１６を有するバックプレーン１４と、コンピュータ
システム１０の動作を制御する２つのサブシステム２０
で実行されるマイクロソフトウインドウズＮＴ５．０又
はＳＣＯ ＵＮＩＸ５．０のようなマイクロプロセッサ
オペレーティングシステムである制御システムからな
る。各電源ゾーン１６はその中に設けられたサブシステ
ム２０からなる。
【０００６】システム１０は更にコネクタ１３とバック
プレーン１４に設けられた２つの電源制御回路１８とを
含む。コネクタ１３は外部電源１２を接続するために用
いられる。各電源制御回路１８は電源ゾーン１６に供給
される電力を制御するよう一の電源ゾーン１６とコネク
タ１３との間に接続される。各サブシステム２０はＩ／
Ｏ（入力／出力）バス２２と、ネットワークカード２５
のような種々のＩ／Ｏデバイスを接続するＩ／Ｏバス２
２に接続される７つのＩ／Ｏスロット２４と、サブシス
テム２０の動作を制御するＩ／Ｏバス２２に接続される
プロセッサ２６とからなる。Ｉ／Ｏバス２２はＰＣＩバ
スであり、プロセッサカード２８はＰＣＩ−ＰＣＩブリ
ッジ４０からなる。複数プロセッサオペレーティングシ
ステムはシステム１０の動作を制御し、サブシステム２
０のそれぞれのタスクの実行を助ける２つのサブシステ
ム２０のプロセッサ２６にわたり実施される。電源ゾー
ン１６の各サブシステム２０は電源ゾーン１６の電力制
御回路１８を用いることによりスイッチオン又はオフさ
れうる。電源ゾーン１６がスイッチオフされなければな
らない場合には電源ゾーン１６のサブシステム２０に割
り当てられたタスクは複数プロセッサオペレーティング
システムにより他の電源ゾーン１６の他のサブシステム
２０に転送される。
プレーン１４に設けられた２つの電源制御回路１８とを
含む。コネクタ１３は外部電源１２を接続するために用
いられる。各電源制御回路１８は電源ゾーン１６に供給
される電力を制御するよう一の電源ゾーン１６とコネク
タ１３との間に接続される。各サブシステム２０はＩ／
Ｏ（入力／出力）バス２２と、ネットワークカード２５
のような種々のＩ／Ｏデバイスを接続するＩ／Ｏバス２
２に接続される７つのＩ／Ｏスロット２４と、サブシス
テム２０の動作を制御するＩ／Ｏバス２２に接続される
プロセッサ２６とからなる。Ｉ／Ｏバス２２はＰＣＩバ
スであり、プロセッサカード２８はＰＣＩ−ＰＣＩブリ
ッジ４０からなる。複数プロセッサオペレーティングシ
ステムはシステム１０の動作を制御し、サブシステム２
０のそれぞれのタスクの実行を助ける２つのサブシステ
ム２０のプロセッサ２６にわたり実施される。電源ゾー
ン１６の各サブシステム２０は電源ゾーン１６の電力制
御回路１８を用いることによりスイッチオン又はオフさ
れうる。電源ゾーン１６がスイッチオフされなければな
らない場合には電源ゾーン１６のサブシステム２０に割
り当てられたタスクは複数プロセッサオペレーティング
システムにより他の電源ゾーン１６の他のサブシステム
２０に転送される。
【０００７】各サブシステム２０のプロセッサ２６はバ
ックプレーン１４に直接設けられ、電源ゾーン１６の電
源制御回路１８と接続され、それによりプロセッサ２６
は電源ゾーン１６へ供給される電力をスイッチオン又は
オフするよう電源制御回路１８を用いうる。各サブシス
テム２０のプロセッサ２６はまたプロセッサスロット３
０にプラグインされうるプロセッサカード２８に設けら
れる。プロセッサカード２８は電源ゾーン１６に供給さ
れる電力を制御するよう電源制御回路１８をオン又はオ
フするためにそれに設けられ、電源ゾーン１６の電源制
御回路１８に接続された電源スイッチ４４を有するユー
ザーインターフェイス３２からなる。電源ゾーン１６の
電源制御回路１８はまたプロセッサ２６が電源ゾーン１
６に供給される電力をオン又はオフする電源制御回路１
８を用いるためにプロセッサ２６に接続される。
ックプレーン１４に直接設けられ、電源ゾーン１６の電
源制御回路１８と接続され、それによりプロセッサ２６
は電源ゾーン１６へ供給される電力をスイッチオン又は
オフするよう電源制御回路１８を用いうる。各サブシス
テム２０のプロセッサ２６はまたプロセッサスロット３
０にプラグインされうるプロセッサカード２８に設けら
れる。プロセッサカード２８は電源ゾーン１６に供給さ
れる電力を制御するよう電源制御回路１８をオン又はオ
フするためにそれに設けられ、電源ゾーン１６の電源制
御回路１８に接続された電源スイッチ４４を有するユー
ザーインターフェイス３２からなる。電源ゾーン１６の
電源制御回路１８はまたプロセッサ２６が電源ゾーン１
６に供給される電力をオン又はオフする電源制御回路１
８を用いるためにプロセッサ２６に接続される。
【０００８】バックプレーン１４は更に２つの信号スイ
ッチ４２と、それに設けられた１つのスイッチ４５とを
含む。各信号スイッチ４２はそれへの信号転送を制御す
るために一のサブシステム２０と他のサブシステム２０
のＩ／Ｏバス２２との間に接続される。スイッチ４５は
一のサブシステム２０の電源スイッチ４４と他のサブシ
ステム２０の電源制御回路１８とを接続するために用い
られる。信号スイッチ４２とスイッチ４５は全て手動ス
イッチである。バックプレーン１４の左側のサブシステ
ム２０のプロセッサカード２８がプロセッサスロット３
０にプラグインされていない場合にはバックプレーン１
４の右側のサブシステム２０の信号スイッチ４２はスイ
ッチオンされ、それにより右側のサブシステム２０のプ
ロセッサ２６は同時に左側のサブシステム２０のＩ／Ｏ
バス２２を制御可能であり、電源スイッチ４４は電源ゾ
ーン１６の両方に供給される電力を制御しうる。
ッチ４２と、それに設けられた１つのスイッチ４５とを
含む。各信号スイッチ４２はそれへの信号転送を制御す
るために一のサブシステム２０と他のサブシステム２０
のＩ／Ｏバス２２との間に接続される。スイッチ４５は
一のサブシステム２０の電源スイッチ４４と他のサブシ
ステム２０の電源制御回路１８とを接続するために用い
られる。信号スイッチ４２とスイッチ４５は全て手動ス
イッチである。バックプレーン１４の左側のサブシステ
ム２０のプロセッサカード２８がプロセッサスロット３
０にプラグインされていない場合にはバックプレーン１
４の右側のサブシステム２０の信号スイッチ４２はスイ
ッチオンされ、それにより右側のサブシステム２０のプ
ロセッサ２６は同時に左側のサブシステム２０のＩ／Ｏ
バス２２を制御可能であり、電源スイッチ４４は電源ゾ
ーン１６の両方に供給される電力を制御しうる。
【０００９】コンピュータシステム１０は前端に複数の
開口３８を有するラックマウント筐体３６を有する。バ
ックプレーン１４は開口３８の背後の筐体３６内に設け
られる。プロセッサカード２８はラックマウント筐体３
６の開口３８の一つに設けられ、バックプレーン１４の
プロセッサスロット３０にプラグインされる。ネットワ
ークカード２５のようなＩ／Ｏデバイスはまた開口３８
の一つに設けられ、バックプレーン１４の一つのＩ／Ｏ
スロット２４にプラグインされる。
開口３８を有するラックマウント筐体３６を有する。バ
ックプレーン１４は開口３８の背後の筐体３６内に設け
られる。プロセッサカード２８はラックマウント筐体３
６の開口３８の一つに設けられ、バックプレーン１４の
プロセッサスロット３０にプラグインされる。ネットワ
ークカード２５のようなＩ／Ｏデバイスはまた開口３８
の一つに設けられ、バックプレーン１４の一つのＩ／Ｏ
スロット２４にプラグインされる。
【００１０】図４を参照するに、これは本発明による代
替的なコンピュータシステム５０のブロック図である。
コンピュータシステム５０は外部電源５２と、２つの電
源ゾーンを有するバックプレーン５４と、プロセッサ６
６と、コンピュータシステム５０の動作を制御するプロ
セッサ６６で実行されるオペレーティングシステムであ
る制御システムとからなる。
替的なコンピュータシステム５０のブロック図である。
コンピュータシステム５０は外部電源５２と、２つの電
源ゾーンを有するバックプレーン５４と、プロセッサ６
６と、コンピュータシステム５０の動作を制御するプロ
セッサ６６で実行されるオペレーティングシステムであ
る制御システムとからなる。
【００１１】バックプレーン５４は電源５２と接続する
ようバックプレーン５４に設けられたコネクタ５３と、
２つの電源ゾーン５６の一つと電源ゾーン５６に供給さ
れる電力を制御するコネクタ５３との間をそれぞれ接続
する２つの電源制御回路５８とを更に含む。各電源ゾー
ン５６はＩ／Ｏバス６２と、ネットワークカード２５の
ようなＩ／Ｏデバイスを接続するＩ／Ｏバス６２へ接続
された７つのＩ／Ｏスロット６４とを含む。プロセッサ
６６はＩ／Ｏバス６２に接続されたＩ／Ｏデバイスの動
作を制御する各電源ゾーン５６のＩ／Ｏバス６２に接続
される。２つの電源ゾーン５６のＩ／Ｏバス６２は両方
ともＰＣＩバスであり、プロセッサカード６８は２つの
ＰＣＩバスを別々に制御するために２つのＰＣＩ−ＰＣ
Ｉブリッジからなる。各電源ゾーン５６は電源スイッチ
８４と信号スイッチ８２とを有する。一の電源ゾーン５
６の電源スイッチ８４は電源ゾーン５６に供給される電
力を制御するよう電源制御回路５８をオン又はオフする
電源ゾーン５６の電源制御回路５８に接続される。電源
ゾーン５６の信号スイッチ８２はＩ／Ｏバス６２への信
号伝送を制御する電源ゾーン５６のプロセッサ６６とＩ
／Ｏバス６２との間に接続される。各電源ゾーン５６は
その電源スイッチ８４と信号スイッチ８２とを用いるこ
とによりスイッチオン又はオフされうる。コンピュータ
システム５０のオペレーティングシステムは各電源ゾー
ン５６のＩ／Ｏバス６２へ接続されたＩ／Ｏデバイスへ
タスクを割り当てる。電源ゾーン５６をオフする前にコ
ンピュータシステム５０のオペレーティングシステムは
電源ゾーン５６のＩ／Ｏデバイスに割り当てられたタス
クを他のゾーン５６のＩ／Ｏデバイスに転送し、それに
よりコンピュータシステム５０は動作状態を保ち続けう
る。
ようバックプレーン５４に設けられたコネクタ５３と、
２つの電源ゾーン５６の一つと電源ゾーン５６に供給さ
れる電力を制御するコネクタ５３との間をそれぞれ接続
する２つの電源制御回路５８とを更に含む。各電源ゾー
ン５６はＩ／Ｏバス６２と、ネットワークカード２５の
ようなＩ／Ｏデバイスを接続するＩ／Ｏバス６２へ接続
された７つのＩ／Ｏスロット６４とを含む。プロセッサ
６６はＩ／Ｏバス６２に接続されたＩ／Ｏデバイスの動
作を制御する各電源ゾーン５６のＩ／Ｏバス６２に接続
される。２つの電源ゾーン５６のＩ／Ｏバス６２は両方
ともＰＣＩバスであり、プロセッサカード６８は２つの
ＰＣＩバスを別々に制御するために２つのＰＣＩ−ＰＣ
Ｉブリッジからなる。各電源ゾーン５６は電源スイッチ
８４と信号スイッチ８２とを有する。一の電源ゾーン５
６の電源スイッチ８４は電源ゾーン５６に供給される電
力を制御するよう電源制御回路５８をオン又はオフする
電源ゾーン５６の電源制御回路５８に接続される。電源
ゾーン５６の信号スイッチ８２はＩ／Ｏバス６２への信
号伝送を制御する電源ゾーン５６のプロセッサ６６とＩ
／Ｏバス６２との間に接続される。各電源ゾーン５６は
その電源スイッチ８４と信号スイッチ８２とを用いるこ
とによりスイッチオン又はオフされうる。コンピュータ
システム５０のオペレーティングシステムは各電源ゾー
ン５６のＩ／Ｏバス６２へ接続されたＩ／Ｏデバイスへ
タスクを割り当てる。電源ゾーン５６をオフする前にコ
ンピュータシステム５０のオペレーティングシステムは
電源ゾーン５６のＩ／Ｏデバイスに割り当てられたタス
クを他のゾーン５６のＩ／Ｏデバイスに転送し、それに
よりコンピュータシステム５０は動作状態を保ち続けう
る。
【００１２】プロセッサ６６は図３に示されるプロセッ
サスロット３０と類似のバックプレーン５４のプロセッ
サスロットにプラグインされるプロセッサカード６８に
設けられる。プロセッサカード６８はそれに設けられた
２つのスイッチ８６を有するユーザーインターフェイス
（図示せず）からなる。各スイッチ８６は電源ゾーン５
６をオン又はオフする一の電源ゾーン５６の電源スイッ
チ８４と信号スイッチ８２に接続される。各電源ゾーン
５６の電源スイッチ８４と信号スイッチ８２はまたプロ
セッサ６６が各電源ゾーン５６をオン又はオフするよう
にプロセッサ６６に接続される。図２に示されるラック
マウント筐体３６は同様な方法でバックプレーン５４
と、プロセッサカード６８と、ネットワークカード２５
とを設けるためにコンピュータシステム５０で用いられ
る。
サスロット３０と類似のバックプレーン５４のプロセッ
サスロットにプラグインされるプロセッサカード６８に
設けられる。プロセッサカード６８はそれに設けられた
２つのスイッチ８６を有するユーザーインターフェイス
（図示せず）からなる。各スイッチ８６は電源ゾーン５
６をオン又はオフする一の電源ゾーン５６の電源スイッ
チ８４と信号スイッチ８２に接続される。各電源ゾーン
５６の電源スイッチ８４と信号スイッチ８２はまたプロ
セッサ６６が各電源ゾーン５６をオン又はオフするよう
にプロセッサ６６に接続される。図２に示されるラック
マウント筐体３６は同様な方法でバックプレーン５４
と、プロセッサカード６８と、ネットワークカード２５
とを設けるためにコンピュータシステム５０で用いられ
る。
【図１】本発明によるコンピュータシステムのブロック
図である。
図である。
【図２】図１のコンピュータシステムの正面図である。
【図３】図２に示されるコンピュータシステムのライン
３−３に沿った断面図である。
３−３に沿った断面図である。
【図４】本発明による他のコンピュータシステムのブロ
ック図である。
ック図である。
１０ コンピュータシステム １２ 電源 １４ バックプレーン １６ 電源ゾーン ２０ サブシステム １８ 電源制御回路 ２２ Ｉ／Ｏバス ２４ Ｉ／Ｏスロット ２６ プロセッサ ２８ プロセッサカード ４０ ＰＣＩ−ＰＣＩブリッジ ３０ プロセッサスロット ３２ ユーザーインターフェイス ３６ラックマウント筐体 ３８ 開口 ４２ 信号スイッチ ４４ 電源スイッチ ４５ スイッチ ５０ コンピュータシステム ５２ 外部電源 ５３ コネクタ ５４ バックプレーン ５８ 電源制御回路 ６２ Ｉ／Ｏバス ６４ Ｉ／Ｏスロット ６６ プロセッサ ６８ プロセッサカード ８４ 電源スイッチ ８２ 信号スイッチ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ツン ヒュエイ−グオ 台湾 タイペイ・シエン サン−チュン・ シティー チュン−シン・ロード セク５ レーン609 ナンバー16 10Ｆ−13 (72)発明者 クオ ヒュン−ユイ 台湾 タイペイ・シエン サン−チュン・ シティー チュン−シン・ロード セク５ レーン609 ナンバー16 10Ｆ−13
Claims (19)
- 【請求項１】複数の電源ゾーンを有するバックプレーン
と；各電源ゾーンに対して電源から電源ゾーンに供給さ
れる電力を制御するバックプレーンに設けられた電源制
御回路と；各電源ゾーンに設けられたサブシステムとか
らなり、各サブシステムはＩ／Ｏ（入力／出力）バス
と、Ｉ／Ｏデバイスに接続するためＩ／Ｏバスに接続さ
れた少なくとも一つのＩ／Ｏスロットと、サブシステム
の動作を制御するＩ／Ｏバスに接続されたプロセッサと
からなり、各サブシステムはサブシステムの電源ゾーン
の電源制御回路を用いることによりスイッチオン又はオ
フされうるコンピュータシステム。 - 【請求項２】 タスクを実行するために各サブシステム
に割り当てるサブシステムのプロセッサにわたり実行さ
れる複数プロセッサオペレーティングシステムを更に含
み、一のサブシステムに割り当てられたタスクをそのサ
ブシステムがスイッチオフされる前に他のサブシステム
へ転送する請求項１記載のコンピュータシステム。 - 【請求項３】 少なくとも一つのサブシステムがその電
源ゾーンに設けられたプロセッサスロットからなり、サ
ブシステムのプロセッサはサブシステムのプロセッサス
ロットにプラグインされたプロセッサカードに設けられ
る請求項１記載のコンピュータシステム。 - 【請求項４】 プロセッサカードはユーザーインターフ
ェイスと、それに設けられ、電源ゾーンに供給される電
力を制御する電源ゾーンの電源制御回路に電気的に接続
された電源スイッチとからなる請求項３記載のコンピュ
ータシステム。 - 【請求項５】 電源ゾーンの電源制御回路はプロセッサ
カードに設けられたプロセッサが電源ゾーンに供給され
る電力を制御するよう電源制御回路を用いることができ
るようプロセッサカードに接続される請求項３記載のコ
ンピュータシステム。 - 【請求項６】 複数の開口を前端に有するラックマウン
ト筐体を更に含み、バックプレーンは前面の開口の背後
のラックマウント筐体の中に設けられ、プロセッサカー
ドは前面の開口の一つに設けられ、バックプレーンのプ
ロセッサカードにプラグインされる請求項３記載のコン
ピュータシステム。 - 【請求項７】 Ｉ／Ｏデバイスは前面開口の一つに設け
られたＩ／Ｏカードであり、バックプレーンのＩ／Ｏス
ロットにプラグインされる請求項６記載のコンピュータ
システム。 - 【請求項８】 Ｉ／ＯバスはＰＣＩバスであり、プロセ
ッサカードはＰＣＩバスを制御するＰＣＩ−ＰＣＩブリ
ッジを更に含む請求項３記載のコンピュータシステム。 - 【請求項９】 バックプレーンはサブシステムのプロセ
ッサと他のサブシステムのＩ／Ｏバスとの間に接続され
た信号スイッチと、サブシステムのプロセッサと他のサ
ブシステムの電源制御回路との間に接続された電源スイ
ッチとを更に含み、他のサブシステムのプロセッサカー
ドがそのプロセッサスロットに設けられていない場合に
は信号スイッチと電源スイッチはサブシステムのプロセ
ッサが他のサブシステムのＩ／Ｏバスを制御しうるよう
にスイッチオンされうる請求項３記載のコンピュータシ
ステム。 - 【請求項１０】 他のサブシステムのＩ／ＯバスはＰＣ
Ｉバスであり、プロセッサカードはＰＣＩバスを制御す
るＰＣＩ−ＰＣＩブリッジを更に含む請求項９記載のコ
ンピュータシステム。 - 【請求項１１】Ｉ／Ｏバスと種々のＩ／Ｏデバイスを接
続するＩ／Ｏバスを接続する複数のＩ／Ｏスロットとを
それぞれ有する少なくとも２つの電源ゾーンからなるバ
ックプレーンと；バックプレーンに設けられ、各Ｉ／Ｏ
デバイスの動作を制御する各電源ゾーンのＩ／Ｏバスに
接続されたプロセッサと；各電源ゾーンに対して電源か
ら電源ゾーンに供給される電力を制御するバックプレー
ンに設けられた電源制御回路と；各電源ゾーンに対して
バックプレーに設けられ、プロセッサと電源ゾーンのＩ
／Ｏバスとの間に接続された信号スイッチとからなり、
各電源ゾーンはその電源制御回路と信号スイッチとを用
いることによりスイッチオン又はオフされるコンピュー
タシステム。 - 【請求項１２】 タスクを実行するために各電源ゾーン
のＩ／Ｏデバイスにタスクを割り当てるプロセッサで実
行されるオペレーティングシステムを更に含み、電源ゾ
ーンがスイッチオフされる前に一の電源ゾーンのＩ／Ｏ
デバイスに割り当てられたタスクを他の電源ゾーンのＩ
／Ｏデバイスに転送する請求項１１記載のコンピュータ
システム。 - 【請求項１３】 電源ゾーンの電源制御回路を制御する
する各電源ゾーンに対してバックプレーンに設けられた
電源スイッチを更に含み、各電源ゾーンはその電源スイ
ッチと信号スイッチとを用いることによりスイッチオン
又はオフされる請求項１１記載のコンピュータシステ
ム。 - 【請求項１４】 バックプレーンはプロセッサスロット
を更に含み、プロセッサはプロセッサスロットにプラグ
インされたプロセッサカードに設けられる請求項１３記
載のコンピュータシステム。 - 【請求項１５】 プロセッサカードは電源スイッチに接
続されたスイッチを有するユーザーインターフェイス
と、電源ゾーンをスイッチオン又はオフする電源ゾーン
の一つの信号スイッチとを更に含む請求項１４記載のコ
ンピュータシステム。 - 【請求項１６】 電源ゾーンの一つの電源スイッチと信
号スイッチとはプロセッサが電源ゾーンをオン又はオフ
できるようにプロセッサカードに接続される請求項１４
記載のコンピュータシステム。 - 【請求項１７】 複数の開口を前端に有するラックマウ
ント筐体を更に含み、バックプレーンは前面の開口の背
後のラックマウント筐体の中に設けられ、プロセッサカ
ードは前面の開口の一つに設けられ、バックプレーンの
プロセッサスロットにプラグインされる請求項１４記載
のコンピュータシステム。 - 【請求項１８】 Ｉ／Ｏデバイスそれぞれは前面開口の
一つに設けられたＩ／Ｏカードであり、バックプレーン
の対応するＩ／Ｏスロットにプラグインされる請求項１
７記載のコンピュータシステム。 - 【請求項１９】 一の電源ゾーンのＩ／ＯバスはＰＣＩ
バスであり、プロセッサカードはＰＣＩバスを制御する
ＰＣＩ−ＰＣＩブリッジからなる請求項１４記載のコン
ピュータシステム。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/033,779 US6066900A (en) | 1998-03-02 | 1998-03-02 | Computer system with multiple switchable power zones |
| DE1998116227 DE19816227A1 (de) | 1998-03-02 | 1998-04-09 | Computersystem |
| JP13067898A JPH11338583A (ja) | 1998-03-02 | 1998-05-13 | 複数のスイッチ可能な電源ゾーンを有するコンピュータシステム |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/033,779 US6066900A (en) | 1998-03-02 | 1998-03-02 | Computer system with multiple switchable power zones |
| DE1998116227 DE19816227A1 (de) | 1998-03-02 | 1998-04-09 | Computersystem |
| JP13067898A JPH11338583A (ja) | 1998-03-02 | 1998-05-13 | 複数のスイッチ可能な電源ゾーンを有するコンピュータシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11338583A true JPH11338583A (ja) | 1999-12-10 |
Family
ID=27218287
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13067898A Pending JPH11338583A (ja) | 1998-03-02 | 1998-05-13 | 複数のスイッチ可能な電源ゾーンを有するコンピュータシステム |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6066900A (ja) |
| JP (1) | JPH11338583A (ja) |
| DE (1) | DE19816227A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021015794A1 (en) * | 2019-07-25 | 2021-01-28 | Hewlett-Packard Development Company, L.P. | Power supplies to variable performance electronic components |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4071378B2 (ja) * | 1998-11-17 | 2008-04-02 | 株式会社ルネサステクノロジ | 半導体回路装置 |
| US6496366B1 (en) | 1999-10-26 | 2002-12-17 | Rackable Systems, Llc | High density computer equipment storage system |
| US6804193B1 (en) * | 2000-07-28 | 2004-10-12 | Marconi Intellectual Property (Ringfence) Inc. | Protected Ethernet backplane communication |
| US7173821B2 (en) * | 2003-05-16 | 2007-02-06 | Rackable Systems, Inc. | Computer rack with power distribution system |
| CN100390686C (zh) * | 2004-04-21 | 2008-05-28 | 华为技术有限公司 | 一种识别单板冗余供电的系统 |
| US7138659B2 (en) | 2004-05-18 | 2006-11-21 | Onscreen Technologies, Inc. | LED assembly with vented circuit board |
| US7394170B2 (en) * | 2005-04-19 | 2008-07-01 | Sanmina-Sci Corporation | Reconfigurable backplane power distribution |
| CN200990054Y (zh) * | 2006-12-22 | 2007-12-12 | 鸿富锦精密工业（深圳）有限公司 | 主板保护电路 |
| US8363388B2 (en) * | 2008-10-17 | 2013-01-29 | Emerson Network Power—Embedded Computing, Inc. | System and method for supplying power to electronics enclosures utilizing distributed DC power architectures |
| US8804313B2 (en) | 2012-06-22 | 2014-08-12 | Microsoft Corporation | Enclosure power distribution architectures |
| US20140117774A1 (en) * | 2012-11-01 | 2014-05-01 | Ciena Corporation | Power feed entry circuit for telecommunication applications |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5832286A (en) * | 1991-12-04 | 1998-11-03 | Sharp Kabushiki Kaisha | Power control apparatus for digital electronic device |
| JP3237926B2 (ja) * | 1991-12-04 | 2001-12-10 | シャープ株式会社 | デジタル電子機器用電力制御装置、該電力制御装置を備えた処理装置、及び該処理装置を備えたデジタル電子機器用電力管理システム |
| EP0548382A1 (de) * | 1991-12-20 | 1993-06-30 | Siemens Nixdorf Informationssysteme Aktiengesellschaft | Verfahren und Anordnung zum Bewerkstelligen von Baugruppenaustauschaktionen im laufenden Betrieb eines Bussystems |
| US5390081A (en) * | 1993-03-22 | 1995-02-14 | Stratus Computer, Inc. | Fault-tolerant power distribution system for rack-mounted hardware |
| GB9405855D0 (en) * | 1994-03-24 | 1994-05-11 | Int Computers Ltd | Computer system |
| US5831346A (en) * | 1996-07-08 | 1998-11-03 | Force Computers, Inc. | Method and apparatus for control of power supply coupling on computer backplane |
-
1998
- 1998-03-02 US US09/033,779 patent/US6066900A/en not_active Expired - Fee Related
- 1998-04-09 DE DE1998116227 patent/DE19816227A1/de not_active Ceased
- 1998-05-13 JP JP13067898A patent/JPH11338583A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021015794A1 (en) * | 2019-07-25 | 2021-01-28 | Hewlett-Packard Development Company, L.P. | Power supplies to variable performance electronic components |
Also Published As
| Publication number | Publication date |
|---|---|
| US6066900A (en) | 2000-05-23 |
| DE19816227A1 (de) | 1999-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5938751A (en) | Bus ring-back and voltage over-shoot reduction techniques coupled with hot-pluggability | |
| KR100240921B1 (ko) | 시스템 버스를 포함하는 컴퓨터 시스템 및 시스템 버스에 의한 장치 연결 방법 | |
| US6658507B1 (en) | System and method for hot insertion of computer-related add-on cards | |
| KR100337217B1 (ko) | 컴퓨터 시스템 내의 단일 주변 장치 연결부(ｐｃｉ) 호스트 브리지에 의해 다수의 ｐｃｉ 버스를 지원하는 방법 및 컴퓨터 시스템 | |
| US6073195A (en) | Bus controllers ensuring reduced power consumption and stable operation | |
| KR100610151B1 (ko) | 다중구성 백플레인 | |
| JPH11338583A (ja) | 複数のスイッチ可能な電源ゾーンを有するコンピュータシステム | |
| US5502824A (en) | Peripheral component interconnect "always on" protocol | |
| KR850000718A (ko) | 멀티 프로세서시스템 | |
| JP2000082035A (ja) | 様々な周波数動作をサポ―トする複数の周辺構成要素相互接続バスをサポ―トする方法およびシステム | |
| EP0962863A3 (en) | Dasd concurrent maintenance for a pci based dasd subsystem | |
| KR970071311A (ko) | 데이타 처리 시스템 및 버스 상호접속 방법 | |
| US6532500B1 (en) | System and method to support out-band storage subsystem management via SCSI bus when operating power to a computer system is off | |
| US20080005439A1 (en) | Information processing system and method of connection between equipments | |
| US5655106A (en) | Personal computer with riser connector for expansion bus and alternate master | |
| JPH11175208A (ja) | 装置をより高電圧の装置から電気的に分離するシステム及び方法 | |
| CN1092357C (zh) | 具有多个可分别控制的电源供应区的电脑系统 | |
| KR100249337B1 (ko) | Ttl 호환 시그널링을 사용한 고속 pci | |
| JPH08190448A (ja) | データ処理システム | |
| CN119200989B (zh) | 存储系统、数据存储方法、设备及介质 | |
| IL134969A (en) | Dynamic i/o allocation in a partitioned computer system | |
| JP2001290562A (ja) | 内部コンピュータネットワーク用コンピュータシステム | |
| KR0134808Y1 (ko) | 후면버스 사용 시스템에서의 세그먼트 중재버스 회로 | |
| JPH0720972A (ja) | 活線挿抜装置 | |
| CN1157642C (zh) | 不装终端卡即可使用单中央处理器的双中央处理器主机板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041209 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041214 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050607 |