KR850000718A - 멀티 프로세서시스템 - Google Patents

멀티 프로세서시스템 Download PDF

Info

Publication number
KR850000718A
KR850000718A KR1019840003581A KR840003581A KR850000718A KR 850000718 A KR850000718 A KR 850000718A KR 1019840003581 A KR1019840003581 A KR 1019840003581A KR 840003581 A KR840003581 A KR 840003581A KR 850000718 A KR850000718 A KR 850000718A
Authority
KR
South Korea
Prior art keywords
control
microprocessor
microprocessors
main board
multiprocessor system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1019840003581A
Other languages
English (en)
Other versions
KR890002330B1 (ko
Inventor
쇼오스께(외 3) 모리
Original Assignee
야마모도 다꾸마
후지쓰 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마모도 다꾸마, 후지쓰 가부시끼가이샤 filed Critical 야마모도 다꾸마
Publication of KR850000718A publication Critical patent/KR850000718A/ko
Application granted granted Critical
Publication of KR890002330B1 publication Critical patent/KR890002330B1/ko
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/409—Mechanical coupling
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/177—Initialisation or configuration control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Multi Processors (AREA)

Abstract

내용 없음.

Description

멀티 프로세서시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 실시예로서 멀티프로세서 시스템의 구조를 설명하는 블록회로 다이어그램.
제2도는 제1도의 시스템 동작을 설명하는 타임차트
제3도는 제1도 시스템의 실제 회로 기판의 구조를 설명하는 사시도

Claims (8)

  1. 다종(多種)의 마이크로 프로세서, 상기 마이크로 프로세서에 공통으로 제공되는 주변회로, 상기 마이크로 프로세서들 각각으로부터 억세스(access)할 수 있는 제어레지스터 및 상기 마이크로프로세서의 변환동작의 제어를 위한 제어회로로 구성되며, 상기 제어회로는 상기 마이크로프로세서 각각으로부터 각 마이크로 프로세서가 동작상태에 있는지 또는 중지상태에 있는지를 표시하는 상태신호를 받으며 상기 제어레지스터로부터 출력신호를 받아서 상기 제어레지스터의 출력신호가 상기 마이크로프로세서 하나에 의하여 변할때 또다른 마이크로 프로세서가 중지상태에 있는지를 나타내는 상태신호와 상기 제어레지스터의 출력신호가 일치하느냐에 따라서 중지 요청신호를 동작상태에 있는 하나의 마이크로 프로세서에 전송하며, 상기의 하나의 마이크로 프로세서가 동작상태에 들어가 있는지를 나타내는 상태신호와 상기 제어레지스터의 출력신호가 일치하는지에 따라서 중지상태에 있는 또다른 마이크로 프로세서에 인가된 중지요청신호를 해체하는 것을 특징으로 하는 멀티프로세서 시스템.
  2. 제1항에 있어서, 상기 시스템은 상기 주변회로, 상기 제어레지스터 및 상기 제어회로를 부착한 주보드와, 각 상기 마이크로 프로세서중 하나를 부착하고 있으며 상기 주보드에 접속되는 서브 보드(sub-board)로 구성되어 있는 것을 특징으로 하는 멀티프로세서 시스템.
  3. 제2항에 있어서, 상기 주보드는 그위에 부착된 다수의 플러그인 형 코넥터를 포함하고 있으며 상기 다수의 서브보드는 상기 플러그형 코넥터를 사용함에 의해 상기 주보드에 연결되는 것을 특징으로 하는 멀티프로세서 시스템.
  4. 제2항에 있어서, 상기 서브보드들중의 각각과 상기 주보드는 적어도 중지요청신호를 각 서브보드위에 설치된 마이크로 프로세서에 전송하는 제어선 및 상기 마이크로 프로세서의 상태를 나타내는 상태신호룰 전송하는 또다른 제어선을 사용하여 접속되는 것을 특징으로 하는 멀티프로세서 시스템.
  5. 제2항에 있어서, 상기 서브 보드들은 각각 상기 주보드로부터 전송되는 중지 요청신호에 의하여 제어되고 대응하는 마이크로 프로세서에 중지신호를 공급하는 플립 플롭을 수용하는 것을 특징으로 하는 멀티프로세서 시스템.
  6. 제5항에 있어서, 각각의 서브보드는 중지긍정신호(Halt Acknowledge signal)를 상기 플립플롭의 제어하에서 상기 주보드에 전송하는 게이트회로를 수용하는 것을 특징으로 하는 멀티프로세서 시스템.
  7. 제2항에 있어서, 상기 주보드는 상기 서브보드에 부착된 각각의 상기 마이크로 프로세서들과 상기 주보드에 있는 상기 주변회로 및 상기 제어레지스터가 연결되는 어드레스버스, 데이타버스 및 제어버스를 수용하고 있는 것을 특징으로 하는 멀티프로세서 시스템.
  8. 제7항에 있어서, 주보드는 상기 어드레스버스와 상기 제어레지스터 사이에 삽입된 복호기회로, 수용하고 있는 멀티프로세서 시스템.
    ※ 참고사항:최초출원 내용에 의하여 공개하는 것임.
KR1019840003581A 1983-06-29 1984-06-25 멀티프로세서 시스템 Expired KR890002330B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP???58-115885 1983-06-29
JP58115885A JPS608972A (ja) 1983-06-29 1983-06-29 マルチプロセツサシステム
JP115885 1983-06-29

Publications (2)

Publication Number Publication Date
KR850000718A true KR850000718A (ko) 1985-02-28
KR890002330B1 KR890002330B1 (ko) 1989-06-30

Family

ID=14673589

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019840003581A Expired KR890002330B1 (ko) 1983-06-29 1984-06-25 멀티프로세서 시스템

Country Status (5)

Country Link
US (1) US4716526A (ko)
EP (1) EP0130733B1 (ko)
JP (1) JPS608972A (ko)
KR (1) KR890002330B1 (ko)
DE (1) DE3483029D1 (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62168258A (ja) * 1986-01-20 1987-07-24 Victor Co Of Japan Ltd Ｃｐｕ切換回路
US5088033A (en) * 1986-04-28 1992-02-11 Xerox Corporation Data processing system emulation in a window with a coprocessor and I/O emulation
US4920481A (en) * 1986-04-28 1990-04-24 Xerox Corporation Emulation with display update trapping
US5297272A (en) * 1989-08-02 1994-03-22 Advanced Logic Research, Inc. Apparatus for automatically disabling and isolating a computer's original processor upon installation of a processor upgrade card
US5201055A (en) * 1989-11-03 1993-04-06 Compaq Computer Corporation Multiprocessing system includes interprocessor encoding and decoding logic used for communication between two cards through reduced addressing lines
JP3118266B2 (ja) * 1990-03-06 2000-12-18 ゼロックス コーポレイション 同期セグメントバスとバス通信方法
US5261114A (en) * 1990-11-09 1993-11-09 Ast Research, Inc. Method and apparatus for providing down-loaded instructions for execution by a peripheral controller
US5280283A (en) * 1990-11-09 1994-01-18 Ast Research, Inc. Memory mapped keyboard controller
AU1971992A (en) * 1991-04-18 1992-11-17 Intel Corporation Method and apparatus for upgrading a computer processing system
US5551012A (en) * 1991-04-22 1996-08-27 Acer Incorporated Single socket upgradeable computer motherboard with automatic detection and socket reconfiguration for inserted CPU chip
EP0510241A3 (en) * 1991-04-22 1993-01-13 Acer Incorporated Upgradeable/downgradeable computer
US5761479A (en) * 1991-04-22 1998-06-02 Acer Incorporated Upgradeable/downgradeable central processing unit chip computer systems
EP0529142A1 (en) * 1991-08-30 1993-03-03 Acer Incorporated Upgradeable/downgradeable computers
US5473766A (en) * 1991-09-11 1995-12-05 Compaq Computer Corp. Signal routing circuit for interchangeable microprocessor socket
WO1993007567A1 (de) * 1991-10-11 1993-04-15 Martin Giger Multi-businesscomputer mit multiprozessor-architektur
WO1994019749A1 (en) * 1993-02-26 1994-09-01 Chou Benjamin E Computer system for sharing common system resources with two or more independently operating microcomputers
US5490279A (en) * 1993-05-21 1996-02-06 Intel Corporation Method and apparatus for operating a single CPU computer system as a multiprocessor system
US6401158B1 (en) * 1993-07-16 2002-06-04 Compaq Computer Corporation Apparatus for providing a CPU cluster via a disk I/O bus using a CPU brick which fits into a disk cavity
US5586270A (en) * 1993-09-30 1996-12-17 Intel Corporation Method and apparatus for upgrading a central processing unit and existing memory structure in a computer system
US5495588A (en) * 1993-11-18 1996-02-27 Allen-Bradley Company, Inc. Programmable controller having joined relay language processor and general purpose processor
US5884091A (en) * 1993-12-08 1999-03-16 Intel Corporation Computer system having a central processing unit responsive to the identity of an upgrade processor
US5384692A (en) * 1993-12-16 1995-01-24 Intel Corporation Socket with in-socket embedded integrated circuit
KR0119795B1 (ko) * 1994-04-20 1997-10-27 김광호 업그레이드가 용이한 컴퓨터
AU2821395A (en) * 1994-06-29 1996-01-25 Intel Corporation Processor that indicates system bus ownership in an upgradable multiprocessor computer system
US5748912A (en) * 1995-06-13 1998-05-05 Advanced Micro Devices, Inc. User-removable central processing unit card for an electrical device
US6513057B1 (en) 1996-10-28 2003-01-28 Unisys Corporation Heterogeneous symmetric multi-processing system
US5987553A (en) * 1997-09-22 1999-11-16 Dell Computer Corporation Adaptor board interconnection for a processor board and motherboard
WO1999052029A1 (fr) * 1998-04-01 1999-10-14 Omron Corporation Unite de traitement de donnees et unite de traitement d'images
US20020087828A1 (en) * 2000-12-28 2002-07-04 International Business Machines Corporation Symmetric multiprocessing (SMP) system with fully-interconnected heterogenous microprocessors
US20040123070A1 (en) * 2002-12-23 2004-06-24 Shidla Dale J. Automatic detection of different microprocessor architectures
JP2005235043A (ja) * 2004-02-23 2005-09-02 Fujitsu Ltd 情報処理装置及び方法
CN100595715C (zh) * 2007-08-30 2010-03-24 英业达股份有限公司 信号处理电路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4390943A (en) * 1979-12-26 1983-06-28 Honeywell Information Systems Inc. Interface apparatus for data transfer through an input/output multiplexer from plural CPU subsystems to peripheral subsystems
US4420806A (en) * 1981-01-15 1983-12-13 Harris Corporation Interrupt coupling and monitoring system
US4547849A (en) * 1981-12-09 1985-10-15 Glenn Louie Interface between a microprocessor and a coprocessor
JPS58205272A (ja) * 1982-05-25 1983-11-30 Kokusai Electric Co Ltd 機能の異る２台のコンピユ−タの交互運転装置
US4590556A (en) * 1983-01-17 1986-05-20 Tandy Corporation Co-processor combination
US4591975A (en) * 1983-07-18 1986-05-27 Data General Corporation Data processing system having dual processors

Also Published As

Publication number Publication date
KR890002330B1 (ko) 1989-06-30
DE3483029D1 (de) 1990-09-27
EP0130733B1 (en) 1990-08-22
JPS648387B2 (ko) 1989-02-14
US4716526A (en) 1987-12-29
EP0130733A3 (en) 1987-07-22
EP0130733A2 (en) 1985-01-09
JPS608972A (ja) 1985-01-17

Similar Documents

Publication Publication Date Title
KR850000718A (ko) 멀티 프로세서시스템
US5428799A (en) Redirection of interrupts to microprocessors
EP0135127A2 (en) Personal computer interface
EP0496506A3 (en) A processing unit for a computer and a computer system incorporating such a processing unit
ATE156280T1 (de) System für verteilte mehrfachrechnerkommunikation
KR950033892A (ko) 데이타 처리 시스템
KR870011540A (ko) 멀티 프로세서 시스템의 시스템 관리장치
US6066900A (en) Computer system with multiple switchable power zones
KR930002958A (ko) 프로세서간 통신을 위한 메모리 공유 장치
KR850006745A (ko) 프로세서간 결합방식
KR940000976A (ko) 다중 프로세서 시스템의 부팅방법 및 장치
JPS6242306B2 (ko)
KR200167745Y1 (ko) Vme 버스를 통한 프로세서간 통신 시스템
KR840000385B1 (ko) 버스 접촉 시스템
KR930008653A (ko) 다중 프로세서 시스템의 버스 중재 장치
KR950010947B1 (ko) 버스 프로토콜 맵핑 회로
KR960018958A (ko) 다중 프로세서 시스템에서 아토믹 명령어 수행시 데이타 버퍼를 사용한 메인 메모리 액세스 장치
KR970012172A (ko) 멀티 마이크로 프로세서용 버스제어(bus controller)장치
KR940008479B1 (ko) Bus 중재방법
KR930008618A (ko) 톨러런트 시스템의 다중 캐쉬 제어장치
KR950009426A (ko) 타이콤(ticom)시스템의 입출력 처리기 내에서의 데이타 경로 제어장치
KR970071310A (ko) 로칼 버스 제어 장치
KR890010724A (ko) 마이크로 프로세서간의 억세스 중재 제어 시스템
KR930004870A (ko) Vsb 인터페이싱 그래픽보드를 탑재한 실시간 처리시스템
KR950022423A (ko) 다중 프로세서 시스템의 데이타 전송방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

St.27 status event code: A-2-2-Q10-Q13-nap-PG1605

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

Fee payment year number: 1

St.27 status event code: A-2-2-U10-U11-oth-PR1002

PR1001 Payment of annual fee

Fee payment year number: 4

St.27 status event code: A-4-4-U10-U11-oth-PR1001

PR1001 Payment of annual fee

Fee payment year number: 5

St.27 status event code: A-4-4-U10-U11-oth-PR1001

PR1001 Payment of annual fee

Fee payment year number: 6

St.27 status event code: A-4-4-U10-U11-oth-PR1001

PR1001 Payment of annual fee

Fee payment year number: 7

St.27 status event code: A-4-4-U10-U11-oth-PR1001

PR1001 Payment of annual fee

Fee payment year number: 8

St.27 status event code: A-4-4-U10-U11-oth-PR1001

PR1001 Payment of annual fee

Fee payment year number: 9

St.27 status event code: A-4-4-U10-U11-oth-PR1001

PR1001 Payment of annual fee

Fee payment year number: 10

St.27 status event code: A-4-4-U10-U11-oth-PR1001

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

St.27 status event code: A-5-5-R10-R13-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

St.27 status event code: A-5-5-R10-R13-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

Fee payment year number: 11

St.27 status event code: A-4-4-U10-U11-oth-PR1001

FPAY Annual fee payment

Payment date: 20000624

Year of fee payment: 12

PR1001 Payment of annual fee

Fee payment year number: 12

St.27 status event code: A-4-4-U10-U11-oth-PR1001

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

St.27 status event code: A-5-5-R10-R13-asn-PN2301

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Not in force date: 20010701

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

St.27 status event code: A-4-4-U10-U13-oth-PC1903

PC1903 Unpaid annual fee

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20010701

St.27 status event code: N-4-6-H10-H13-oth-PC1903

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000