JPH11340042A - 積層インダクタ - Google Patents
積層インダクタInfo
- Publication number
- JPH11340042A JPH11340042A JP14698898A JP14698898A JPH11340042A JP H11340042 A JPH11340042 A JP H11340042A JP 14698898 A JP14698898 A JP 14698898A JP 14698898 A JP14698898 A JP 14698898A JP H11340042 A JPH11340042 A JP H11340042A
- Authority
- JP
- Japan
- Prior art keywords
- coil conductor
- coil
- coil conductors
- inductor
- laminated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010030 laminating Methods 0.000 title abstract description 4
- 239000004020 conductor Substances 0.000 claims abstract description 66
- 230000000052 comparative effect Effects 0.000 description 4
- 238000003475 lamination Methods 0.000 description 4
- 238000006073 displacement reaction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000696 magnetic material Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000002500 effect on skin Effects 0.000 description 1
Landscapes
- Coils Or Transformers For Communication (AREA)
Abstract
(57)【要約】
【課題】 ダブルスパイラル構造の積層インダクタは、
磁性体シートとコイル導体パターンの積層数が、同じＬ
値を有するシングルスパイラル構造の積層インダクタの
２倍になるので、コイル導体パターンを印刷した磁性体
シートの積層段階で積層ズレが生じ易く、Ｌ値のバラツ
キが大きくなり易いという問題がある。 【解決手段】 素体と、該素体の端部に形成された一対
の外部電極とを有し、該素体は、積層形成された磁性体
と、該磁性体の内部にスパイラル状に形成された複数の
コイル導体とを有し、該複数のコイル導体は同軸且つ平
行に形成され、該コイル導体の両端部は該一対の外部電
極に各々接続されている積層インダクタにおいて、一の
コイル導体の全部又は一部によって形成されるコア面積
を他のコイル導体によって形成される最小コア面積より
小さくした。
磁性体シートとコイル導体パターンの積層数が、同じＬ
値を有するシングルスパイラル構造の積層インダクタの
２倍になるので、コイル導体パターンを印刷した磁性体
シートの積層段階で積層ズレが生じ易く、Ｌ値のバラツ
キが大きくなり易いという問題がある。 【解決手段】 素体と、該素体の端部に形成された一対
の外部電極とを有し、該素体は、積層形成された磁性体
と、該磁性体の内部にスパイラル状に形成された複数の
コイル導体とを有し、該複数のコイル導体は同軸且つ平
行に形成され、該コイル導体の両端部は該一対の外部電
極に各々接続されている積層インダクタにおいて、一の
コイル導体の全部又は一部によって形成されるコア面積
を他のコイル導体によって形成される最小コア面積より
小さくした。
Description
【０００１】
【発明の属する技術分野】この発明は、磁性体内にスパ
イラル状のコイル導体を有する積層インダクタ、特にコ
イル導体がダブルスパイラル構造の積層インダクタに関
する。
イラル状のコイル導体を有する積層インダクタ、特にコ
イル導体がダブルスパイラル構造の積層インダクタに関
する。
【０００２】
【従来の技術】一般に、積層インダクタは、素体と、こ
の素体の両端部に形成された一対の外部電極とからな
り、この素体は、積層形成された磁性体と、この磁性体
の内部に積層形成されたスパイラル状のコイル導体とか
らなる。そして、このコイル導体の両端部は前記一対の
外部電極に接続されている。
の素体の両端部に形成された一対の外部電極とからな
り、この素体は、積層形成された磁性体と、この磁性体
の内部に積層形成されたスパイラル状のコイル導体とか
らなる。そして、このコイル導体の両端部は前記一対の
外部電極に接続されている。
【０００３】この積層インダクタは次のようにして製造
されている。すなわち、コイル導体パターンが印刷され
た磁性体シートを複数枚積層し、磁性体シートの積層体
内にコイル導体パターンがスパイラル状に接続されたも
のを形成させる。次に、この積層体をコイル導体パター
ン毎にチップ状に裁断し、得られたチップ状の積層体を
高温で焼成し、外部電極を焼き付けて形成する。
されている。すなわち、コイル導体パターンが印刷され
た磁性体シートを複数枚積層し、磁性体シートの積層体
内にコイル導体パターンがスパイラル状に接続されたも
のを形成させる。次に、この積層体をコイル導体パター
ン毎にチップ状に裁断し、得られたチップ状の積層体を
高温で焼成し、外部電極を焼き付けて形成する。
【０００４】ところで、近年における電子機器の小型化
に伴い、そこで使用されている積層インダクタも小型化
が進んでいる。積層インダクタを小型化する場合、磁性
体を小型化させるだけでなく、コイル導体の線幅も狭く
せざるを得ない。そして、コイル導体の線幅を狭くする
につれ、コイル導体の直流電気抵抗ＲＤＣが大きくな
り、Ｑ値が小さくなり、許容電流値が小さくなってしま
う。
に伴い、そこで使用されている積層インダクタも小型化
が進んでいる。積層インダクタを小型化する場合、磁性
体を小型化させるだけでなく、コイル導体の線幅も狭く
せざるを得ない。そして、コイル導体の線幅を狭くする
につれ、コイル導体の直流電気抵抗ＲＤＣが大きくな
り、Ｑ値が小さくなり、許容電流値が小さくなってしま
う。
【０００５】そこで、図４に示すような、コイル導体を
積層方向にダブルで形成したダブルスパイラル構造の積
層インダクタが提案されている。
積層方向にダブルで形成したダブルスパイラル構造の積
層インダクタが提案されている。
【０００６】同図において、１０は積層インダクタであ
り、積層インダクタ１０は素体１２と、素体１２の外部
に形成された一対の外部電極（図示せず）とからなる。
素体１２は、積層形成された磁性体１４と、磁性体１４
の内部にスパイラル状に形成された２つのコイル導体１
６，１６とからなる。コイル導体１６，１６は磁性体１
４の積層方向に平行で同軸に形成され、コイル導体１
６，１６の両端部は一対の外部電極（図示せず）に各々
接続されている。
り、積層インダクタ１０は素体１２と、素体１２の外部
に形成された一対の外部電極（図示せず）とからなる。
素体１２は、積層形成された磁性体１４と、磁性体１４
の内部にスパイラル状に形成された２つのコイル導体１
６，１６とからなる。コイル導体１６，１６は磁性体１
４の積層方向に平行で同軸に形成され、コイル導体１
６，１６の両端部は一対の外部電極（図示せず）に各々
接続されている。
【０００７】ダブルスパイラル構造の積層インダクタ
は、コイル導体が積層方向にダブルで形成されているの
で、同じＬ値を有するシングルスパイラル構造の積層イ
ンダクタと比べて、コイル導体の表面積が大きく、表皮
効果が大きく、直流電気抵抗Ｒ ＤＣが小さく、Ｑ値が大
きく、許容電流値が大きいという利点を有している。
は、コイル導体が積層方向にダブルで形成されているの
で、同じＬ値を有するシングルスパイラル構造の積層イ
ンダクタと比べて、コイル導体の表面積が大きく、表皮
効果が大きく、直流電気抵抗Ｒ ＤＣが小さく、Ｑ値が大
きく、許容電流値が大きいという利点を有している。
【０００８】
【発明が解決しようとする課題】しかし、ダブルスパイ
ラル構造の積層インダクタは、磁性体シートとコイル導
体パターンの積層数が、同じＬ値を有するシングルスパ
イラル構造の積層インダクタの２倍になるので、コイル
導体パターンを印刷した磁性体シートの積層段階で積層
ズレが生じ易く、Ｌ値のバラツキが大きくなり易いとい
う問題がある。
ラル構造の積層インダクタは、磁性体シートとコイル導
体パターンの積層数が、同じＬ値を有するシングルスパ
イラル構造の積層インダクタの２倍になるので、コイル
導体パターンを印刷した磁性体シートの積層段階で積層
ズレが生じ易く、Ｌ値のバラツキが大きくなり易いとい
う問題がある。
【０００９】この発明は、小型で、許容電流が大きく、
Ｌ値のバラツキができるだけ少ない積層インダクタを提
供することを目的とする。
Ｌ値のバラツキができるだけ少ない積層インダクタを提
供することを目的とする。
【００１０】
【課題を解決するための手段】この発明に係る積層イン
ダクタは、素体と、該素体の端部に形成された一対の外
部電極とを有し、該素体は、積層形成された磁性体と、
該磁性体の内部にスパイラル状に形成されたコイル導体
とを有し、該コイル導体の両端部は該一対の外部電極に
各々接続されている。そして、コイル導体の一部によっ
て形成されるコア面積を残余の部分によって形成される
最小コア面積より小さくした。
ダクタは、素体と、該素体の端部に形成された一対の外
部電極とを有し、該素体は、積層形成された磁性体と、
該磁性体の内部にスパイラル状に形成されたコイル導体
とを有し、該コイル導体の両端部は該一対の外部電極に
各々接続されている。そして、コイル導体の一部によっ
て形成されるコア面積を残余の部分によって形成される
最小コア面積より小さくした。
【００１１】ここで、前記素体が複数のコイル導体を有
し、該複数のコイル導体を同軸且つ平行に形成してもよ
い。また、前記複数のコイル導体のうちの２以上を同一
スパイラル面内に同軸に形成してもよい。また、前記複
数のコイル導体をスルーホールを介して相互に接続させ
てもよい。
し、該複数のコイル導体を同軸且つ平行に形成してもよ
い。また、前記複数のコイル導体のうちの２以上を同一
スパイラル面内に同軸に形成してもよい。また、前記複
数のコイル導体をスルーホールを介して相互に接続させ
てもよい。
【００１２】
【発明の実施の形態】図１はこの発明の一実施の形態を
示す説明図である。同図において、１０は積層インダク
タであり、積層インダクタ１０は、素体１２と、素体１
２の両端部に形成された一対の外部電極（図示せず）と
からなる。素体１２は、積層形成された磁性体１４と、
磁性体１４の内部にスパイラル状に形成された２つのコ
イル導体１６，１６とからなる。
示す説明図である。同図において、１０は積層インダク
タであり、積層インダクタ１０は、素体１２と、素体１
２の両端部に形成された一対の外部電極（図示せず）と
からなる。素体１２は、積層形成された磁性体１４と、
磁性体１４の内部にスパイラル状に形成された２つのコ
イル導体１６，１６とからなる。
【００１３】コイル導体１６，１６は磁性体１４の積層
方向に平行且つ同軸に形成され、コイル導体１６，１６
の両端部は一対の外部電極（図示せず）に各々接続され
ている。そして、一のコイル導体１６によって形成され
るコア面積は他のコイル導体１６によって形成される最
小コア面積より小さくなっている。ここで、最小コア面
積とはコイル導体１６，１６のずれによって最も小さく
形成されたコア面積をいう。
方向に平行且つ同軸に形成され、コイル導体１６，１６
の両端部は一対の外部電極（図示せず）に各々接続され
ている。そして、一のコイル導体１６によって形成され
るコア面積は他のコイル導体１６によって形成される最
小コア面積より小さくなっている。ここで、最小コア面
積とはコイル導体１６，１６のずれによって最も小さく
形成されたコア面積をいう。
【００１４】図２はこの発明の他の実施の形態を示す説
明図である。基本構成は図１に示す積層インダクタ１０
と同じであるが、同一スパイラル面内に２つの平行なコ
イル導体１６，１６が同軸に形成されている点が相違す
る。この積層インダクタ１０は同一スパイラル面内に２
つの平行なコイル導体１６，１６が同軸に形成されてい
るので、コイル導体１６，１６の表面積が広くなり、表
皮効果から、積層インダクタの許容電流値が大きくな
る。
明図である。基本構成は図１に示す積層インダクタ１０
と同じであるが、同一スパイラル面内に２つの平行なコ
イル導体１６，１６が同軸に形成されている点が相違す
る。この積層インダクタ１０は同一スパイラル面内に２
つの平行なコイル導体１６，１６が同軸に形成されてい
るので、コイル導体１６，１６の表面積が広くなり、表
皮効果から、積層インダクタの許容電流値が大きくな
る。
【００１５】図３はこの発明の他の実施の形態を示す説
明図である。基本構成は図１に示す積層インダクタと同
じであるが、一のコイル導体１６の一ターンによって形
成されたコア面積が一のコイル導体１６の他の部分によ
って形成されたコア面積及び他のコイル導体１６によっ
て形成されたコア面積より小さくなっている。このた
め、積層ズレが生じても、一のコイル導体１６の一ター
ンによって形成されたコア面積の方が小さいので、積層
ずれによるＬ値のバラツキは生じなくなる。
明図である。基本構成は図１に示す積層インダクタと同
じであるが、一のコイル導体１６の一ターンによって形
成されたコア面積が一のコイル導体１６の他の部分によ
って形成されたコア面積及び他のコイル導体１６によっ
て形成されたコア面積より小さくなっている。このた
め、積層ズレが生じても、一のコイル導体１６の一ター
ンによって形成されたコア面積の方が小さいので、積層
ずれによるＬ値のバラツキは生じなくなる。
【００１６】
【実施例】実施例１ ラインの中央までの半径が同一で、幅が１００μｍと１
２０μｍのコイル導体パターンを印刷した２系統の磁性
体シートを各々用意し、これらの磁性体シートを交互に
５層ずつダブルスパイラル構造で積層し（図１参照）、
得られた積層体を焼成し、外部電極を焼き付けて積層イ
ンダクタを製造した。そして、この積層インダクタのイ
ンダクタンスの絶対値（Ｌ値：ｎＨ）及び共振周波数
（ｆ０ ）を求め、更にＬ値のバラツキ（ＣＶ値）を求
めたところ、表１に示す通りであった。
２０μｍのコイル導体パターンを印刷した２系統の磁性
体シートを各々用意し、これらの磁性体シートを交互に
５層ずつダブルスパイラル構造で積層し（図１参照）、
得られた積層体を焼成し、外部電極を焼き付けて積層イ
ンダクタを製造した。そして、この積層インダクタのイ
ンダクタンスの絶対値（Ｌ値：ｎＨ）及び共振周波数
（ｆ０ ）を求め、更にＬ値のバラツキ（ＣＶ値）を求
めたところ、表１に示す通りであった。
【００１７】比較例１ ラインの中央までの半径が実施例１のものと同一で、幅
が１２０μｍのコイル導体パターンを印刷した磁性体シ
ートを用意し、この磁性体シートを５層ずつダブルスパ
イラル構造で積層し（図４参照）、得られた積層体を焼
成し、外部電極を焼き付けて積層インダクタを製造し
た。そして、この積層インダクタのＬ値及び共振周波数
（ｆ０ ）を求め、更にＬ値のバラツキ（ＣＶ値）を求
めたところ、表１に示す通りであった。
が１２０μｍのコイル導体パターンを印刷した磁性体シ
ートを用意し、この磁性体シートを５層ずつダブルスパ
イラル構造で積層し（図４参照）、得られた積層体を焼
成し、外部電極を焼き付けて積層インダクタを製造し
た。そして、この積層インダクタのＬ値及び共振周波数
（ｆ０ ）を求め、更にＬ値のバラツキ（ＣＶ値）を求
めたところ、表１に示す通りであった。
【００１８】表１に示す結果から、実施例１の積層イン
ダクタは比較例１の積層インダクタと比較してＬ値のバ
ラツキが小さくなっていることがわかる。これは、実施
例１の積層インダクタはＬ値に影響するコイル導体パタ
ーンの数が比較例１の積層インダクタのＬ値に影響する
コイル導体パターンの数の半分になるからと考えられ
る。
ダクタは比較例１の積層インダクタと比較してＬ値のバ
ラツキが小さくなっていることがわかる。これは、実施
例１の積層インダクタはＬ値に影響するコイル導体パタ
ーンの数が比較例１の積層インダクタのＬ値に影響する
コイル導体パターンの数の半分になるからと考えられ
る。
【００１９】また、各々の平均値に近いインダクタンス
を持つ積層インダクタの断面状態を観察したところ、図
１と同様の断面状態だった。つまり、実施例１では、積
層ずれ自体が少なく、また仮に積層ずれが起きたとして
も、Ｌ値への影響は少ないと言える。また、共振周波数
（ｆ０ ）も高周波側へシフトしていた。
を持つ積層インダクタの断面状態を観察したところ、図
１と同様の断面状態だった。つまり、実施例１では、積
層ずれ自体が少なく、また仮に積層ずれが起きたとして
も、Ｌ値への影響は少ないと言える。また、共振周波数
（ｆ０ ）も高周波側へシフトしていた。
【００２０】実施例２ 実施例１では、一方のコイル導体パターンを細くした
が、実施例２では、図２に示すようにコイル導体パター
ンを細かく且つ複数に分割した。この場合、分割された
コイル導体パターンの線幅が最小５０μｍ確保されてい
れば、分割数に制限はない。また、結果としては実施例
１の効果に加えて、線幅は比較例１と同程度となるた
め、直流電気抵抗ＲＤＣの上昇が抑えられる。ここでは
５０μｍ幅のコイル導体パターンを２分割したコイル導
体パターンで作成した。結果は表１に示す通りであっ
た。
が、実施例２では、図２に示すようにコイル導体パター
ンを細かく且つ複数に分割した。この場合、分割された
コイル導体パターンの線幅が最小５０μｍ確保されてい
れば、分割数に制限はない。また、結果としては実施例
１の効果に加えて、線幅は比較例１と同程度となるた
め、直流電気抵抗ＲＤＣの上昇が抑えられる。ここでは
５０μｍ幅のコイル導体パターンを２分割したコイル導
体パターンで作成した。結果は表１に示す通りであっ
た。
【００２１】実施例３ また、実施例１では幅の広いコイル導体パターンと、幅
の狭いコイル導体パターンが一つおきに積層されていた
が、実施例３では、図３に示すように、幅の広いコイル
導体パターンが１つだけで、他は幅の狭いコイル導体パ
ターンという組み合わせで積層インダクタを作成した。
結果は表１に示す通りであった。この場合、幅が広いコ
イル導体パターン１つだけで、コア面積が決まるので、
Ｌ値のばらつきがより少なくなる。
の狭いコイル導体パターンが一つおきに積層されていた
が、実施例３では、図３に示すように、幅の広いコイル
導体パターンが１つだけで、他は幅の狭いコイル導体パ
ターンという組み合わせで積層インダクタを作成した。
結果は表１に示す通りであった。この場合、幅が広いコ
イル導体パターン１つだけで、コア面積が決まるので、
Ｌ値のばらつきがより少なくなる。
【００２２】
【表１】
【００２３】
【発明の効果】この発明によれば、コイル導体パターン
の積層ずれによって生ずるＬ値のバラツキがコア面積の
小さいコイル導体のターン数に依存することになり、コ
ア面積の小さいコイル導体を形成しているコイル導体パ
ターンはコイル導体パターン全体の中の一部なので、Ｌ
値のバラツキが少ない、許容電流値の大きい、小型の積
層インダクタを提供することができるという効果があ
る。
の積層ずれによって生ずるＬ値のバラツキがコア面積の
小さいコイル導体のターン数に依存することになり、コ
ア面積の小さいコイル導体を形成しているコイル導体パ
ターンはコイル導体パターン全体の中の一部なので、Ｌ
値のバラツキが少ない、許容電流値の大きい、小型の積
層インダクタを提供することができるという効果があ
る。
【図１】この発明の一実施例に係る積層インダクタの部
分断面図である。
分断面図である。
【図２】この発明の他の実施例に係る積層インダクタの
部分断面図である。
部分断面図である。
【図３】この発明の他の実施例に係る積層インダクタの
部分断面図である。
部分断面図である。
【図４】従来のダブルスパイラル構造の積層インダクタ
の一例の部分断面図である。
の一例の部分断面図である。
１０ 積層インダクタ １２ 素体 １４ 磁性体 １６ コイル導体
Claims (4)
- 【請求項１】 素体と、該素体の端部に形成された一対
の外部電極とを有し、該素体は、積層形成された磁性体
と、該磁性体の内部にスパイラル状に形成されたコイル
導体とを有し、該コイル導体の両端部は該一対の外部電
極に各々接続されている積層インダクタにおいて、該コ
イル導体の一部によって形成されるコア面積を残余の部
分によって形成される最小コア面積より小さくしたこと
を特徴とする積層インダクタ。 - 【請求項２】 前記素体は複数のコイル導体を有し、該
複数のコイル導体は同軸且つ平行に形成されていること
を特徴とする請求項１に記載の積層インダクタ。 - 【請求項３】 ２以上のコイル導体を同一スパイラル面
内に同軸に形成したことを特徴とする請求項１又は２に
記載の積層インダクタ。 - 【請求項４】 前記複数のコイル導体をスルーホールを
介して相互に接続させたことを特徴とする請求項１〜３
のいずれかに記載の積層インダクタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14698898A JPH11340042A (ja) | 1998-05-28 | 1998-05-28 | 積層インダクタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14698898A JPH11340042A (ja) | 1998-05-28 | 1998-05-28 | 積層インダクタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11340042A true JPH11340042A (ja) | 1999-12-10 |
Family
ID=15420086
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14698898A Pending JPH11340042A (ja) | 1998-05-28 | 1998-05-28 | 積層インダクタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11340042A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004095860A (ja) * | 2002-08-30 | 2004-03-25 | Murata Mfg Co Ltd | 積層型コイル部品及びその製造方法 |
| JP2008306007A (ja) * | 2007-06-08 | 2008-12-18 | Nec Corp | インダクタ、配線基板、および半導体装置 |
| KR20150028980A (ko) | 2012-02-08 | 2015-03-17 | 다이요 유덴 가부시키가이샤 | 적층 인덕터의 제조 방법 |
-
1998
- 1998-05-28 JP JP14698898A patent/JPH11340042A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004095860A (ja) * | 2002-08-30 | 2004-03-25 | Murata Mfg Co Ltd | 積層型コイル部品及びその製造方法 |
| JP2008306007A (ja) * | 2007-06-08 | 2008-12-18 | Nec Corp | インダクタ、配線基板、および半導体装置 |
| KR20150028980A (ko) | 2012-02-08 | 2015-03-17 | 다이요 유덴 가부시키가이샤 | 적층 인덕터의 제조 방법 |
| US9007160B2 (en) | 2012-02-08 | 2015-04-14 | Taiyo Yuden Co., Ltd. | Laminated inductor |
| KR20150132048A (ko) | 2012-02-08 | 2015-11-25 | 다이요 유덴 가부시키가이샤 | 적층 인덕터 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3686908B2 (ja) | 積層型コイル部品及びその製造方法 | |
| JP6455959B2 (ja) | パワーインダクタ用磁性体モジュール、パワーインダクタ及びその製造方法 | |
| US6223422B1 (en) | Method of manufacturing multilayer-type chip inductors | |
| JP3039538B1 (ja) | 積層型インダクタ | |
| JP3488869B2 (ja) | 平面コイルおよび平面トランス | |
| JPS6379307A (ja) | 積層トランス | |
| JPH10335143A (ja) | 積層型インダクタ | |
| CN1575500A (zh) | 多层电路及其制造方法 | |
| JP2002319508A (ja) | 積層型インピーダンス素子 | |
| JP2001044036A (ja) | 積層インダクタ | |
| US20140132385A1 (en) | Multilayer chip inductor and production method for same | |
| JPH10172831A (ja) | 積層型インダクタ | |
| EP1075000A1 (en) | Monolithic inductor | |
| JPH09129447A (ja) | 積層型インダクタ | |
| KR101838225B1 (ko) | 듀얼 코어 평면 트랜스포머 | |
| JP2002246244A (ja) | チョークコイル | |
| JP3545701B2 (ja) | コモンモードチョーク | |
| JPH0258813A (ja) | 積層型インダクタ | |
| KR100644788B1 (ko) | 적층 세라믹 전자부품 | |
| JP2005166791A (ja) | 積層チップコモンモードチョークコイル | |
| JP2001217126A (ja) | 積層インダクタ | |
| JPH03274814A (ja) | 積層型共振子とそれを用いたフィルタ | |
| JP2006339617A (ja) | 電子部品 | |
| JPH11340042A (ja) | 積層インダクタ | |
| JP2003217935A (ja) | 積層インダクタアレイ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Effective date: 20040427 Free format text: JAPANESE INTERMEDIATE CODE: A02 |