JPH09129447A

JPH09129447A - 積層型インダクタ

Info

Publication number: JPH09129447A
Application number: JP7285487A
Authority: JP
Inventors: Kazuyoshi Uchiyama; 一義内山; Shingo Okuyama; 晋吾奥山; Masahiko Kawaguchi; 正彦川口
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 1995-11-02
Filing date: 1995-11-02
Publication date: 1997-05-16

Abstract

(57)【要約】【課題】自己共振周波数の高周波化が図れ、印刷配線
板に実装した際の自己インダクタンス値やＱ値の劣化が
少ない積層型インダクタを得る。【解決手段】積層型インダクタ１は、コイル導体を設
けた絶縁性シートを積み重ねて積層体としたものであ
る。コイル導体はスルーホールで直列に接続され、コイ
ル３を形成している。そして、絶縁性シートの積み重ね
方向が、実装面１ａに対して平行で、外部電極５，６に
対して垂直である。コイル３の軸方向は、実装面１ａに
対して平行で、外部電極５，６に対して垂直である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、積層型インダク
タ、特に高周波用積層型インダクタに関する。

【０００２】

【従来の技術】従来の積層型インダクタは、図７（模式
的に示す）に示すように、内部に複数のコイル導体が積
層されて構成されたコイル５１の軸方向が実装面５２に
対して垂直であると共に、入出力外部電極５３，５４に
対して平行であった。

【０００３】

【発明が解決しようとする課題】従来の積層型インダク
タにあっては、コイル５１と外部電極５３，５４間にそ
れぞれ分布状に浮遊容量が発生するが、特に、コイル５
１の両端近傍部分と外部電極５３，５４間に発生する浮
遊容量Ｃ１１，Ｃ１２は、それぞれコイル５１と外部電
極５３間、あるいはコイル５１と外部電極５４間の電位
差が大きく、かつ、間隔が狭いため、大きい数値とな
る。これらの大きい数値の浮遊容量Ｃ１１，Ｃ１２は、
インダクタの外部電極５３と５４間に電気的に並列に挿
入されるので、トータルの浮遊容量はＣ１１とＣ１２が
加算されてさらに大きな値となる。従って、浮遊容量の
影響が無視できず、インダクタの自己共振周波数が低周
波化するという問題がある。

【０００４】また、従来の積層型インダクタにあって
は、コイル５１に発生する磁束φの方向が実装面に対し
て垂直であるため、磁束φによって印刷配線板５５、特
に印刷配線板５５上に形成されたグランド等の広面積導
体パターンに渦電流が発生し、この渦電流損失によって
磁束φが弱められ、自己インダクタンス値やＱ値が劣化
するという問題もある。

【０００５】そこで、本発明の目的は、自己共振周波数
の高周波化が図れ、印刷配線板等に実装した際の自己イ
ンダクタンス値やＱ値の劣化が少ない積層型インダクタ
を提供することにある。

【０００６】

【課題を解決するための手段】以上の目的を達成するた
め、本発明に係る積層型インダクタは、コイル導体を電
気的に接続して構成したコイルの軸方向が実装面に対し
て平行であり、かつ前記コイル導体と絶縁性部材からな
る積層体の積み重ね方向が前記実装面に対して平行であ
ることを特徴とする。

【０００７】また、本発明に係る積層型インダクタは、
コイル導体を電気的に接続して構成したコイルの軸方向
が、前記コイルの端部を電気的に接続した外部電極に対
して垂直であり、かつ、前記コイル導体と絶縁性部材か
らなる積層体の積み重ね方向が前記外部電極に対して垂
直であることを特徴とする。

【０００８】

【作用】以上の構成により、コイルの軸方向が実装面に
対して平行であるため、コイルに発生した磁束の方向が
実装面に対して平行になり、磁束が印刷配線板等に形成
された導体パターンによって弱められにくくなる。従っ
て、自己インダクタンス値やＱ値の劣化が抑えられる。

【０００９】また、コイルの軸方向が外部電極に対して
垂直であるため、コイルと外部電極間に発生する浮遊容
量は、小さな数値となる。なぜなら、コイルと外部電極
間の電位差が小さく、しかも間隔を広くできるからであ
る。

【００１０】

【発明の実施の形態】以下、本発明に係る積層型インダ
クタの実施形態について添付図面を参照して説明する。［第１実施形態、図１〜図５］図１（模式的に示す）に
示すように、積層型インダクタ１は、内蔵されているコ
イル３の軸方向がインダクタ１の実装面１ａに対して平
行であり、しかもインダクタ１の両端部にそれぞれ設け
られている入出力外部電極５，６に対して垂直である。
コイル３の両端部はそれぞれ入出力外部電極５，６に電
気的に接続されている。入出力外部電極５，６は実装面
１ａに対して垂直な関係にある。

【００１１】さらに、図２を参照して積層型インダクタ
１の構造について詳説する。インダクタ１は、コイル導
体３₁，３₂……３_nをそれぞれ設けた絶縁性シート１
１、スルーホール１５のみを設けた絶縁性シート１１に
て構成されている。コイル導体３₁〜３_nは、積層された
状態では絶縁性シート１１に設けたスルーホール１５を
介して直列に電気的に接続され、ソレノイド状のコイル
３を形成する。

【００１２】コイル導体３₁〜３_nは絶縁性シート１１の
表面に、周知の印刷法やスパッタリング法や真空蒸着法
等の方法によって形成されたり、あるいは以下に説明す
る方法によって形成される。図３（ａ）に示すように、
ポリエチレンテレフタレート等の樹脂フィルム２１に裏
打ちされた絶縁性シート１１を準備する。絶縁性シート
１１の材料としては、例えばフェライト、誘電体、絶縁
体等のセラミックが使用される。絶縁性シート２の厚み
Ｔ１は、後述の内部電極の厚みＴ２と隣接する内部電極
間の絶縁に必要な厚みＴ３を加えた寸法に設定する。

【００１３】次に、図３（ｂ）に示すように、樹脂フィ
ルム２１側から絶縁性シート１１にレーザ加工又はサン
ドブラスト加工又はダイサー加工等を施し、所定の形状
のコイル導体用溝２２を形成する。コイル導体用溝２２
の深さは、所望のコイル導体の厚みＴ２に等しい寸法で
ある。さらに、図３（ｃ）に示すように、このコイル導
体用溝２２の所定の位置にスルーホール用孔２３をレー
ザ加工、パンチング加工等にて形成する。

【００１４】次に、図３（ｄ）に示すように、Ａｇ，Ｐ
ｄ，Ａｇ−Ｐｄ，Ｃｕ等の導電性ペースト２５をコイル
導体用溝２２及びスルーホール用孔２３に印刷法等にて
塗り込み、充填、乾燥する。こうして、コイル導体用溝
２２に充填された導電性ペースト２５はコイル導体とさ
れ、スルーホール用孔２３に充填された導電性ペースト
２５はスルーホール１５とされる。そして、コイル導体
用溝２２の底面から絶縁性シート１１の下面までの距離
が、隣接するコイル導体間の絶縁に必要な厚みＴ３に相
当する。

【００１５】この後、図３（ｅ）に示すように、樹脂フ
ィルム２１を剥す。得られた絶縁性シート１１はコイル
導体３₁〜３_nやスルーホール１５を内蔵し、その表面は
平坦である。従って、絶縁性シート１１の積層枚数が多
くなっても、あるいはコイル導体３₁〜３_nの厚みが厚く
なっても、均一な厚さに積み重ねることができ、積層ず
れも抑えることができる。

【００１６】以上の構成からなる絶縁性シート１１は、
積み重ねられて圧着された後、一体的に焼成され積層体
とされる。次に、この積層体の両端部にそれぞれ外部電
極５，６をスパッタリング、真空蒸着、あるいは印刷焼
付等の手段にて形成する。外部電極５はスルーホール１
５を介してコイル３の一方の端部、具体的にはコイル導
体３₁の端部に電気的に接続し、外部電極６はスルーホ
ール１５を介してコイル３の他方の端部、具体的にはコ
イル導体３_nの端部に電気的に接続している。

【００１７】こうして得られたインダクタ１は、絶縁性
シート１１の積み重ね方向が実装面１ａに対して平行
で、外部電極５，６に対して垂直である。一方、コイル
３の軸方向は、実装面１ａに対して平行で、外部電極
５，６に対して垂直である。このため、図１に示すよう
に、インダクタ１を印刷配線板９上に実装した場合、コ
イル３に発生する磁束φの方向が実装面１ａに対して平
行となるので、磁束φが印刷配線板９上に形成されたグ
ランド等の広面積導体パターンによって弱められにくく
なる。この結果、インダクタ１の自己インダクタンス値
やＱ値の低下が従来のインダクタと比較して少なくな
る。

【００１８】また、図４（模式的に示す）に示すよう
に、インダクタ１は、コイル３と外部電極５，６間に浮
遊容量が発生するが、コイル３の両端部分と外部電極
５，６間に発生する浮遊容量Ｃ１，Ｃ２は、それぞれコ
イル３と外部電極５間、あるいはコイル３と外部電極６
間の電位差は大きいが、間隔が広いため極めて小さい数
値となる。従って、浮遊容量Ｃ１，Ｃ２の影響は実用上
無視できる。そして、図５（模式的に示す）に示すよう
に、コイル導体３₁〜３_n及び外部電極５，６の隣接導体
間に発生する浮遊容量Ｃ３，Ｃ４……Ｃ９は、外部電極
５と６間に電気的に直列に挿入されるので、トータルの
浮遊容量Ｃｘは以下の式で得られ、その値は極めて小さ
い。

【００１９】Ｃｘ＝１／｛（１／Ｃ１）＋（１／Ｃ２）
＋……＋（１／Ｃ９）｝従って、浮遊容量Ｃ３〜Ｃ９の影響も実用上無視でき
る。この結果、インダクタ１の自己共振周波数の高周波
化を図ることができる。

【００２０】［第２実施形態、図６］図６（模式的に示
す）に示すように、積層型インダクタ３１は、前記第１
実施形態と同様にして製作された積層体の両端部の隅部
のみに外部電極３２，３３を設けたものである。従っ
て、このインダクタ３１は、コイル導体と絶縁性シート
の積み重ね方向が実装面３１ａに対して平行で、外部電
極３２，３３に対して垂直であり、かつ、コイル３の軸
方向は実装面３１ａに対して平行で、外部電極３２，３
３に対して垂直である。外部電極３２，３３の高さ寸法
Ｈはコイル３の内径の１／２以下の寸法に設定すること
が好ましい。外部電極３２，３３はそれぞれコイル３の
両端部に電気的に接続されている。

【００２１】こうして得られたインダクタ３１は、前記
第１実施形態の積層型インダクタ１と同様の作用効果に
加え、浮遊容量Ｃ１，Ｃ２をさらに減少させることがで
き、インダクタ３１の自己共振周波数の更なる高周波数
化を図ることができる。外部電極３２，３３の面積が、
インダクタ１の外部電極５，６と比較して小さくなり、
コイル３との対向面積が少なくなったからである。

【００２２】また、コイル３と端子電極３２，３３の間
の浮遊容量が小さくなるため（距離が広くなるため）、
コイル３の巻回数を増やしてコイル３の端部を積層体端
面近傍まで拡張させることができ、インダクタのサイズ
を大型化することなく、自己インダクタンス値を大きく
することができる。そして、コイル３に発生する磁束φ
の方向は外部電極３２，３３に対して垂直であるが、外
部電極３２，３３の面積が小さいため、外部電極３２，
３３に渦電流が発生しにくく、また、渦電流が発生して
もその損失は小さい。従って、インダクタの自己インダ
クタンス値やＱ値をアップさせることができる。

【００２３】［他の実施形態］なお、本発明に係る積層
型インダクタは前記実施形態に限定するものではなく、
その要旨の範囲内で種々に変更することができる。特
に、コイルの巻回数や形状は任意であって、仕様に合わ
せて種々のものが選択される。また、外部電極の形状、
例えば折り返しの有無等も任意である。

【００２４】

【発明の効果】以上の説明で明らかなように、本発明に
よれば、コイルの軸方向が実装面に対して平行であるた
め、コイルに発生した磁束の方向が実装面に対して平行
になり、インダクタを印刷配線板等に実装しても、自己
インダクタンス値やＱ値の劣化を抑えることができる。

【００２５】また、コイルの軸方向が外部電極に対して
垂直であるため、コイルと外部電極間に発生する浮遊容
量やコイル自身の隣接導体間に発生する浮遊容量を極小
化でき、インダクタの自己共振周波数の高周波化を図る
ことができる。

【図面の簡単な説明】

【図１】本発明に係る積層型インダクタの第１実施形態
を示す内部透視図。

【図２】図１に示した積層型インダクタの分解斜視図。

【図３】図１に示した積層型インダクタの製造方法の一
例を示す断面図。

【図４】図１に示した積層型インダクタのコイルと外部
電極間の浮遊容量を説明するための内部透視図。

【図５】図１に示した積層型インダクタのコイル間の浮
遊容量を説明するための内部透視図。

【図６】本発明に係る積層型インダクタの第２実施形態
を示す内部透視図。

【図７】従来の積層型インダクタを示す内部透視図。

【符号の説明】

１…積層型インダクタ３…コイル３₁〜３_n…コイル導体５，６…外部電極１１…絶縁性シート３１…積層型インダクタ３２，３３…外部電極

Claims

【特許請求の範囲】

【請求項１】コイル導体と絶縁性部材を積層して構成
した積層型インダクタにおいて、前記コイル導体を電気的に接続して構成したコイルの軸
方向が実装面に対して平行であり、かつ前記コイル導体
と前記絶縁性部材からなる積層体の積み重ね方向が前記
実装面に対して平行であることを特徴とする積層型イン
ダクタ。
【請求項２】コイル導体と絶縁性部材を積層して構成
した積層型インダクタにおいて、前記コイル導体を電気的に接続して構成したコイルの軸
方向が、前記コイルの端部を電気的に接続した外部電極
に対して垂直であり、かつ、前記コイル導体と前記絶縁
性部材からなる積層体の積み重ね方向が前記外部電極に
対して垂直であることを特徴とする積層型インダクタ。