JPH11340064A - スイッチング電源用トランス - Google Patents

Abstract

(57)【要約】 【課題】 スイッチング電源用トランスの効率化を図
る。 【解決手段】 開放脚部を有するコア１と当該開放脚部
を塞ぐように所定のギャップＧをもって突き合わされた
もう一つのコア２との組合わせにて閉磁路を形成すると
共に、当該閉磁路に巻線３を施して電源トランスＴが構
成される。そして、前記開放脚部の突合せ端部Ａの突合
せ幅ＷＧを小さくしてインダクタンスに非線形性を持た
せた構成とする。係る構成の電源トランスＴをスイッチ
ング電源に使用することにより、負荷に応じて電源トラ
ンスＴのインダクタンスが変化し、低負荷時でもスイッ
チング動作のオン・デューティを所定範囲に維持できる
ようになる。これにより、ターン・オン時のスイッチン
グロスが大幅に減少し、電源の効率がアップする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、スイッチング電源
に使用される電源トランスに関し、更に詳しくは、負荷
変動によるスイッチングロスを低減し、電源の効率化を
図ったスイッチング電源用トランスに関するものであ
る。

【０００２】

【従来の技術】従来より、トランス類に使用されるコア
（磁心）は、Ｅ形、Ｉ形、Ｕ形等種々のコア形状があ
り、これらの内、同形状、あるいは異形状の二つの組み
合わせにより、例えば、ＥＩ型，ＥＥ型，ＥＩＲ型，Ｅ
ＥＲ型，ＵＵ型，ＵＩ型等といった一対のトランス用コ
アが構成されている。

【０００３】図５は上記組み合わせの内、ＥＩＲ型を使
用したスイッチング電源用トランスＴの構造を示してい
る。

【０００４】図中、１はＥ形コア、２はＩ形コアであっ
て、このＥ形コア１の開放端側を塞ぐようにＩ形コア２
が突き合わされて閉磁路を形成すると共に、前記Ｅ形コ
ア１の中足部１ａに巻線３が施されて、電源トランスＴ
が構成されている。

【０００５】一般的に、係るスイッチング電源用トラン
スＴはスイッチング電源の動作条件に応じて必要なイン
ダクタンスにするために、コア１，２同士の突合せ端部
Ａには僅かなギャップＧが設けてある。通常、このギャ
ップＧは、Ｉ形コア２との突合せ面の全面にわたって一
定の空隙を有するように構成されているため、駆動時、
電源トランスＴ（すなわち、巻線３）の呈するインダク
タンスは負荷の大きさに無関係に常に一定となる。

【０００６】

【発明が解決しようとする課題】ところが、このような
スイッチング電源用トランスＴは、上記のように負荷変
動に対してインダクタンスが常に一定となるトランス構
成であるから、負荷が小さくなるに連れてスイッチング
動作時のオン期間が小さくなり、その結果、ＲＣＣ電源
では、スイッチング周波数が高くなり、スイッチ素子の
スイッチングロスが増大すること、また、他励型電源で
は、臨界点以下の不連続モード動作となるため、連続モ
ード動作の場合に比べて巻線の実効電流が大きくなり、
スイッチ素子のオン抵抗ロスが増大すること等による電
源効率の低下が発生するという問題がある。

【０００７】本発明は、上記問題に鑑みて成されたもの
で、コアの突合せ端部を段差形状、もしくは面取り形状
として負荷に応じて電源トランスのインダクタンスを変
化させることにより、低負荷時のスイッチングロスを低
減させた高効率のスイッチング電源用トランスを提供す
ることを目的としている。

【０００８】

【課題を解決するための手段】すなわち、請求項１に記
載の本発明では、開放脚部を有するコア（１）と当該開
放脚部を塞ぐように所定のギャップ（Ｇ）をもって突き
合わされたもう一つのコア（２）との組み合わせにて閉
磁路を形成すると共に、当該閉磁路に巻線（３）を施し
て成るスイッチング電源用トランス（Ｔ）において、前
記開放脚部の突合せ端部（Ａ）の突合せ幅（ＷＧ）を小
さくすることで有効ギャップ長を変化させ、インダクタ
ンスに非線形性を持たせたものである。

【０００９】また、請求項２に記載の本発明では、前記
突合せ端部（Ａ）の段差形状を面取り形状とし、有効ギ
ャップ長の変化に連続性を持たせることで、インダクタ
ンスの変化率に線形性を与えたものである。

【００１０】また、請求項３に記載の本発明では、前記
突合せ端部（Ａ）の突合せ部をコア中脚部（１ａ）の中
央に配置することで、両側の開放脚部における磁路バラ
ンスを図ったものである。

【００１１】さらに、請求項４に記載の本発明では、段
差形状を成す前記突合せ端部（Ａ）が相対向する一対の
コア（１、２）に形成されて構成されるものである。

【００１２】

【発明の実施の形態】以下、図１、図２、図３に基づい
て本発明の一実施形態を説明する。図１、図２は本発明
に係るスイッチング電源用トランスの構造を示す断面
図、図３はこの電源トランスの直流重畳特性図である。
尚、説明を簡略化するため、以下の説明で従来と共通す
る部分については同一の符号を用いた。

【００１３】本実施形態のスイッチング電源用トランス
Ｔは、中脚部１ａを円柱状としたＥ形コア１と、その開
放端側を塞ぐように僅かなギャップＧをもって突き合わ
せたＩ形コア２との組み合わせによるＥＩＲ型コアを使
用し、左右２つの閉磁路を形成する前記Ｅ形コア１の中
脚部１ａに所定の巻線３が施されている。

【００１４】本実施形態の特徴は、上記構成の内、Ｉ形
コア２の側面が突き合わさるＥ形コア１の中脚部１ａの
先端部分の形状にある。すなわち、従来が突合せ端部Ａ
をフラット形状としてＩ形コア２とのギャップ面Ｇを線
形に形成しているのに対し、本実施形態にあっては、コ
ア先端部に段差を設けるか、もしくは、面取りを施して
Ｉ形コア２との突合せ幅ＷＧを小さくすることによっ
て、前記ギャップ面ＧＰを非線形としたものである。

【００１５】図１の実施形態は、左右何れか一方の閉磁
路のギャップ面ＧＰのみを非線形に形成した実施形態で
あって、（ａ）は片側段差加工による２段階ギャップ、
（ｂ）は片側面取り加工による連続的ギャップの例であ
る。

【００１６】図２は、突合せ部を中脚部１ａの中央に配
置し、両方の閉磁路に形成されるギャップ面ＧＰをそれ
ぞれ非線形とした実施形態であって、（ａ）は両側段差
加工による２段階ギャップ、（ｂ）は両側面取り加工に
よる連続的ギャップの例である。

【００１７】また、図１、図２において、突合せ端部Ａ
の段差形状は、中脚部１ａが角柱状のものも含め、斜視
図に示すように様々な形状を採用することができる。

【００１８】このように、非線形のギャップ面ＧＰを有
する構成のスイッチング電源用トランスＴでは、負荷電
流が多い定常動作時は、コア（中脚部１ａ）内を貫通す
る磁束が多く、このため、Ｅ形コア１の有効断面Ｗより
面寸法の小さい突合せ端部Ａの部分が先に飽和に近い状
態となってその部分の誘磁率μが低下することにより、
この飽和部分がギャップとして機能するため、ギャップ
長の増大となって、インダクタンスＬは減少する。

【００１９】一方、負荷電流が少ない状態（低負荷時）
では、コア内を貫通する磁束が減少し、このため、突合
せ端部Ａでの飽和状態が解消されてコアとして機能し始
めるため、ギャップ長が短くなり、これに応じてインダ
クタンスＬは増加していく。

【００２０】特に、図１（ｂ）、図２（ｂ）のコア形状
では、負荷変動による突合せ端部Ａの部分の飽和位置は
連続的に変化するため、インダクタンスＬの変化は図１
（ａ），図２（ａ）の場合に比べてきめ細かいものとな
る。

【００２１】また、図２の場合では、非線形のギャップ
面ＧＰが両閉磁路に同じように形成されるため、図１の
場合の片側に比べて磁路バランスは良好となる。

【００２２】図３は、上記した負荷の大きさによるイン
ダクタンスＬの変化を示したものである。

【００２３】本図によれば、スイッチング電源用トラン
スＴの構成の内、主に突合せ幅ＷＧを調整することによ
りインダクタンスＬの降伏点Ｐを、また、主に有効断面
幅Ｗ、あるいはギャップ面ＧＰの高さＨを調整すること
によりインダクタンスＬの変化率（特性曲線の勾配）を
それぞれ任意に設定することができる。すなわち、突合
せ幅ＷＧが大きい程、降伏点ＰのインダクタンスＬは大
きくなり、また、ギャップ面ＧＰの高さＨが大きい程、
インダクタンスＬの変化率が緩やかになる。

【００２４】このように、Ｅ形コア１とＩ形コア２の突
合せ端部Ａのギャップ構成を非線形に形成し、従来型で
ロスの大きかった低負荷時のインダクタンスＬを大きく
することにより、スイッチング動作時のオン期間を常に
所定範囲に維持することができる。すなわち、スイッチ
ングのオン・デューティーを一定に維持できるため、タ
ーン・オン時のスイッチングロスを減少できる。

【００２５】図４は低負荷時におけるスイッチング電源
のスイッチ素子（例えば、ＭＯＳ型ＦＥＴ）のソース・
ドレイン間電圧（Ｖｄｓ）と電流（Ｉｄ）の波形図であ
って、（ａ）は本発明のスイッチング電源用トランスＴ
を使用した場合を示し、（ｂ）は従来型のスイッチング
電源用トランスＴを使用した場合を示している。

【００２６】本図（ｂ）に示す従来型では、既述した低
負荷時におけるオン期間の短縮により、ターン・オン時
に図中ｔ１−ｔ２間のようにソース・ドレイン間電圧Ｖ
ｄｓと電流Ｉｄとの重なりが生じるため、この重なり期
間でのスイッチングロスが発生している。

【００２７】これに対し、本図（ａ）の本発明では、低
負荷時にインダクタンスＬを大きくすることにより前記
したオン期間の短縮が無くなり、ソース・ドレイン間電
圧Ｖｄｓと電流Ｉｄとの重なりが生じなくなるため、タ
ーン・オン時のスイッチングロスを大幅に低減できる。

【００２８】以上、本実施形態では、スイッチング電源
用トランスＴを構成するコアの組み合わせとして、ＥＩ
Ｒ型のコアを例示したが、これに限定されるものではな
く、その他、ＥＩ型，ＥＥ型，ＥＥＲ型，ＵＵ型，ＵＩ
型等の様々なコア形状のものにも勿論適用可能である。

【００２９】

【発明の効果】以上説明したように、請求項１および請
求項４に記載の本発明によれば、スイッチング電源用ト
ランスはコア同士の突合せ端部を段差形状とし、突合せ
幅を小さくしてインダクタンスに非線形性を持たせたの
で、負荷の大きさに応じた最適なインダクタンスを得る
ことができる。よって、負荷の大きさに関係なく、スイ
ッチングのオン・デューティを所定範囲に維持できるた
め、ターン・オン時のスイッチングロスを大幅に減少で
き、電源の効率化が可能となる。

【００３０】また、請求項２に記載の本発明では、前記
突合せ端部の形状を面取り形状とし、有効ギャップ長の
変化に連続性を持たせたので、インダクタンスをアナロ
グ的にきめ細かく制御できるようになる。

【００３１】また、請求項３に記載の本発明では、前記
突合せ端部の突合せ部をコア中脚部の中央に配置し、両
閉磁路の磁路バランスを図ったので、インダクタンスの
制御はより安定したものとなる。

【図面の簡単な説明】

【図１】本発明に係るスイッチング電源用トランスの構
造を示す断面図で、（ａ）はコアの突合せ端部を段差形
状とした実施形態、（ｂ）は面取り形状とした実施形態
である。

【図２】図２とは別のスイッチング電源用トランスの構
造を示す断面図で、（ａ）はコアの突合せ端部を段差形
状とした実施形態、（ｂ）は面取り形状とした実施形態
である。

【図３】本発明に係るスイッチング電源用トランスの直
流重畳特性図である。

【図４】スイッチング電源のスイッチング電圧・電流波
形図である。

【図５】従来のスイッチング電源用トランスの構造を示
す断面図である。

【符号の説明】

１ コア（Ｅ形コア） ２ コア（Ｉ形コア） ３ 巻線 Ａ コアの突合せ端部 Ｇ ギャップ ＷＧ 突合せ幅

───────────────────────────────────────────────────── フロントページの続き (72)発明者 山田 克夫 東京都港区新橋５丁目36番11号 富士電気 化学株式会社内 (72)発明者 赤谷 知行 東京都港区新橋５丁目36番11号 富士電気 化学株式会社内

Claims (4)

【特許請求の範囲】
1. 【請求項１】 開放脚部を有するコア（１）と当該開放
   脚部を塞ぐように所定のギャップ（Ｇ）をもって突き合
   わされたもう一つのコア（２）との組み合わせにて閉磁
   路を形成すると共に、当該閉磁路に巻線（３）を施して
   成るスイッチング電源用トランス（Ｔ）において、 前記開放脚部の突合せ端部（Ａ）の突合せ幅（ＷＧ）を
   小さくすることで有効ギャップ長を変化させ、インダク
   タンスに非線形性を持たせたことを特徴とするスイッチ
   ング電源用トランス。
2. 【請求項２】 前記突合せ端部（Ａ）の段差形状を面取
   り形状とし、有効ギャップ長の変化に連続性を持たせる
   ことで、インダクタンスの変化率に線形性を与えたこと
   を特徴とする請求項１に記載のスイッチング電源用トラ
   ンス。
3. 【請求項３】 前記突合せ端部（Ａ）の突合せ部をコア
   中脚部（１ａ）の中央に配置することで、両側の開放脚
   部における磁路バランスを図ったことを特徴とする請求
   項１、または請求項２に記載のスイッチング電源用トラ
   ンス。
4. 【請求項４】 段差形状を成す前記突合せ端部（Ａ）が
   相対向する一対のコア（１、２）に形成されて成ること
   を特徴とする請求項１から請求項３の何れかに記載のス
   イッチング電源用トランス。