JPH11340268A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH11340268A
JPH11340268A JP10147178A JP14717898A JPH11340268A JP H11340268 A JPH11340268 A JP H11340268A JP 10147178 A JP10147178 A JP 10147178A JP 14717898 A JP14717898 A JP 14717898A JP H11340268 A JPH11340268 A JP H11340268A
Authority
JP
Japan
Prior art keywords
wafer
film
solder
adhesive tape
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10147178A
Other languages
English (en)
Inventor
Toshiharu Yanagida
敏治 柳田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP10147178A priority Critical patent/JPH11340268A/ja
Publication of JPH11340268A publication Critical patent/JPH11340268A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/012Manufacture or treatment of bump connectors, dummy bumps or thermal bumps

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

(57)【要約】 【課題】 リフトオフ法でハンダ膜パターンを形成する
半導体装置の製造において、ウェハ裏面の傷に起因する
クラックや電流リークを未然に防ぐ。 【解決手段】 BLM膜6上を選択的に露出させる開口
7aを有するレジスト・パターン7と、これを被覆する
ハンダ膜8とが形成されたウェハWの表面に粘着テープ
10を貼付し、この状態でウェハWの裏面から基板1を
削り代dだけ除去する。この削り代dは、傷5を除去し
てウェハWの裏面を平滑化できる量に設定する。この除
去に用いられる平滑化手段21は、研削装置の砥石や、
化学機械研磨装置の研磨布である。この後、粘着テープ
10の剥離、レジスト・パターン7の剥離、ウェットバ
ックを行ってハンダ・ボールを形成し、ウェハWをダイ
シングする。応力の集中する傷が消失するので、ダイシ
ングや実装の際のデバイス不良を防止できる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はハンダ膜パターンが
リフトオフ法で形成される半導体装置の製造方法に関
し、特にダイシング前にウェハの裏面を平滑化すること
により、デバイス不良を未然に回避する方法に関する。
【0002】
【従来の技術】電子機器の小型化をより一層進展させる
ためには、部品実装密度をいかに向上させるかが重要な
ポイントとなる。半導体ICに関しても、ボンディング
・ワイヤとリード・フレームとを用いた従来のパッケー
ジ実装に代わり、LSIのベア・チップを直接に実装基
板上の導体パターンに接続するワイヤレス・ボンディン
グが提案されている。中でも、デバイス・チップの素子
形成面側にすべての電極部とこれに対応する接続端子を
形成しておき、この素子形成面を下向きにして実装基板
上の導体パターンに直接的に接続する方法はフリップ・
チップ・ボンディング法と呼ばれており、アセンブリ工
程が合理化できることから利用拡大が期待されている。
【0003】上記デバイス・チップの接続端子の代表例
にハンダ・ボールがある。近年では、LSIチップの片
面に0.4〜1.0mm程度のピッチで数十個から数百
個のハンダ・ボールを二次元的にマトリクス配列させた
BGA(ボール・グリッド・アレイ)型のLSIチップ
も実用化されている。ハンダ・ボールは一般に、ダイシ
ングされる前の半導体基板(ウェハ)上で個々のLSI
の電極パッドに接続されるハンダ膜パターンを形成し、
これを熱処理によって電極パッド上で球形に収縮させる
ことで一括形成される。
【0004】図11に、ハンダ膜パターンが形成された
ウェハWの概略断面図を示す。この状態に至るまでの工
程を簡単に説明すると、まず、すべての素子形成が終了
した基板31上でAl電極パッド32を所定の形状にパ
ターニングする。次に、基体(ウェハ)の全面をSiN
パッシベーション膜33で被覆し、この膜をパターニン
グしてAl電極パッド32に臨む開口33aを形成す
る。続いて、ウェハの全面を1層目ポリイミド膜34で
被覆し、Al電極パッド32に臨む開口34aを上記開
口33aのさらに内側に形成する。次に、上記開口34
aを覆うごとくBLM(Ball Limiting Metal) 膜36を
形成する。このBLM膜36aは、下層側から順にCr
膜,Cu膜,Au膜がスパッタリングにより積層された
多層下地金属膜であり、上記Al電極パッド32aと後
で形成されるハンダ・ボール(図12の符号39を参
照。)との間の密着性向上や相互拡散防止を目的とする
ものである。上記BLM膜36の上には、ハンダ膜パタ
ーン38が形成されている。
【0005】続いて加熱リフローを行うと、ハンダ膜パ
ターン38は自身の表面張力により上記BLM膜36上
で自己整合的に収縮し、図12に示されるようなハンダ
・ボール39となる。この後、ウェハWをダイシングし
て個々のLSIチップに分割し、これらLSIチップの
ハンダ・ボール形成面を下向きにして実装基板と対向さ
せ、該実装基板上の予備ハンダ付けされた導体パターン
と上記ハンダ・ボールとを位置合わせした上で加熱溶着
させると、チップの実装が完了する。
【0006】上記ハンダ膜パターン38をAl電極パッ
ド32上に接続されるBLM膜36の上に選択的に形成
する方法としては、従来より電解メッキ法が知られてい
るが、下地材料層の表面状態や電気抵抗のわずかなバラ
ツキによってハンダ膜の厚みが変動しやすい問題があ
る。ひとつのLSIチップに相当する領域内でのハンダ
膜の厚みのバラツキは、ハンダ・ボールの高さのバラツ
キに直結してしまうので、実装不良の発生頻度が増大
し、特に端子数の多いBGAパッケージでは深刻な歩留
りの低下を招くおそれがある。
【0007】このようなハンダ膜の膜厚のバラツキを効
果的に抑制できる方法に、リフトオフ法がある。この方
法ではまず、通常のフォトリソグフィと現像処理により
レジスト・パターンを形成する。このレジスト・パター
ンは、ハンダ・ボールの形成予定部位を選択的に露出さ
せる開口を有し、前掲の図11の例ではBLM膜36を
露出させるものである。この状態で、ウェハの全面にス
パッタリング法または真空蒸着法により、ハンダ膜を成
膜する。このハンダ膜は物理的な手法により形成され、
ウェハ側の諸特性の影響をほとんど受けることがないの
で、膜厚均一性に優れている。しかも、このハンダ膜の
垂直面上の膜厚は水平面上の膜厚よりも薄い。ここで、
レジスト・パターンの上面に被着される部分は不要部、
開口の内部に被着される部分は後工程でハンダ・ボール
となる必要部である。次に、ウェハの全面に粘着テープ
を略平坦に貼付し、不要部のみを粘着テープを用いて除
去し、続いてレジスト・パターンを剥離すると、ハンダ
膜パターンを必要部にのみ残すことができる。
【0008】
【発明が解決しようとする課題】ところで、半導体装置
の製造プロセスでは、極めて多くの工程を経てウェハW
にLSIが作り込まれている上、ハンダ・ボールが形成
されるまでの間にも上述のように幾つもの工程を経る。
このため、ウェハWの裏面には図11にも示されるよう
に細かい傷35が無数に形成される。これら傷35のう
ち、基板31の厚み方向に深いものは、後のダイシング
工程やプリント配線基板上への実装時に応力の集中によ
りLSIチップにクラックを発生させたり、あるいはデ
バイス動作時に電流リークを誘起させる等、深刻な不良
を招く原因となることがある。
【0009】特に、BGA型のLSIチップのごとくフ
リップ・チップ・ボンディング式にプリント配線基板や
インターポーザ(中継基板)上に実装されるチップにと
って、ウェハWの裏面は実装後にはチップの上面とな
り、様々な外力を直接に受けやすい状態となる。このL
SIチップがベアチップとして実装される場合には、な
おさらである。また、熱硬化性樹脂を用いた封止が行わ
れる場合には、熱応力により傷35の部分からクラック
が生じやすくなる。そこで本発明は、リフトオフ法でハ
ンダ膜パターンを形成する半導体装置の製造方法におい
て、ウェハの裏面の傷に起因するデバイス不良を未然に
回避できるような半導体装置の製造方法を提供すること
を目的とする。
【0010】
【課題を解決するための手段】本発明者は、リフトオフ
法で使用される粘着テープが一時的なウェハの表面保護
に利用できることに着目し、ウェハの全面に粘着テープ
を貼付した状態でダイシング前にウェハの裏面側を平滑
化すれば、表面側に既に形成されている素子やハンダ膜
に何ら悪影響を与えることなく裏面側から傷を除去可能
であること、そして傷が除去されればダイシング時やチ
ップ実装時にも応力の集中する場所が無くなり、クラッ
クやリーク電流の問題が解決できることを見出し、本発
明を提案するに至ったものである。
【0011】すなわち、本発明の半導体装置の製造方法
は、基体(以下、ウェハと称することもある。)の一主
面上、つまり表面側で通常のリフトオフ法と同じくレジ
スト・パターンの形成、ハンダ膜の全面被着、粘着テー
プの貼付を行った後、反対側主面、つまり裏面側から該
基体の厚み方向の一部を除去して該裏面を平滑化し、し
かる後に粘着テープを剥離してハンダ膜の中でレジスト
・パターンの上面に被着された不要部を除去するもので
ある。なお、本発明における「基体」とは、ベアの半導
体基板に限られず、その上に素子、電極パッド、パッシ
ベーション膜、レジスト・パターン等のあらゆる構造部
が形成されたものと定義する。
【0012】
【発明の実施の形態】本発明において、基体(ウェハ)
の裏面側の平滑化は無数に形成された傷を除去すること
が目的である。通常の半導体プロセスにおいてウェハの
裏面に発生し得る傷の深さは大きいもので1〜50μm
程度であるから、裏面側から除去すべき厚みはおおよそ
50〜100μmとすれば十分である。上記平滑化は、
たとえば砥石等の研削手段を備えた研削装置、あるいは
研磨布を備えた化学機械研磨装置を用いて行うことがで
きる。以下、それぞれの装置を用いる実施例について、
具体的に説明する。
【0013】
【実施例】実施例1 本実施例では、研削装置を用いてウェハ裏面を平滑化し
た例について、図1ないし図6、および図8ないし図1
0を参照しながら説明する。図1は、BLM膜のパター
ニングが終了したウェハWの概略断面図を示す。この状
態に至るまでの工程を簡単に説明すると、まず、すべて
の素子形成が終了した基板1上でAl電極パッド2を所
定の形状にパターニングした。次に、ウェハWの全面を
たとえばプラズマCVD法により成膜されるSiNパッ
シベーション膜3で被覆し、この膜をパターニングして
Al電極パッド2に臨む開口3aを形成した。
【0014】続いて、ウェハの全面に感光性のポリイミ
ド膜4(東レ社製:商品名UR−3100,比誘電率ε
≒3.2)を約5μmの厚さに塗布し、得られた塗膜に
対してg線リソグラフィと現像処理とを行うことによ
り、Al電極パッド2を露出させる開口4aを形成し
た。次に、上記開口4aを選択的に覆うBLM(Ball Li
miting Metal) 膜6を、たとえばDCスパッタリングに
より形成した。このBLM膜6は、下層側から順に厚さ
0.1μmのCr膜,厚さ1.0μmのCu膜,および
厚さ0.1μmのAu膜がスパッタリングにより積層さ
れたものであり、リフトオフ法によって最終的にAl電
極パッド2に接続する部分のみが残されたものである。
なお、ここまでの時点でウェハWの裏面、すなわち基板
1の裏面には傷5が不可避的に発生している。
【0015】次に、図2に示されるように、通常のレジ
スト塗布、フォトリソグラフィおよび現像を行い、厚さ
約30μmのレジスト・パターン7を形成した。このレ
ジスト・パターン7には、ハンダ・ボールの形成予定部
位、すなわちBLM膜6を露出させる開口7aを有して
いる。次に、図3に示されるように、ウェハWの全面に
厚さ約30μmのハンダ膜8(97%Pb−3%Sn)
を蒸着により形成した。このハンダ膜8は、レジスト・
パターン7の上面と開口7aの内部には厚く堆積するも
のの、開口7aの側壁面上における膜厚は相対的に薄
い。この時点で、ウェハWの裏面の傷5の数はさらに増
大していた。
【0016】次に、この状態のウェハWをテープ貼り機
にセットし、図4に示されるように、ウェハWの全面に
粘着テープ10を略平坦に貼付した。この粘着テープ1
0は、シート状の基材11の上に粘着剤層12が形成さ
れたものであり、該粘着剤層12がレジスト・パターン
7の上面に堆積したハンダ膜8と接触するように貼付し
た。
【0017】次に、図5に示されるように、このウェハ
Wの裏面、すなわち基板1の裏面を平滑化手段21と摺
接させることにより、削り代dだけ除去した。この削り
代dを傷5の深さを上回る大きさに設定することで、裏
面を平滑化することができる。本実施例では、上記平滑
化に際し、たとえば図6に示されるような研削装置を使
用した。この研削装置は、ウェハWを載置するためのウ
ェハ・ステージ22と、これと対向配置されウェハ対向
面の外周部に複数個の砥石24を装着した研削ヘッド2
3とを主な構成要素とするものである。上記砥石24
が、前掲の図5の平滑化手段21に相当する。ウェハW
は、被研削面を上向きにしてたとえば図示されない真空
吸着機構によりウェハ・ステージ22に保持される。こ
こでは、粘着テープ10がウェハ・ステージ22の表面
と接触する形でウェハWが保持されている。ウェハ・ス
テージ22が矢印B方向に回転される一方で、研削ヘッ
ド23は矢印A方向に回転されるので、被研削面と砥石
24の相対位置が連続的に変化しながら均一な研削が行
われる。
【0018】研削条件は、一例として下記のとおりとし
た。 砥石送り速度: 150 μm/分 砥石回転数 : 2500 rpm 削り代(d): 100 μm この研削により、ウェハWの裏面は傷5が除去されて平
滑な状態となった。
【0019】次に、この状態のウェハWをテープ剥離機
にセットし、粘着テープ10を剥離した。この剥離に伴
って、レジスト・パターン7の上面に被着されていたハ
ンダ膜8の不要部が除去され、開口7a内にハンダ膜パ
ターン8aが残存した状態となった。なお、粘着テープ
10やウェハW上の各部の構造には何ら研削による悪影
響は認められず、研削中は上記粘着テープ10がウェハ
Wの表面保護効果を発揮していたことが確認された。
【0020】次に、レジスト剥離洗浄を行うことによ
り、図9に示されるようにレジスト・パターン7を除去
した。これにより、BLM膜6を選択的に被覆するハン
ダ膜パターン8aが残される状態となった。この後、上
記ハンダ膜パターン8aの表面にフラックスを塗布し、
2 雰囲気下で段階的に昇温することによりハンダ膜パ
ターン8aを収縮させ、図10に示されるようなハンダ
・ボール9を形成した。この後、上記ウェハWをダイシ
ングして個々のLSIチップに分割したが、従来プロセ
スとは異なり、ダイシング中にウェハ裏面の傷に起因す
るクラックが発生することはなかった。したがって、L
SIチップの歩留りが従来プロセスに比べて大幅に向上
した。
【0021】さらに、予め予備ハンダ付けされた実装基
板上の導体パターンと上記ハンダ・ボール9とを位置合
わせして加熱溶着させることにより、上記のLSIチッ
プを実装し、さらに必要な実装および組み立てを経て最
終製品を製造した。この最終製品の耐リーク電流性を含
めた信頼性および耐久性は、従来製造されたものに比べ
て大幅に改善されていることが確認された。
【0022】実施例2 本実施例では、粘着テープ10を貼付した後のウェハ裏
面の平滑化を、化学機械研磨により行った。本実施例に
おいて粘着テープ10を貼付するまでのプロセスは、実
施例1と同じである。ウェハ裏面の平滑化には、図7に
示されるような化学機械研磨装置を使用した。この装置
は、表面に研磨布26が張設される定盤25と、該定盤
25との対向面上にウェハWを保持する研磨ヘッド27
と、上記研磨布26の表面に研磨スラリーSを吐出する
ためのノズル28とを主な構成要素とするものである。
上記研磨布26が、前掲の図5の平滑化手段21に相当
する。ウェハWは、被研磨面を下向きにしてたとえば図
示されない真空吸着機構により研磨ヘッド27に保持さ
れる。ここでは、粘着テープ10が研磨ヘッド27の表
面と接触する形でウェハWが保持されている。定盤25
が矢印D方向に回転される一方で、研磨ヘッド27が矢
印C方向に回転されることにより、研磨布26とウェハ
Wの被研磨面との相対位置が連続的に変化しながら均一
な研磨が行われる。
【0023】研磨条件は、一例として下記のとおりとし
た。 研磨ヘッド回転速度: 80 rpm 定盤回転速度 : 80 rpm 研磨圧力 : 400 g/cm2 揺動速度 : 2 mm/秒 スラリー供給速度 : 40 ml/分 削り代(d) : 100 μm この研磨により、ウェハWの裏面は傷5が除去されて平
滑な状態となった。
【0024】これ以降の粘着テープ10の剥離、レジス
ト・パターン7の剥離、ウェットバック、ダイシング、
チップ実装の各工程は実施例1と同様に行った。本実施
例によっても、LSIチップの歩留りを向上させ、また
最終製品の信頼性や耐久性う大幅に改善することができ
た。
【0025】以上、本発明を2例の実施例にもとづいて
説明したが、本発明はこれらの実施例に何ら限定される
ものではない。たとえば、図示したウェハの構造、ウェ
ハの各構造部分の構成材料や寸法や形成方法、ウェハ裏
面の研削条件や研磨条件、研削装置や化学機械研磨装置
の構成等の細部については、適宜変更、選択、組合せが
可能である。
【0026】
【発明の効果】以上の説明からも明らかなように、本発
明によればハンダ膜パターンをリフトオフ法により形成
する際に用いられる粘着テープを一時的な基体の表面保
護膜としても活用し、該粘着テープを貼付した状態で基
体の裏面の傷を除去して平滑化するため、ダイシングや
LSIチップの実装をほぼ無傷の状態で行うことができ
る。したがって、クラックや電流リーク等のデバイス不
良を未然に効果的に防止し、最終製品の歩留りや信頼性
を著しく改善することができる。本発明により既存プロ
セスに平滑化工程が加わることになるが、平滑化そのも
のは既存の研削装置または化学機械研磨装置を用いて容
易に行うことが可能であり、何ら特殊な設備を要するも
のではない。
【図面の簡単な説明】
【図1】本発明を適用したプロセス例において、BLM
膜のパターニングを行ったウェハの状態を示す模式的断
面図である。
【図2】図1のウェハ上でレジスト・パターニングを行
った状態を示す模式的断面図である。
【図3】図2のウェハの全面にハンダ膜を被着させた状
態を示す模式的断面図である。
【図4】図3のウェハの凸部に略平坦に粘着テープを貼
付した状態を示す模式的断面図である。
【図5】粘着テープを貼付した状態でウェハの裏面を平
滑化して傷を除去した状態を示す模式的断面図である。
【図6】研削装置を用いてウェハの裏面研削を行ってい
る状態を示す模式的断面図である。
【図7】化学機械研磨装置を用いてウェハの裏面研磨を
行っている状態を示す模式的断面図である。
【図8】粘着テープを剥離してレジスト・パターンの上
面のハンダ膜を除去している状態を示す模式的断面図で
ある。
【図9】図8のウェハからレジスト・パターンを剥離し
た状態を示す模式的断面図である。
【図10】ウェハ加熱によりハンダ・ボールを形成した
状態を示す模式的断面図である。
【図11】従来プロセスにおいて、ハンダ膜パターンが
選択的に形成されたウェハの状態を示す模式的断面図で
ある。
【図12】図11のハンダ膜パターンを収縮させてハン
ダ・ボールを形成した状態を示す模式的断面図である。
【符号の説明】
1…基板 2…Al電極パッド 3…SiNパッシベー
ション膜 4…ポリイミド膜 5…傷 6…BLM膜
7…レジスト・パターン 7a…開口 8…ハンダ膜
8a…ハンダ膜パターン 9…ハンダ・ボール 10…
粘着テープ 11…基材 12…粘着剤層 21…平滑
化手段 23…研削ヘッド 24…砥石 25…定盤 26…研磨布 27…研磨ヘッド W…ウ
ェハ d…削り代

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 素子が形成された基体の一主面上にハン
    ダ・ボールの形成予定部位を選択的に露出させるための
    レジスト・パターンを形成する第1工程と、 前記基体の全面に、ハンダ膜を被着させる第2工程と、 前記基体の全面に該基体上の凸部と接触させるごとく略
    平坦に粘着テープを貼付する第3工程と、 前記基体の反対側主面の側から該基体の厚み方向の一部
    を除去することにより該反対側主面を平滑化する第4工
    程と 前記粘着テープを剥離することにより、前記ハンダ膜の
    うち前記レジスト・パターンの上面に被着された不要部
    を除去する第5工程とを有することを特徴とする半導体
    装置の製造方法。
  2. 【請求項2】 前記第4工程では、前記基体の反対側主
    面を研削手段と摺接させて平滑化することを特徴とする
    請求項1記載の半導体装置の製造方法。
  3. 【請求項3】 前記第4工程では、前記基体の反対側主
    面を化学機械研磨により平滑化することを特徴とする請
    求項1記載の半導体装置の製造方法。
JP10147178A 1998-05-28 1998-05-28 半導体装置の製造方法 Pending JPH11340268A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10147178A JPH11340268A (ja) 1998-05-28 1998-05-28 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10147178A JPH11340268A (ja) 1998-05-28 1998-05-28 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH11340268A true JPH11340268A (ja) 1999-12-10

Family

ID=15424355

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10147178A Pending JPH11340268A (ja) 1998-05-28 1998-05-28 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH11340268A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7224101B2 (en) 2003-11-12 2007-05-29 Fujitsu Media Devices Limited Elastic boundary wave device and method of manufacturing the same
US7867829B2 (en) 2006-09-15 2011-01-11 Mitsubishi Electric Corporation Semiconductor device manufacturing method, semiconductor wafer, and semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7224101B2 (en) 2003-11-12 2007-05-29 Fujitsu Media Devices Limited Elastic boundary wave device and method of manufacturing the same
US7867829B2 (en) 2006-09-15 2011-01-11 Mitsubishi Electric Corporation Semiconductor device manufacturing method, semiconductor wafer, and semiconductor device

Similar Documents

Publication Publication Date Title
JP4343286B2 (ja) 半導体装置の製造方法
KR100661042B1 (ko) 반도체 장치의 제조 방법
CN100367451C (zh) 半导体装置及其制造方法
CN100395886C (zh) 半导体器件的制造方法
US8704366B2 (en) Ultra thin bumped wafer with under-film
US20050161814A1 (en) Method for forming bumps, semiconductor device and method for manufacturing same, substrate processing apparatus, and semiconductor manufacturing apparatus
US10015888B2 (en) Interconnect joint protective layer apparatus and method
JP3409759B2 (ja) 半導体装置の製造方法
TWM595330U (zh) 面板組件、晶圓封裝體以及晶片封裝體
CN1702839B (zh) 制造半导体器件的方法和半导体衬底的支撑结构
TWI233188B (en) Quad flat no-lead package structure and manufacturing method thereof
US8642390B2 (en) Tape residue-free bump area after wafer back grinding
JP3451987B2 (ja) 機能素子及び機能素子搭載用基板並びにそれらの接続方法
JP4848153B2 (ja) 半導体装置の製造方法
CN102034720A (zh) 芯片封装方法
US6426283B1 (en) Method for bumping and backlapping a semiconductor wafer
JP4673195B2 (ja) ウエーハの加工方法
CN101271853A (zh) 制造电子器件、基板和半导体器件的方法
JP3727939B2 (ja) 半導体装置の製造方法
JPH11340268A (ja) 半導体装置の製造方法
JP2000124177A (ja) 半導体装置の製造方法
JP4529388B2 (ja) 半導体装置の製造方法
JP2004079816A (ja) チップ状電子部品の製造方法及びチップ状電子部品、並びにその製造に用いる疑似ウェーハの製造方法及び疑似ウェーハ、並びに実装構造
JP4107896B2 (ja) 半導体装置およびその製造方法
JP4103255B2 (ja) 半導体デバイスチップ及び半導体デバイスの製造方法