JPH11340800A - Ｏｎ／ｏｆｆ機能付き比較回路 - Google Patents
Ｏｎ／ｏｆｆ機能付き比較回路Info
- Publication number
- JPH11340800A JPH11340800A JP10143393A JP14339398A JPH11340800A JP H11340800 A JPH11340800 A JP H11340800A JP 10143393 A JP10143393 A JP 10143393A JP 14339398 A JP14339398 A JP 14339398A JP H11340800 A JPH11340800 A JP H11340800A
- Authority
- JP
- Japan
- Prior art keywords
- comparison circuit
- vin
- comparator circuit
- voltage
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 20
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/16566—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Logic Circuits (AREA)
- Manipulation Of Pulses (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】 端子としてのON／OFFをカレントセンス回路
に内臓し、端子数を減らすようにすること。 【解決手段】 カレントセンス回路において、ON／OFF
端子の代わりに、インバータとトランジスタを内蔵し、
VinにVdd／2以上の電圧が加わるとカレントセンス回路
自体をストップさせる機能を持たせる。
に内臓し、端子数を減らすようにすること。 【解決手段】 カレントセンス回路において、ON／OFF
端子の代わりに、インバータとトランジスタを内蔵し、
VinにVdd／2以上の電圧が加わるとカレントセンス回路
自体をストップさせる機能を持たせる。
Description
【０００１】
【発明の属する技術分野】本発明はOＮ／ＯＦＦ制御が
必要な比較回路において、 ＯＮ／ＯＦＦ制御用の端子
数を減らすことが可能な比較回路に関するものである。
必要な比較回路において、 ＯＮ／ＯＦＦ制御用の端子
数を減らすことが可能な比較回路に関するものである。
【０００２】
【従来の技術】従来のＯＮ／ＯＦＦ制御端子付きの比較
回路のブロック図を図３に示す。比較回路10の動作とし
てはプラス端子 11の電圧Vin とマイナス端子12の電圧V
refを比較し、出力端子電圧Voutの値として、Vin＞Vref
のときはVdd（Ｈ）、Vin＜VrefのときはVss（Ｌ）を出
力する。また、 ＯＮ／ＯＦＦ制御端子13の電圧Vofが低
いときは比較回路10をON（動作状態）し、Vofが高いと
きは比較回路10をOFF（停止状態）する回路である。
回路のブロック図を図３に示す。比較回路10の動作とし
てはプラス端子 11の電圧Vin とマイナス端子12の電圧V
refを比較し、出力端子電圧Voutの値として、Vin＞Vref
のときはVdd（Ｈ）、Vin＜VrefのときはVss（Ｌ）を出
力する。また、 ＯＮ／ＯＦＦ制御端子13の電圧Vofが低
いときは比較回路10をON（動作状態）し、Vofが高いと
きは比較回路10をOFF（停止状態）する回路である。
【０００３】図3の比較回路の回路図の一例を図４に示
す。図４はPchトランジスタ（以下PchTrと記載する）差
動入力型比較回路を示しているが、PchTr M1のゲート電
圧VinがPchTr M2のゲート電圧Vrefより大きい場合、Vou
tはVdd（Ｈ）になり、VinがVrefより小さい場合VoutはV
ss（Ｌ）になる。図３でVref＝1.0Vとすると、Vin＝1.0
VでVoutは切り替わることになる。そのVin−Voutの関係
を図５に示す。すなわち、Vin＜1.0でVoutは"Ｌ"、Vin
＞1.0でVoutは"Ｈ"となる。
す。図４はPchトランジスタ（以下PchTrと記載する）差
動入力型比較回路を示しているが、PchTr M1のゲート電
圧VinがPchTr M2のゲート電圧Vrefより大きい場合、Vou
tはVdd（Ｈ）になり、VinがVrefより小さい場合VoutはV
ss（Ｌ）になる。図３でVref＝1.0Vとすると、Vin＝1.0
VでVoutは切り替わることになる。そのVin−Voutの関係
を図５に示す。すなわち、Vin＜1.0でVoutは"Ｌ"、Vin
＞1.0でVoutは"Ｈ"となる。
【０００４】ＯＮ／ＯＦＦ制御端子をつける意味は、消
費電力を少しでも減らすために、比較回路を使用しない
ときは、その回路動作をOFFさせることである。従来は
ＯＮ／ＯＦＦ制御端子をVddかVssにつなげることによ
り、比較回路をＯＮかＯＦＦに制御していた。
費電力を少しでも減らすために、比較回路を使用しない
ときは、その回路動作をOFFさせることである。従来は
ＯＮ／ＯＦＦ制御端子をVddかVssにつなげることによ
り、比較回路をＯＮかＯＦＦに制御していた。
【０００５】
【発明が解決しようとする課題】従来のＯＮ／ＯＦＦ制
御端子を含む比較回路においては、 ＯＮ／ＯＦＦ制御
端子の分、端子数が多くなると同時にそれだけスペース
がとられること、また、パッケージコストが高くなると
いう問題点があった。
御端子を含む比較回路においては、 ＯＮ／ＯＦＦ制御
端子の分、端子数が多くなると同時にそれだけスペース
がとられること、また、パッケージコストが高くなると
いう問題点があった。
【０００６】
【課題を解決するための手段】上記の問題点を解決する
ために、本発明はＯＮ／ＯＦＦ制御端子を比較回路の入
力端子と兼用し、端子数を減らした。
ために、本発明はＯＮ／ＯＦＦ制御端子を比較回路の入
力端子と兼用し、端子数を減らした。
【０００７】
【発明の実施の形態】本発明は、ＯＮ／ＯＦＦ制御端子
を比較回路の入力端子と兼用したものである。
を比較回路の入力端子と兼用したものである。
【０００８】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。本発明の実施例のＯＮ／ＯＦＦ制御端子を比較回
路の入力端子と兼用した比較回路のブロック図を図1に
示す。また、入力端子11，12、比較回路10、 ＯＮ／Ｏ
ＦＦ制御回路20は従来と同様である。従来図３におい
て、ＯＮ／ＯＦＦ制御端子と入力端子で端子が２つあっ
たのが、本発明図１において、ＯＮ／ＯＦＦ回路の制御
端子と入力端子が共通になっていることがわかる。図２
に図1の回路図の一例を示す。図２において、 ＯＮ／Ｏ
ＦＦ制御用のインバータ200，201を使用しているが、前
記インバータ200，201の内部回路図を図６に示す。図６
において、PchTr 601とNchTr 602のＫ値，Vthが等しい
とき、PchTr 601はVin>Vdd／2でOFFし、NchTr602はVin>
Vdd／2でONする。よって、Vin＜Vdd／2のときV01＝Vd
d，Vin＞Vdd／2のときV01＝Vssとなる。つまり、入力
に"Ｈ"が入ると"Ｌ"が出力され、入力に"Ｌ"が入ると"
Ｈ"が出力されるものである。
する。本発明の実施例のＯＮ／ＯＦＦ制御端子を比較回
路の入力端子と兼用した比較回路のブロック図を図1に
示す。また、入力端子11，12、比較回路10、 ＯＮ／Ｏ
ＦＦ制御回路20は従来と同様である。従来図３におい
て、ＯＮ／ＯＦＦ制御端子と入力端子で端子が２つあっ
たのが、本発明図１において、ＯＮ／ＯＦＦ回路の制御
端子と入力端子が共通になっていることがわかる。図２
に図1の回路図の一例を示す。図２において、 ＯＮ／Ｏ
ＦＦ制御用のインバータ200，201を使用しているが、前
記インバータ200，201の内部回路図を図６に示す。図６
において、PchTr 601とNchTr 602のＫ値，Vthが等しい
とき、PchTr 601はVin>Vdd／2でOFFし、NchTr602はVin>
Vdd／2でONする。よって、Vin＜Vdd／2のときV01＝Vd
d，Vin＞Vdd／2のときV01＝Vssとなる。つまり、入力
に"Ｈ"が入ると"Ｌ"が出力され、入力に"Ｌ"が入ると"
Ｈ"が出力されるものである。
【０００９】上記インバータの特性を用いることによ
り、比較回路の入力電圧が前記比較回路の比較電圧Vref
（図５の場合は1.0V）よりも、大きな電圧では比較回路
を停止させることができる。すなわち、図２に示すPchT
r 202，203はVin>Vdd／2でOFFし、Vddからの電流をカッ
トすることになるので、 Vin>Vdd／2のときに比較回路
の消費電流をカットすることができる。例えば、Vdd＝
3.0Vのときには、Vin>1.5Vで比較回路の消費電流をカッ
トする。これを図7に示す。また、NchTr 204 ，PchTr 2
05はVin>Vdd／2でONするが、NchTr 204は、不定になっ
た電圧をVssに落とし、PchTr 205は比較回路の停止時に
出力電圧Voutを"Ｈ"に固定するためのものである。
り、比較回路の入力電圧が前記比較回路の比較電圧Vref
（図５の場合は1.0V）よりも、大きな電圧では比較回路
を停止させることができる。すなわち、図２に示すPchT
r 202，203はVin>Vdd／2でOFFし、Vddからの電流をカッ
トすることになるので、 Vin>Vdd／2のときに比較回路
の消費電流をカットすることができる。例えば、Vdd＝
3.0Vのときには、Vin>1.5Vで比較回路の消費電流をカッ
トする。これを図7に示す。また、NchTr 204 ，PchTr 2
05はVin>Vdd／2でONするが、NchTr 204は、不定になっ
た電圧をVssに落とし、PchTr 205は比較回路の停止時に
出力電圧Voutを"Ｈ"に固定するためのものである。
【００１０】上記説明では、比較回路の停止時に出力電
圧Voutを"Ｈ"に固定する例を述べたが出力電圧Voutを"
Ｌ"に固定することも可能である。以上述べてきたの
は、図２に示すインバータ200，201のPchTr601とNchTr6
02（図6参照）のK値とVthが等しいと仮定して、Vin＝Vd
d／2で比較回路のＯＮ／ＯＦＦを切り替えていたが、Ｏ
Ｎ／ＯＦＦを制御する電圧は自由に変えることが可能で
ある。以下に例を３つ示す。 ＯＮ／ＯＦＦ制御する電
圧を自由に変えることが可能であることを示す第1の実
施例を図8に示す。
圧Voutを"Ｈ"に固定する例を述べたが出力電圧Voutを"
Ｌ"に固定することも可能である。以上述べてきたの
は、図２に示すインバータ200，201のPchTr601とNchTr6
02（図6参照）のK値とVthが等しいと仮定して、Vin＝Vd
d／2で比較回路のＯＮ／ＯＦＦを切り替えていたが、Ｏ
Ｎ／ＯＦＦを制御する電圧は自由に変えることが可能で
ある。以下に例を３つ示す。 ＯＮ／ＯＦＦ制御する電
圧を自由に変えることが可能であることを示す第1の実
施例を図8に示す。
【００１１】図8は、比較回路801のＯＮ／ＯＦＦを前記
比較回路801の入力電流Vinがマイナス端子81の電圧Vref
以上のときに、コンパレータ802によって前記比較回路8
01をOFFさせるものである。比較回路801の動作として
は、図１に示す比較回路10と同様である。コンパレータ
802において、マイナス端子82の電圧をVref＋αとする
と、比較回路801のＯＮ／ＯＦＦはVin＝ Vref＋αで切
り替えることが可能である。このときのVinと比較回路
の消費電流の関係を図9に示す。ここで、αの値は正の
値であれば、いかなる値でもかまわない。ここで述べた
コンパレータ802は、図1に示すON／OFF制御回路20に相
当するので、ブロック図にすると、図1と同様である。
また、比較回路をＯＮ／ＯＦＦさせる動作内容は図
1，図2で説明した通りである。
比較回路801の入力電流Vinがマイナス端子81の電圧Vref
以上のときに、コンパレータ802によって前記比較回路8
01をOFFさせるものである。比較回路801の動作として
は、図１に示す比較回路10と同様である。コンパレータ
802において、マイナス端子82の電圧をVref＋αとする
と、比較回路801のＯＮ／ＯＦＦはVin＝ Vref＋αで切
り替えることが可能である。このときのVinと比較回路
の消費電流の関係を図9に示す。ここで、αの値は正の
値であれば、いかなる値でもかまわない。ここで述べた
コンパレータ802は、図1に示すON／OFF制御回路20に相
当するので、ブロック図にすると、図1と同様である。
また、比較回路をＯＮ／ＯＦＦさせる動作内容は図
1，図2で説明した通りである。
【００１２】この場合は、スピードを要求されるコンパ
レータ、すなわち消費電流の大きいコンパレータを801
で形成し、801のOＮ／ＯＦＦを消費電流の少ないコンパ
レータ802で制御することで、消費電流を少なく抑える
ことが可能である。ＯＮ／ＯＦＦ制御する電圧を自由に
変えることが可能であることを示す第２の実施例を図10
に示す。
レータ、すなわち消費電流の大きいコンパレータを801
で形成し、801のOＮ／ＯＦＦを消費電流の少ないコンパ
レータ802で制御することで、消費電流を少なく抑える
ことが可能である。ＯＮ／ＯＦＦ制御する電圧を自由に
変えることが可能であることを示す第２の実施例を図10
に示す。
【００１３】図10は、比較回路1001のＯＮ／ＯＦＦを前
記比較回路1001の入力電流Vinがマイナス端子101の電圧
Vref以下のとき、コンパレータ1002によって前記比較回
路1001をOFFさせるものである。比較回路1001の動作と
しては、図１に示す比較回路10と同様である。コンパレ
ータ1002において、プラス端子102の電圧をVref−βと
すると、比較回路1001のON／OFFはVin＝ Vref−βで切
り替えることが可能である。このときのVinと比較回路
の消費電流の関係を図11に示す。ここで、βの値は正の
値であれば、いかなる値でもかまわない。ここで述べた
コンパレータ1002は、図1に示すＯＮ／ＯＦＦ制御回路2
0に相当するので、ブロック図にすると、図1と同様であ
る。また、比較回路をＯＮ／ＯＦＦさせる動作内容は図
1，図2で説明した通りである。
記比較回路1001の入力電流Vinがマイナス端子101の電圧
Vref以下のとき、コンパレータ1002によって前記比較回
路1001をOFFさせるものである。比較回路1001の動作と
しては、図１に示す比較回路10と同様である。コンパレ
ータ1002において、プラス端子102の電圧をVref−βと
すると、比較回路1001のON／OFFはVin＝ Vref−βで切
り替えることが可能である。このときのVinと比較回路
の消費電流の関係を図11に示す。ここで、βの値は正の
値であれば、いかなる値でもかまわない。ここで述べた
コンパレータ1002は、図1に示すＯＮ／ＯＦＦ制御回路2
0に相当するので、ブロック図にすると、図1と同様であ
る。また、比較回路をＯＮ／ＯＦＦさせる動作内容は図
1，図2で説明した通りである。
【００１４】ON／OFF制御する電圧を自由に変えること
が可能であることを示す第３の実施例を図12に示す。図
12は、比較回路1201のＯＮ／ＯＦＦをコンパレータ120
2，1203によって制御するものである。コンパレータ120
2は、前記比較回路1201の入力電流Vinがマイナス端子12
1の電圧Vref以上のとき、前記比較回路1201をOFFさせる
ものであり、コンパレータ1203は、前記比較回路1201の
入力電流Vinがマイナス端子121の電圧Vref以下のとき、
前記比較回路1201をＯＦＦさせるものである。比較回路
1001の動作としては、図１に示す比較回路10と同様であ
る。コンパレータ1202において、マイナス端子122の電
圧をVref＋αとすると、比較回路1201のＯＮ／ＯＦＦは
Vin＝ Vref＋αで切り替えることが可能である。また、
コンパレータ1203において、プラス端子123の電圧をVre
f−βとすると、比較回路1203のON／OFFはVin＝Vref−
βで切り替えることが可能である。前記比較回路1201は
マイナス端子121の電圧Vrefを基準にして、出力を"Ｈ"
か "Ｌ"に切り替えているが、ここでは、基準電圧Vref
の周辺だけ、前記比較回路を動作させるものである。こ
のときのVinと比較回路の消費電流の関係を図13に示
す。ここで、α，βの値は正の値であれば、いかなる値
でもかまわない。ここで述べたコンパレータ1202，1203
は、図1に示すON／OFF制御回路20に相当するので、ブロ
ック図にすると、図1と同様である。また、比較回路を
ＯＮ／ＯＦＦさせる動作内容は図1，図2で説明した通り
である。
が可能であることを示す第３の実施例を図12に示す。図
12は、比較回路1201のＯＮ／ＯＦＦをコンパレータ120
2，1203によって制御するものである。コンパレータ120
2は、前記比較回路1201の入力電流Vinがマイナス端子12
1の電圧Vref以上のとき、前記比較回路1201をOFFさせる
ものであり、コンパレータ1203は、前記比較回路1201の
入力電流Vinがマイナス端子121の電圧Vref以下のとき、
前記比較回路1201をＯＦＦさせるものである。比較回路
1001の動作としては、図１に示す比較回路10と同様であ
る。コンパレータ1202において、マイナス端子122の電
圧をVref＋αとすると、比較回路1201のＯＮ／ＯＦＦは
Vin＝ Vref＋αで切り替えることが可能である。また、
コンパレータ1203において、プラス端子123の電圧をVre
f−βとすると、比較回路1203のON／OFFはVin＝Vref−
βで切り替えることが可能である。前記比較回路1201は
マイナス端子121の電圧Vrefを基準にして、出力を"Ｈ"
か "Ｌ"に切り替えているが、ここでは、基準電圧Vref
の周辺だけ、前記比較回路を動作させるものである。こ
のときのVinと比較回路の消費電流の関係を図13に示
す。ここで、α，βの値は正の値であれば、いかなる値
でもかまわない。ここで述べたコンパレータ1202，1203
は、図1に示すON／OFF制御回路20に相当するので、ブロ
ック図にすると、図1と同様である。また、比較回路を
ＯＮ／ＯＦＦさせる動作内容は図1，図2で説明した通り
である。
【００１５】
【発明の効果】本発明は、以上説明したような形態で実
施され、以下に記載されるような効果を奏する。１
ＯＮ／ＯＦＦ端子を無くすことにより、PKGにしたとき
ピンの数を減らすことができる。
施され、以下に記載されるような効果を奏する。１
ＯＮ／ＯＦＦ端子を無くすことにより、PKGにしたとき
ピンの数を減らすことができる。
【００１６】２ ON／OFF端子を無くすことにより、そ
の分IC内に他の素子を配置することができる。３ PKG
コストを低くできる。
の分IC内に他の素子を配置することができる。３ PKG
コストを低くできる。
【図１】本発明のＯＮ／ＯＦＦ制御端子内蔵比較回路図
である。
である。
【図２】図１の内部回路図である。
【図３】従来のＯＮ／ＯＦＦ制御端子付き比較回路図で
ある。
ある。
【図４】図３の内部回路図である。
【図５】図３のVin−Vout特性図である。
【図６】インバータ回路図である。
【図７】本発明のVin−比較回路消費電流 特性図であ
る。
る。
【図８】ＯＮ／ＯＦＦ制御する電圧を自由に変えること
が可能であることを示す第１の実施例のブロック図であ
る。
が可能であることを示す第１の実施例のブロック図であ
る。
【図９】図8のVin−比較回路消費電流 特性図である。
【図１０】ＯＮ／ＯＦＦ制御する電圧を自由に変えるこ
とが可能であることを示す第２の実施例のブロック図で
ある。
とが可能であることを示す第２の実施例のブロック図で
ある。
【図１１】図１０のVin−比較回路消費電流 特性図であ
る。
る。
【図１２】ＯＮ／ＯＦＦ制御する電圧を自由に変えるこ
とが可能であることを示す第３の実施例のブロック図で
ある。
とが可能であることを示す第３の実施例のブロック図で
ある。
【図１３】図１２のVin−比較回路消費電流 特性図であ
る。
る。
１０ 比較回路 １１ プラス入力端子 １２ マイナス入力端子 １３ ＯＮ／ＯＦＦ端子 ２０ ＯＮ／ＯＦＦ制御回路 ２００、２０１ インバータ ２０２、２０３，２０５ ＰｃｈＴｒ ２０４ ＮｃｈＴｒ ６０１ ＰｃｈＴｒ ６０２ ＮｃｈＴｒ ８１、８２ マイナス入力端子 ８０１ 比較回路 ８０２ コンパレータ １０１、１０２ マイナス入力端子 １００１ 比較回路 １００２ コンパレータ １２１、１２２，１２３ マイナス入力端子 １２０１ 比較回路 １２０２、１２０３ コンパレータ
Claims (1)
- 【請求項１】 ＯＮ／ＯＦＦ機能を有する比較回路にお
いて、前記比較回路のＯＮ／ＯＦＦを前記比較回路の入
力端子電圧によってコントロールすることを特徴とする
ＯＮ／ＯＦＦ機能付き比較回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10143393A JPH11340800A (ja) | 1998-05-25 | 1998-05-25 | Ｏｎ／ｏｆｆ機能付き比較回路 |
| CN99107066A CN1237039A (zh) | 1998-05-25 | 1999-05-25 | 具有开关功能的比较电路 |
| KR1019990018893A KR19990088543A (ko) | 1998-05-25 | 1999-05-25 | 온/오프기능을갖는비교회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10143393A JPH11340800A (ja) | 1998-05-25 | 1998-05-25 | Ｏｎ／ｏｆｆ機能付き比較回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11340800A true JPH11340800A (ja) | 1999-12-10 |
Family
ID=15337728
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10143393A Pending JPH11340800A (ja) | 1998-05-25 | 1998-05-25 | Ｏｎ／ｏｆｆ機能付き比較回路 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPH11340800A (ja) |
| KR (1) | KR19990088543A (ja) |
| CN (1) | CN1237039A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004066497A1 (ja) * | 2003-01-24 | 2004-08-05 | Sony Corporation | 比較回路、電源回路、集積回路、ｄｃ−ｄｃコンバータ及びフラットディスプレイ装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3142416B2 (ja) * | 1993-05-14 | 2001-03-07 | 富士通株式会社 | 半導体集積回路 |
| KR100190763B1 (ko) * | 1995-12-29 | 1999-06-01 | 김영환 | 차동 증폭기 |
-
1998
- 1998-05-25 JP JP10143393A patent/JPH11340800A/ja active Pending
-
1999
- 1999-05-25 KR KR1019990018893A patent/KR19990088543A/ko not_active Ceased
- 1999-05-25 CN CN99107066A patent/CN1237039A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004066497A1 (ja) * | 2003-01-24 | 2004-08-05 | Sony Corporation | 比較回路、電源回路、集積回路、ｄｃ−ｄｃコンバータ及びフラットディスプレイ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990088543A (ko) | 1999-12-27 |
| CN1237039A (zh) | 1999-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6812782B2 (en) | Switch mode converter that allows 100% duty cycle on gate driver | |
| US20060255781A1 (en) | Constant voltage power supply | |
| JPH0963274A (ja) | 半導体集積回路装置 | |
| JPH11214962A (ja) | 半導体集積回路装置 | |
| US7109758B2 (en) | System and method for reducing short circuit current in a buffer | |
| US20070030057A1 (en) | Leakage current control circuit with a single low voltage power supply and method thereof | |
| JP3070373B2 (ja) | レベルシフタ回路 | |
| JP2004260242A (ja) | 電圧レベルシフタ | |
| JPH0382151A (ja) | Ｍｏｓ型半導体集積回路 | |
| US6815940B2 (en) | Diode circuit | |
| US7053592B2 (en) | Output level responsive switching on/off of a linear regulator | |
| JP3761812B2 (ja) | レベルシフト回路 | |
| JPH11340800A (ja) | Ｏｎ／ｏｆｆ機能付き比較回路 | |
| JP2001222331A (ja) | 定電圧レギュレータの消費電流特性、リップルリジェクション特性切り替えシステム及び方法 | |
| US20050015635A1 (en) | Power control system for providing different output voltages based on operation states of computer system | |
| JP2007174311A (ja) | 電圧選択回路 | |
| CN101546999A (zh) | 电平转换电路 | |
| CN113394968B (zh) | 电荷泵电路 | |
| JP2005164357A (ja) | 電圧検出回路 | |
| JPS63266921A (ja) | パワ−オンリセツト信号発生回路 | |
| JP2013171914A (ja) | 半導体装置 | |
| JP2000055946A (ja) | 電圧検出回路 | |
| JP2004304475A (ja) | トレラント入力回路 | |
| CN101339445A (zh) | 偏压供应器、启动电路以及偏压电路的启动方法 | |
| JP2859898B2 (ja) | チョッパ型コンパレータ |