JPH11340876A - シリアル通信装置およびそれを備えた通信システム - Google Patents

Abstract

(57)【要約】 【課題】 外部制御装置の処理速度に左右されること無
く通信の高速化が実現でき、システムの小型化を実現で
きるシリアル通信装置を提供する。 【解決手段】 シリアルパラレル変換部２と、受信バッ
ファ３と、送信バッファ４０と、受信バッファのパラレ
ルデータを保存するための出力バッファ８と、送信バッ
ファに入力される前のパラレルデータを保存するための
入力バッファ９と、第１，第２のモードを切替えるため
のスイッチと、制御部６０とを備え、制御部は、第１の
モード時は、受信バッファから出力バッファへのデータ
転送を禁止して該受信バッファのデータを他の装置に送
信するとともに、他の装置からのデータが入力バッファ
に転送されるのを禁止して該他の装置からのデータを送
信バッファに送信し、第２のモード時は、受信バッファ
のデータを出力バッファに転送するとともに、他の装置
からのデータを入力バッファに転送する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ロボット等に用い
られるシリアル通信装置およびそれを備えた通信システ
ムに関するものである。

【０００２】

【従来の技術】図７は、従来のシリアル通信装置の内部
ブロックを示している。図８は、従来のシリアル通信装
置の使用形態を示している。図９は、従来の受信・返信
の処理フローを示している。

【０００３】図７および図８において、符号１０は従来
のシリアル通信装置を示している。シリアル通信装置１
０は、シリアル入出力バス１からのシリアルデータを、
通信コントローラ２において、シリアル／パラレル（Ｓ
／Ｐ）変換、自局宛アドレスチェック、エラーチェック
等を行う。自局宛データであれば、その受信データを、
シリアル通信装置１０の内部のシリアル受信バッファ３
にセーブし、受信割込み信号Ｓａを外部の制御装置（マ
イクロコンピュータ）２０に出力する（図９の符号ＦＳ
１参照）。

【０００４】マイクロコンピュータ２０は、受信割込み
信号Ｓａを検出する（ＦＳ２）と、シリアル通信装置１
０の受信バッファ３からデータを読み込み（ＦＳ３）、
データを処理（指定のチャネルに出力、指定のチャネル
から入力等）し（ＦＳ４ａ，４ｂ）た後に、シリアル通
信装置１０のシリアル送信バッファ４に返信データを書
き込む（ＦＳ５）。

【０００５】その後、マイクロコンピュータ２０は、送
信開始コマンドを書き込む（ＦＳ６）と、シリアル通信
装置１０内部で送信データを通信コントローラ２により
シリアル出力し（ＦＳ７）、一連の通信動作を終了する
（ＦＳ８）。

【０００６】

【発明が解決しようとする課題】上記のように、従来の
シリアル通信装置１０によれば、データの受信から返信
（ＦＳ１〜ＦＳ７）までの処理時間は、外部制御装置２
０のデータ処理時間に依存していたため、送受信実行速
度が低下することがあった。また、必ず、外部制御装置
２０が必要となることから、小規模の入出力システムに
おいても装置全体としては大型化するという問題があっ
た。

【０００７】本発明は、上記の事情に鑑みてなされたも
ので、外部制御装置の処理速度に左右されること無く通
信の高速化が実現できるとともに、システムの小型化を
実現することのできるシリアル通信装置を提供すること
を目的としている。

【０００８】本発明のシリアル通信装置は、シリアルデ
ータをパラレルデータに変換して該パラレルデータを他
の装置との間で入出力するシリアル通信装置であって、
前記シリアルデータおよび前記パラレルデータの一方を
他方に変換するシリアルパラレル変換部と、前記シリア
ルパラレル変換部によりシリアル−パラレル変換された
第１のデータを保存する受信バッファと、前記シリアル
パラレル変換部によりパラレル−シリアル変換されるべ
き第２のデータを保存する送信バッファと、前記受信バ
ッファの前記第１のデータの少なくとも一部を第３のデ
ータとして保存するための出力バッファと、前記第２の
データとして前記送信バッファに入力されるべきデータ
の少なくとも一部を第４のデータとして保存するための
入力バッファと、第１のモードおよび第２のモードのい
ずれか一方を選択的に切替えるためのスイッチと、制御
部とを備え、前記制御部は、前記第１のモードが選択さ
れたときには、前記受信バッファから前記出力バッファ
への前記第１のデータの転送を禁止して該受信バッファ
の前記第１のデータを前記他の装置に送信するととも
に、前記他の装置からのデータが前記第４のデータとし
て保存されるべく前記入力バッファに転送されるのを禁
止して該他の装置からのデータを前記第２のデータとし
て前記送信バッファに送信し、また、前記第２のモード
が選択されたときには、前記受信バッファの前記第１の
データの少なくとも一部を前記出力バッファに転送する
とともに、前記他の装置からのデータの少なくとも一部
を前記第４のデータとして保存すべく前記入力バッファ
に転送する。

【０００９】本発明の通信システムは、シリアルデータ
をパラレルデータに変換して該パラレルデータを他の装
置との間で入出力するシリアル通信装置と前記他の装置
を備えた通信システムであって、前記シリアル通信装置
は、前記シリアルデータおよび前記パラレルデータの一
方を他方に変換するシリアルパラレル変換部と、前記シ
リアルパラレル変換部によりシリアル−パラレル変換さ
れた第１のデータを保存する受信バッファと、前記シリ
アルパラレル変換部によりパラレル−シリアル変換され
るべき第２のデータを保存する送信バッファと、前記受
信バッファの前記第１のデータの少なくとも一部を第３
のデータとして保存するための出力バッファと、前記第
２のデータとして前記送信バッファに入力されるべきデ
ータの少なくとも一部を第４のデータとして保存するた
めの入力バッファと、第１のモードおよび第２のモード
のいずれか一方を選択的に切替えるためのスイッチと、
制御部とを備えてなり、前記制御部は、前記第１のモー
ドが選択されたときには、前記受信バッファから前記出
力バッファへの前記第１のデータの転送を禁止して該受
信バッファの前記第１のデータを前記他の装置に送信す
るとともに、前記他の装置からのデータが前記第４のデ
ータとして保存されるべく前記入力バッファに転送され
るのを禁止して該他の装置からのデータを前記第２のデ
ータとして前記送信バッファに送信し、また、前記第２
のモードが選択されたときには、前記受信バッファの前
記第１のデータの少なくとも一部を前記出力バッファに
転送するとともに、前記他の装置からのデータの少なく
とも一部を前記第４のデータとして保存すべく前記入力
バッファに転送し、前記第１のモードは、前記他の装置
がＣＰＵを有していないときに選択され、前記第２のモ
ードは、前記他の装置がＣＰＵを有しているときに選択
され、前記他の装置は、前記第２のモードが選択された
ときに、前記他の装置のタイミングで前記出力バッファ
の前記第３のデータの読み込みおよび前記入力バッファ
への前記第４のデータとして保存すべきデータの書き込
みを行う。

【００１０】

【発明の実施の形態】添付図面を参照して、本発明によ
るシリアル通信装置を以下に説明する。図７から図９に
示した上記のシリアル通信装置１０と同様な構成要素に
ついては、同一符号を付してその詳細な説明を省略す
る。

【００１１】図１は、本発明の一実施形態に係るシリア
ル通信装置の内部ブロックを示した図である。図２は、
本実施形態に係るシリアル通信装置の使用形態を示す図
である。図３は、外部コントローラ有り時の通信装置内
部の動作フロー図である。図４は、外部コントローラの
動作フロー図である。図５は、外部コントローラ無し時
の通信装置内部の動作フロー図である。図６は、外部コ
ントローラ無し時のＩ／Ｏコントロールタイミングの図
である。

【００１２】図１および図２に示すように、本実施形態
のシリアル通信装置９０は、シリアルデータをパラレル
データに変換して該パラレルデータを他の装置（制御装
置、マイクロコンピュータ）２０との間で入出力するも
のである。

【００１３】このシリアル通信装置９０は、前記シリア
ルデータおよび前記パラレルデータの一方を他方に変換
するシリアルパラレル変換部（通信コントローラ）２
と、通信コントローラ２により変換されたシリアル−パ
ラレル変換された第１のデータを保存する受信バッファ
（シリアル受信バッファ）３と、通信コントローラ２に
よりパラレル−シリアル変換されるべき第２のデータを
保存する送信バッファ（シリアル送信バッファ）４０と
を備えている。

【００１４】さらに、シリアル通信装置９０は、シリア
ル受信バッファ３に保存された前記第１のデータの少な
くとも一部を第３のデータとして保存するための出力バ
ッファ（外部出力バッファ）８を備えている。また、前
記第２のデータとしてシリアル送信バッファ４０に入力
されるべきデータの少なくとも一部を第４のデータとし
て保存するための入力バッファ（外部入力バッファ）９
を備えている。また、第１のモードおよび第２のモード
のいずれか一方を選択的に切替えるためのスイッチと、
制御部６０とを備えている。

【００１５】制御部６０は、前記第１のモード（外部Ｃ
ＰＵ無しモード）が選択されたときには、シリアル受信
バッファ３から外部出力バッファ８への前記第１のデー
タの転送を禁止して該シリアル受信バッファ３の前記第
１のデータを制御装置２０に送信するとともに、前記制
御装置２０からのデータが前記第４のデータとして保存
されるべく外部入力バッファ９に転送されるのを禁止し
て該制御装置２０からのデータを前記第２のデータとし
てシリアル送信バッファ４０に送信する。

【００１６】制御部６０は、前記第２のモード（外部Ｃ
ＰＵ有りモード）が選択されたときには、シリアル受信
バッファ３の前記第１のデータの少なくとも一部を外部
出力バッファ８に転送するとともに、制御装置２０から
のデータの少なくとも一部を外部入力バッファ９に転送
する。

【００１７】前記第１のモードは、制御装置２０がＣＰ
Ｕを有していないときに選択され、前記第２のモード
は、制御装置２０がＣＰＵを有しているときに選択され
る。制御装置２０は、前記第２のモードが選択されたと
きに、制御装置２０の有するＣＰＵのタイミング（制御
周期）で外部出力バッファ８の前記第３のデータの読み
込みおよび外部入力バッファ９への前記第４のデータと
して保存されるべきデータの書き込みを行う。

【００１８】以下、詳しく説明する。図１および図２に
示すように、シリアル通信装置９０は、外部のシリアル
入出力バス１からのシリアルデータを、通信コントロー
ラ２により、シリアル／パラレル（Ｓ／Ｐ）変換、自局
宛アドレスチェック、エラーチェック等を行う。自局宛
データであれば、その受信データを、シリアル通信装置
９０の内部のシリアル受信バッファ３に一旦セーブす
る。ここまでは、上記した従来例と同様である。

【００１９】ここで、セーブされた受信データの取扱い
は、外部ＣＰＵ（制御装置）モードが「有モード」のと
きと「無モード」のときとで異なる。なお、これらのモ
ード切替えは、図１中左下に記載したモード切替え入力
スイッチの操作により行われる。

【００２０】まず、外部ＣＰＵモードが「無モード」の
ときについて説明する。図１、図５および図６に示すよ
うに、シリアル受信バッファ３にセーブされた受信デー
タは、そのうちの受信アドレス、受信サブＮｏ（外部チ
ャネルデータエリアＡ２（図１中の「ｎ」））が返信バ
ッファ４０にコピーされる（図５中符号ＦＱ１参照）。
次いで、外部チャネルデータエリアＡ２が、アドレスバ
ス５を介して外部に出力される（図５中ＦＱ２および図
６中符号（ａ）参照）。

【００２１】次いで、前記受信データの外部出力データ
エリアＡ１が、データバス４を介してシリアル通信装置
９０の外部に出力される（図５中ＦＱ３および図６中
（ｂ））。タイミングコントローラ６から、外部データ
書き込み信号（／ＯＵＴ）がコントロールバス７を介し
て外部に出力される（ＦＱ４および図６の（ｂ））。

【００２２】引き続き、タイミングコントローラ６から
外部読み込み信号（／ＩＮ）が、コントロールバス７を
介して出力される（ＦＱ５および図６の（ｆ））。その
ときのデータバス４の入力データをシリアル送信バッフ
ァ４０のデータエリアに取り込む（ＦＱ６）。取り込み
完了後、通信コントローラ２によりシリアル入出力バス
１を通じてシリアル出力される（ＦＱ７）。

【００２３】次に、外部ＣＰＵモードが「有モード」の
ときについて説明する。図１、図３および図４に示すよ
うに、「有モード」のときには、ＣＰＵ付用データバッ
ファ５０（外部出力バッファ８および外部入力バッファ
９）が用いられる。シリアル入出力バス１からのシリア
ルデータを通信コントローラ２により正常受信した場
合、シリアル受信バッファ３に一旦セーブする（図３中
符号ＦＮ１参照）。次いで、自局アドレス等のヘッダデ
ータ（受信アドレス、受信サブＮｏ）を、シリアル受信
バッファ３から返信バッファ４０へコピーする（ＦＮ
２）。ここまでは、外部ＣＰＵモードが「無モード」の
ときと同じである。

【００２４】その後、シリアル受信バッファ３にセーブ
された受信データを、外部出力バッファ８の外部チャネ
ルデータエリア（チャネルアドレス，受信サブＮｏアド
レス）で示されるアドレスへセットする（ＦＮ３）。ま
た、外部入力バッファ９の同アドレス（受信サブＮｏア
ドレス）からデータを取出し、シリアル送信バッファ４
０のデータエリアにデータをセットする（ＦＮ４）。そ
の後、送信バッファ４０のデータを通信コントローラ２
によりシリアル送信（返信）する（ＦＮ５）。

【００２５】図２に示すように、外部制御装置２０は、
該制御装置２０の制御周期により任意に外部バッファ８
からデータを取出し、同データの処理を実行する。この
とき、外部出力バッファ８のアドレスは、外部制御装置
２０から出力（この場合、シリアル通信装置９０が入
力）、外部データ書き込み信号（／ＯＵＴ）も外部制御
装置２０から出力する。同様に、外部入力バッファ９へ
も外部制御装置２０から任意に書き込むことが可能であ
る。

【００２６】次に、本実施形態の動作について説明す
る。まず、外部ＣＰＵモードが「無モード」である場
合、シリアル受信データは、直接データバス４に出力さ
れる（図５のＦＱ３、図６の（ｂ））とともに、アドレ
ス信号がアドレスバス５に出力される（図５のＦＱ２、
図６の（ａ））。また、タイミングコントローラ６から
所定のタイミングにより、書き込み信号（／ＯＵＴ）が
コントローラバス７に出力される（図５のＦＱ４、図６
の（ｂ））。

【００２７】更に、読み込み信号（／ＩＮ）が出力され
（図５のＦＱ５、図６の（ｆ））、外部入力ポートのデ
ータが返信データとして直接読み込まれ、シリアル送信
される。したがって、受信から返信までの時間が非常に
短時間となり、送受信実行速度が高速となる。また、外
部制御装置等が不要となり小型化が図れる。

【００２８】一方、外部ＣＰＵモードが「有モード」で
ある場合、シリアル受信データは、シリアル通信装置９
０のバッファ８にセーブするのみでよく、また、シリア
ル返信データは、バッファ９からロードするのみでよ
い。したがって、外部制御装置２０の処理速度に依存す
ること無く高速に受信・返信することができる。

【００２９】外部制御装置２０は、自身の制御周期によ
り出力データを取出して出力し、必要な最新返信データ
をシリアル通信装置９０内部のバッファ９にセットする
のみでよく、従来のシリアル通信装置１０のように制御
途中に受信割込みにより制御周期を乱されることが無く
なり、制御周期の安定化を図ることができる。

【００３０】

【発明の効果】本発明のシリアル通信装置によれば、前
記受信バッファの前記第１のデータの少なくとも一部を
第３のデータとして保存するための出力バッファと、前
記第２のデータとして前記送信バッファに入力されるべ
きデータの少なくとも一部を第４のデータとして保存す
るための入力バッファと、第１のモードおよび第２のモ
ードのいずれか一方を選択的に切替えるためのスイッチ
と、制御部とを備え、前記制御部は、前記第１のモード
が選択されたときには、前記受信バッファから前記出力
バッファへの前記第１のデータの転送を禁止して該受信
バッファの前記第１のデータを前記他の装置に送信する
とともに、前記他の装置からのデータが前記第４のデー
タとして保存されるべく前記入力バッファに転送される
のを禁止して該他の装置からのデータを前記第２のデー
タとして前記送信バッファに送信し、また、前記第２の
モードが選択されたときには、前記受信バッファの前記
第１のデータの少なくとも一部を前記出力バッファに転
送するとともに、前記他の装置からのデータの少なくと
も一部を前記第４のデータとして保存すべく前記入力バ
ッファに転送するため、従来のように外部処理装置の処
理速度に左右されること無く通信の高速化を実現するこ
とができる。さらに、システムの小型化も実現すること
ができる。

【００３１】本発明の通信システムによれば、シリアル
データをパラレルデータに変換して該パラレルデータを
他の装置との間で入出力するシリアル通信装置と前記他
の装置を備えた通信システムであって、前記シリアル通
信装置は、前記受信バッファの前記第１のデータの少な
くとも一部を第３のデータとして保存するための出力バ
ッファと、前記第２のデータとして前記送信バッファに
入力されるべきデータの少なくとも一部を第４のデータ
として保存するための入力バッファと、第１のモードお
よび第２のモードのいずれか一方を選択的に切替えるた
めのスイッチと、制御部とを備えてなり、前記制御部
は、前記第１のモードが選択されたときには、前記受信
バッファから前記出力バッファへの前記第１のデータの
転送を禁止して該受信バッファの前記第１のデータを前
記他の装置に送信するとともに、前記他の装置からのデ
ータが前記第４のデータとして保存されるべく前記入力
バッファに転送されるのを禁止して該他の装置からのデ
ータを前記第２のデータとして前記送信バッファに送信
し、また、前記第２のモードが選択されたときには、前
記受信バッファの前記第１のデータの少なくとも一部を
前記出力バッファに転送するとともに、前記他の装置か
らのデータの少なくとも一部を前記第４のデータとして
保存すべく前記入力バッファに転送し、前記第１のモー
ドは、前記他の装置がＣＰＵを有していないときに選択
され、前記第２のモードは、前記他の装置がＣＰＵを有
しているときに選択され、前記他の装置は、前記第２の
モードが選択されたときに、前記他の装置のタイミング
で前記出力バッファの前記第３のデータの読み込みおよ
び前記入力バッファへの前記第４のデータとして保存す
べきデータの書き込みを行うため、上記の効果に加え
て、前記他の装置は、自身のタイミングにより前記出力
バッファの前記第３のデータを読み出して制御対象物に
向けて該第３のデータを出力できるとともに、必要な最
新返信データを前記第４のデータとして前記入力バッフ
ァに書き込みするのみでよく、従来のシリアル通信装置
のように制御途中に受信割込みにより制御周期を乱され
ることが無くなり、制御周期の安定化を図ることができ
る。

【図面の簡単な説明】

【図１】本発明の一実施形態に係るシリアル通信装置の
内部ブロックを示した図である。

【図２】本実施形態に係るシリアル通信装置の使用形態
を示す図である。

【図３】外部コントローラ有り時の通信装置内部の動作
フロー図である。

【図４】外部コントローラの動作フロー図である。

【図５】外部コントローラ無し時の通信装置内部の動作
フロー図である。

【図６】外部コントローラ無し時のＩ／Ｏコントロール
タイミングの図である。

【図７】従来一般のシリアル通信装置の内部ブロックを
示した図である。

【図８】従来一般のシリアル通信装置の使用形態を示す
図である。

【図９】従来一般のシリアル通信装置の受信・返信の処
理フローを示した図である。

【符号の説明】

１ シリアル入出力バス ２ シリアルパラレル変換部（通信コントローラ） ３ 受信バッファ（シリアル受信バッファ） ４ データバス ５ アドレスバス ７ コントロールバス ８ 出力バッファ（外部出力バッファ） ９ 入力バッファ（外部入力バッファ） ２０ 他の装置（マイクロコンピュータ、制御装置） ４０ 送信バッファ（シリアル送信バッファ） ６０ 制御部 ９０ シリアル通信装置

Claims (2)

【特許請求の範囲】
1. 【請求項１】 シリアルデータをパラレルデータに変換
   して該パラレルデータを他の装置（２０）との間で入出
   力するシリアル通信装置（９０）であって、 前記シリアルデータおよび前記パラレルデータの一方を
   他方に変換するシリアルパラレル変換部（２）と、 前記シリアルパラレル変換部（２）によりシリアル−パ
   ラレル変換された第１のデータを保存する受信バッファ
   （３）と、 前記シリアルパラレル変換部（２）によりパラレル−シ
   リアル変換されるべき第２のデータを保存する送信バッ
   ファ（４０）と、 前記受信バッファ（３）の前記第１のデータの少なくと
   も一部を第３のデータとして保存するための出力バッフ
   ァ（８）と、 前記第２のデータとして前記送信バッファ（４０）に入
   力されるべきデータの少なくとも一部を第４のデータと
   して保存するための入力バッファ（９）と、 第１のモードおよび第２のモードのいずれか一方を選択
   的に切替えるためのスイッチと、 制御部（６０）とを備え、 前記制御部（６０）は、前記第１のモードが選択された
   ときには、前記受信バッファ（３）から前記出力バッフ
   ァ（８）への前記第１のデータの転送を禁止して該受信
   バッファ（３）の前記第１のデータを前記他の装置（２
   ０）に送信するとともに、前記他の装置（２０）からの
   データが前記第４のデータとして保存されるべく前記入
   力バッファ（９）に転送されるのを禁止して該他の装置
   （２０）からのデータを前記第２のデータとして前記送
   信バッファ（４０）に送信し、また、 前記第２のモードが選択されたときには、前記受信バッ
   ファ（３）の前記第１のデータの少なくとも一部を前記
   出力バッファ（８）に転送するとともに、前記他の装置
   （２０）からのデータの少なくとも一部を前記第４のデ
   ータとして保存すべく前記入力バッファ（９）に転送す
   る、シリアル通信装置。
2. 【請求項２】 シリアルデータをパラレルデータに変換
   して該パラレルデータを他の装置（２０）との間で入出
   力するシリアル通信装置（９０）と前記他の装置（２
   ０）を備えた通信システムであって、 前記シリアル通信装置（９０）は、 前記シリアルデータおよび前記パラレルデータの一方を
   他方に変換するシリアルパラレル変換部（２）と、 前記シリアルパラレル変換部（２）によりシリアル−パ
   ラレル変換された第１のデータを保存する受信バッファ
   （３）と、 前記シリアルパラレル変換部（２）によりパラレル−シ
   リアル変換されるべき第２のデータを保存する送信バッ
   ファ（４０）と、 前記受信バッファ（３）の前記第１のデータの少なくと
   も一部を第３のデータとして保存するための出力バッフ
   ァ（８）と、 前記第２のデータとして前記送信バッファ（４０）に入
   力されるべきデータの少なくとも一部を第４のデータと
   して保存するための入力バッファ（９）と、 第１のモードおよび第２のモードのいずれか一方を選択
   的に切替えるためのスイッチと、 制御部（６０）とを備えてなり、 前記制御部（６０）は、前記第１のモードが選択された
   ときには、前記受信バッファ（３）から前記出力バッフ
   ァ（８）への前記第１のデータの転送を禁止して該受信
   バッファ（３）の前記第１のデータを前記他の装置（２
   ０）に送信するとともに、前記他の装置（２０）からの
   データが前記第４のデータとして保存されるべく前記入
   力バッファ（９）に転送されるのを禁止して該他の装置
   （２０）からのデータを前記第２のデータとして前記送
   信バッファ（４０）に送信し、また、 前記第２のモードが選択されたときには、前記受信バッ
   ファ（３）の前記第１のデータの少なくとも一部を前記
   出力バッファ（８）に転送するとともに、前記他の装置
   （２０）からのデータの少なくとも一部を前記第４のデ
   ータとして保存すべく前記入力バッファ（９）に転送
   し、 前記第１のモードは、前記他の装置（２０）がＣＰＵを
   有していないときに選択され、前記第２のモードは、前
   記他の装置（２０）がＣＰＵを有しているときに選択さ
   れ、 前記他の装置（２０）は、前記第２のモードが選択され
   たときに、前記他の装置（２０）のタイミングで前記出
   力バッファ（８）の前記第３のデータの読み込みおよび
   前記入力バッファ（９）への前記第４のデータとして保
   存すべきデータの書き込みを行う通信システム。