JPH11341809A - 電源回路 - Google Patents
電源回路Info
- Publication number
- JPH11341809A JPH11341809A JP14585798A JP14585798A JPH11341809A JP H11341809 A JPH11341809 A JP H11341809A JP 14585798 A JP14585798 A JP 14585798A JP 14585798 A JP14585798 A JP 14585798A JP H11341809 A JPH11341809 A JP H11341809A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- terminal
- power supply
- supply circuit
- zener diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Rectifiers (AREA)
Abstract
(57)【要約】
【課題】電源回路効率を向上させ、変流手段を小形化す
ること。 【解決手段】整流手段２と、クリップ手段３と、平滑手
段４と、定電圧化手段５とを備え、上記クリップ手段３
を、整流手段２のプラス側出力端子にサイリスタ3-1 の
アノード端子とダイオード3-2 のアノード端子を接続
し、ダイオード3-2のカソード端子をツェナダイオード3
-3 のカソード端子と平滑手段４の片側端子に接続し、
ツェナダイオード3-3 のアノード端子をサイリスタ3-1
のゲート端子と抵抗3-4 の片側端子に接続し、サイリス
タ3-1 のカソード端子と抵抗3-4 の他側端子を整流手段
２のマイナス側出力端子である基準電位に接続して構成
し、安定化前の電圧レベルがツェナダイオード3-3 のツ
ェナ電圧以上となった場合にサイリスタ3-1 をＯＮ制御
する。
ること。 【解決手段】整流手段２と、クリップ手段３と、平滑手
段４と、定電圧化手段５とを備え、上記クリップ手段３
を、整流手段２のプラス側出力端子にサイリスタ3-1 の
アノード端子とダイオード3-2 のアノード端子を接続
し、ダイオード3-2のカソード端子をツェナダイオード3
-3 のカソード端子と平滑手段４の片側端子に接続し、
ツェナダイオード3-3 のアノード端子をサイリスタ3-1
のゲート端子と抵抗3-4 の片側端子に接続し、サイリス
タ3-1 のカソード端子と抵抗3-4 の他側端子を整流手段
２のマイナス側出力端子である基準電位に接続して構成
し、安定化前の電圧レベルがツェナダイオード3-3 のツ
ェナ電圧以上となった場合にサイリスタ3-1 をＯＮ制御
する。
Description
【０００１】
【発明の属する技術分野】本発明は、交流電流を入力と
し安定化された直流電圧を出力する電源回路に係り、特
に絶縁用の変流手段を備えた電源回路の改良に関するも
のである。
し安定化された直流電圧を出力する電源回路に係り、特
に絶縁用の変流手段を備えた電源回路の改良に関するも
のである。
【０００２】
【従来の技術】従来から、絶縁用の変流器を備え、交流
電流を入力とし安定化された直流電圧を出力する電源回
路は、入力電流の増加および出力負担の減少により、変
流器の二次側のエネルギーが過剰状態となった場合に、
平滑回路および定電圧化回路で許容できる電圧レベル以
上に変流器の二次側電圧が上昇することを防止する目的
で、ツェナダイオードにより所定電圧でクリップさせる
構成としている。
電流を入力とし安定化された直流電圧を出力する電源回
路は、入力電流の増加および出力負担の減少により、変
流器の二次側のエネルギーが過剰状態となった場合に、
平滑回路および定電圧化回路で許容できる電圧レベル以
上に変流器の二次側電圧が上昇することを防止する目的
で、ツェナダイオードにより所定電圧でクリップさせる
構成としている。
【０００３】図１４は、この種の従来の電源回路の構成
例を示す回路図である。図１４に示すように、従来の電
源回路は、入力電流を変流器１により絶縁し、整流器２
により変流器１の二次側の電流を整流し、整流器２のプ
ラス側出力端子にツェナダイオード３−７のカソード端
子および後段の平滑用コンデンサ４の片側端子を接続
し、整流器２のマイナス側出力端子にツェナダイオード
３−７のアノード端子および平滑用コンデンサ４の他側
端子を接続する構成としており、定電圧化回路５の前段
電圧を、ツェナダイオード３−７のツェナ電圧以下にク
リップするようにしている。
例を示す回路図である。図１４に示すように、従来の電
源回路は、入力電流を変流器１により絶縁し、整流器２
により変流器１の二次側の電流を整流し、整流器２のプ
ラス側出力端子にツェナダイオード３−７のカソード端
子および後段の平滑用コンデンサ４の片側端子を接続
し、整流器２のマイナス側出力端子にツェナダイオード
３−７のアノード端子および平滑用コンデンサ４の他側
端子を接続する構成としており、定電圧化回路５の前段
電圧を、ツェナダイオード３−７のツェナ電圧以下にク
リップするようにしている。
【０００４】
【発明が解決しようとする課題】しかしながら、上記の
ような従来の電源回路においては、変流器１の二次側に
発生する電圧を所定レベルに抑えるためにツェナダイオ
ード３−７でクリップさせることより、ツェナダイオー
ド３−７によって消費されるエネルギーは無駄な損失と
なり、電源回路の効率を低下させている。
ような従来の電源回路においては、変流器１の二次側に
発生する電圧を所定レベルに抑えるためにツェナダイオ
ード３−７でクリップさせることより、ツェナダイオー
ド３−７によって消費されるエネルギーは無駄な損失と
なり、電源回路の効率を低下させている。
【０００５】また、電源回路の効率が悪いことから、負
担の大きな変流器１を使用する必要があり、変流器１の
コアサイズを小さくすることができないという問題があ
る。本発明の目的は、入力電流の増加および出力負担の
減少により変流手段の二次側のエネルギーが過剰状態と
なった場合には、エネルギー過剰となる時間のみ変流手
段の二次側を短絡モードとすることで電源回路効率を向
上させ、変流手段の負担を小さくすることで変流手段を
小形化することが可能な電源回路を提供することにあ
る。
担の大きな変流器１を使用する必要があり、変流器１の
コアサイズを小さくすることができないという問題があ
る。本発明の目的は、入力電流の増加および出力負担の
減少により変流手段の二次側のエネルギーが過剰状態と
なった場合には、エネルギー過剰となる時間のみ変流手
段の二次側を短絡モードとすることで電源回路効率を向
上させ、変流手段の負担を小さくすることで変流手段を
小形化することが可能な電源回路を提供することにあ
る。
【０００６】
【課題を解決するための手段】上記の目的を達成するた
めに、交流電流を入力とし安定化された直流電圧を出力
する電源回路において、請求項１の発明では、入力電流
を絶縁す変流手段の二次側の電流を整流する整流手段
と、変流手段の二次側に発生する電圧を所定レベルに抑
えるためのクリップ手段と、クリップ手段から出力され
る電圧を平滑する平滑手段と、平滑手段による平滑後の
電圧を所定のレベルの電圧に安定化させる定電圧化手段
とを備え、上記クリップ手段を、整流手段のプラス側出
力端子にサイリスタのアノード端子およびダイオードの
アノード端子を接続し、ダイオードのカソード端子をツ
ェナダイオードのカソード端子および平滑手段の片側端
子に接続し、ツェナダイオードのアノード端子をサイリ
スタのゲート端子および抵抗の片側端子に接続し、サイ
リスタのカソード端子および抵抗の他側端子を整流手段
のマイナス側出力端子である基準電位に接続して構成
し、安定化前の電圧レベルがツェナダイオードのツェナ
電圧以上となった場合にサイリスタをＯＮ制御するよう
にしている。
めに、交流電流を入力とし安定化された直流電圧を出力
する電源回路において、請求項１の発明では、入力電流
を絶縁す変流手段の二次側の電流を整流する整流手段
と、変流手段の二次側に発生する電圧を所定レベルに抑
えるためのクリップ手段と、クリップ手段から出力され
る電圧を平滑する平滑手段と、平滑手段による平滑後の
電圧を所定のレベルの電圧に安定化させる定電圧化手段
とを備え、上記クリップ手段を、整流手段のプラス側出
力端子にサイリスタのアノード端子およびダイオードの
アノード端子を接続し、ダイオードのカソード端子をツ
ェナダイオードのカソード端子および平滑手段の片側端
子に接続し、ツェナダイオードのアノード端子をサイリ
スタのゲート端子および抵抗の片側端子に接続し、サイ
リスタのカソード端子および抵抗の他側端子を整流手段
のマイナス側出力端子である基準電位に接続して構成
し、安定化前の電圧レベルがツェナダイオードのツェナ
電圧以上となった場合にサイリスタをＯＮ制御するよう
にしている。
【０００７】従って、請求項１の発明の電源回路におい
ては、安定化前の電圧レベルがツェナダイオードのツェ
ナ電圧以上となった場合に、クリップ手段のサイリスタ
をＯＮ制御することにより、変流手段の二次側に発生す
る電圧をサイリスタのＯＮ電圧に抑えることで、入力負
担を軽減することができ、電源回路効率を向上させるこ
とができ、変流手段の負担を小さくすることで、変流手
段のコアサイズを小形化することができる。
ては、安定化前の電圧レベルがツェナダイオードのツェ
ナ電圧以上となった場合に、クリップ手段のサイリスタ
をＯＮ制御することにより、変流手段の二次側に発生す
る電圧をサイリスタのＯＮ電圧に抑えることで、入力負
担を軽減することができ、電源回路効率を向上させるこ
とができ、変流手段の負担を小さくすることで、変流手
段のコアサイズを小形化することができる。
【０００８】また、請求項２の発明では、入力電流を絶
縁する変流手段の二次側の電流を整流する整流手段と、
変流手段の二次側に発生する電圧を所定レベルに抑える
ためのクリップ手段と、クリップ手段から出力される電
圧を平滑する平滑手段と、平滑手段による平滑後の電圧
を所定のレベルの電圧に安定化させる定電圧化手段とを
備え、上記クリップ手段を、変流手段の二次側にトライ
アックの第１および第２の端子を接続し、整流手段のプ
ラス側出力端子にツェナダイオードのカソード端子およ
び平滑手段の片側端子を接続し、ツェナダイオードのア
ノード端子をトライアックのゲート端子および抵抗の片
側端子に接続し、抵抗の他側端子を整流手段のマイナス
側出力端子である基準電位に接続して構成し、安定化前
の電圧レベルがツェナダイオードのツェナ電圧以上とな
った場合にトライアックをＯＮ制御するようにしてい
る。
縁する変流手段の二次側の電流を整流する整流手段と、
変流手段の二次側に発生する電圧を所定レベルに抑える
ためのクリップ手段と、クリップ手段から出力される電
圧を平滑する平滑手段と、平滑手段による平滑後の電圧
を所定のレベルの電圧に安定化させる定電圧化手段とを
備え、上記クリップ手段を、変流手段の二次側にトライ
アックの第１および第２の端子を接続し、整流手段のプ
ラス側出力端子にツェナダイオードのカソード端子およ
び平滑手段の片側端子を接続し、ツェナダイオードのア
ノード端子をトライアックのゲート端子および抵抗の片
側端子に接続し、抵抗の他側端子を整流手段のマイナス
側出力端子である基準電位に接続して構成し、安定化前
の電圧レベルがツェナダイオードのツェナ電圧以上とな
った場合にトライアックをＯＮ制御するようにしてい
る。
【０００９】従って、請求項２の発明の電源回路におい
ては、安定化前の電圧レベルがツェナダイオードのツェ
ナ電圧以上となった場合に、クリップ手段のトライアッ
クをＯＮ制御することにより、変流手段の二次側に発生
する電圧をトライアックのＯＮ電圧に抑えることで、入
力負担を軽減することができ、電源回路効率を向上させ
ることができ、変流手段の負担を小さくすることで、変
流手段のコアサイズを小形化することができる。
ては、安定化前の電圧レベルがツェナダイオードのツェ
ナ電圧以上となった場合に、クリップ手段のトライアッ
クをＯＮ制御することにより、変流手段の二次側に発生
する電圧をトライアックのＯＮ電圧に抑えることで、入
力負担を軽減することができ、電源回路効率を向上させ
ることができ、変流手段の負担を小さくすることで、変
流手段のコアサイズを小形化することができる。
【００１０】さらに、請求項３の発明では、入力電流を
絶縁する変流手段の二次側の電流を整流する整流器と、
変流手段の二次側に発生する電圧を所定レベルに抑える
ためのクリップ手段と、クリップ手段から出力される電
圧を平滑する平滑手段と、平滑手段による平滑後の電圧
を所定のレベルの電圧に安定化させる定電圧化手段とを
備え、上記クリップ手段を、整流手段のプラス側出力端
子に電界効果トランジスタ（ＦＥＴ）のドレイン端子お
よびダイオードのアノード端子を接続し、ダイオードの
カソード端子をツェナダイオードのカソード端子および
平滑手段の片側端子に接続し、ツェナダイオードのアノ
ード端子を電界効果トランジスタのゲート端子および抵
抗の片側端子に接続し、電界効果トランジスタのソース
端子および抵抗の他側端子を整流手段のマイナス側出力
端子である基準電位に接続して構成し、安定化前の電圧
レベルがツェナダイオードのツェナ電圧以上となった場
合に電界効果トランジスタをＯＮ制御するようにしてい
る。
絶縁する変流手段の二次側の電流を整流する整流器と、
変流手段の二次側に発生する電圧を所定レベルに抑える
ためのクリップ手段と、クリップ手段から出力される電
圧を平滑する平滑手段と、平滑手段による平滑後の電圧
を所定のレベルの電圧に安定化させる定電圧化手段とを
備え、上記クリップ手段を、整流手段のプラス側出力端
子に電界効果トランジスタ（ＦＥＴ）のドレイン端子お
よびダイオードのアノード端子を接続し、ダイオードの
カソード端子をツェナダイオードのカソード端子および
平滑手段の片側端子に接続し、ツェナダイオードのアノ
ード端子を電界効果トランジスタのゲート端子および抵
抗の片側端子に接続し、電界効果トランジスタのソース
端子および抵抗の他側端子を整流手段のマイナス側出力
端子である基準電位に接続して構成し、安定化前の電圧
レベルがツェナダイオードのツェナ電圧以上となった場
合に電界効果トランジスタをＯＮ制御するようにしてい
る。
【００１１】従って、請求項３の発明の電源回路におい
ては、安定化前の電圧レベルがツェナダイオードのツェ
ナ電圧以上となった場合に、クリップ回路の電界効果ト
ランジスタをＯＮ制御することにより、変流器の二次側
に発生する電圧を電界効果トランジスタのＯＮ電圧に抑
えることで、入力負担を軽減することができ、電源回路
効率を向上させることができ、変流器の負担を小さくす
ることで、変流器のコアサイズを小形化することができ
る。
ては、安定化前の電圧レベルがツェナダイオードのツェ
ナ電圧以上となった場合に、クリップ回路の電界効果ト
ランジスタをＯＮ制御することにより、変流器の二次側
に発生する電圧を電界効果トランジスタのＯＮ電圧に抑
えることで、入力負担を軽減することができ、電源回路
効率を向上させることができ、変流器の負担を小さくす
ることで、変流器のコアサイズを小形化することができ
る。
【００１２】一方、請求項４の発明では、上記請求項１
乃至請求項３のいずれか１項の発明の電源回路におい
て、定電圧化手段を、三端子レギュレータＩＣから構成
したシリーズレギュレータ回路としている。
乃至請求項３のいずれか１項の発明の電源回路におい
て、定電圧化手段を、三端子レギュレータＩＣから構成
したシリーズレギュレータ回路としている。
【００１３】従って、請求項４の発明の電源回路におい
ては、定電圧化手段を三端子レギュレータＩＣから構成
することにより、三端子レギュレータＩＣによって定ま
る電圧を出力電圧とすることができる。
ては、定電圧化手段を三端子レギュレータＩＣから構成
することにより、三端子レギュレータＩＣによって定ま
る電圧を出力電圧とすることができる。
【００１４】また、請求項５の発明では、上記請求項１
乃至請求項３のいずれか１項の発明の電源回路におい
て、定電圧化手段を、トランジスタとツェナダイオード
と抵抗とから構成したシリーズレギュレータ回路として
いる。
乃至請求項３のいずれか１項の発明の電源回路におい
て、定電圧化手段を、トランジスタとツェナダイオード
と抵抗とから構成したシリーズレギュレータ回路として
いる。
【００１５】従って、請求項５の発明の電源回路におい
ては、定電圧化手段をトランジスタとツェナダイオード
と抵抗とから構成したシリーズレギュレータ回路とする
ことにより、ツェナダイオードのツェナ電圧からトラン
ジスタのベース・エミッタ間電圧を引いた電圧を出力電
圧とすることができる。
ては、定電圧化手段をトランジスタとツェナダイオード
と抵抗とから構成したシリーズレギュレータ回路とする
ことにより、ツェナダイオードのツェナ電圧からトラン
ジスタのベース・エミッタ間電圧を引いた電圧を出力電
圧とすることができる。
【００１６】さらに、請求項６の発明では、上記請求項
１乃至請求項３のいずれか１項の発明の電源回路におい
て、定電圧化手段を、スイッチングレギュレータ回路か
ら構成している。
１乃至請求項３のいずれか１項の発明の電源回路におい
て、定電圧化手段を、スイッチングレギュレータ回路か
ら構成している。
【００１７】従って、請求項６の発明の電源回路におい
ては、定電圧化手段をスイッチングレギュレータ回路か
ら構成することにより、定電圧化手段の効率をより一層
向上させることができる。
ては、定電圧化手段をスイッチングレギュレータ回路か
ら構成することにより、定電圧化手段の効率をより一層
向上させることができる。
【００１８】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。 （第１の実施の形態：請求項１に対応）図１は、本実施
の形態による電源回路の一構成例を示す回路図であり、
図１４と同一要素には同一符号を付して示している。
て図面を参照して詳細に説明する。 （第１の実施の形態：請求項１に対応）図１は、本実施
の形態による電源回路の一構成例を示す回路図であり、
図１４と同一要素には同一符号を付して示している。
【００１９】すなわち、本実施の形態の電源回路は、図
１に示すように、入力電流を絶縁する変流手段である変
流器１の二次側の電流を整流する整流手段である整流器
２と、変流器１の二次側に発生する電圧を所定レベルに
抑えるためのクリップ手段であるクリップ回路３と、ク
リップ回路３から出力される電圧を平滑する平滑手段で
ある平滑用コンデンサ４と、平滑用コンデンサ４による
平滑後の電圧を所定のレベルの電圧に安定化させ直流電
圧を出力する定電圧化手段である定電圧化回路５とから
構成している。
１に示すように、入力電流を絶縁する変流手段である変
流器１の二次側の電流を整流する整流手段である整流器
２と、変流器１の二次側に発生する電圧を所定レベルに
抑えるためのクリップ手段であるクリップ回路３と、ク
リップ回路３から出力される電圧を平滑する平滑手段で
ある平滑用コンデンサ４と、平滑用コンデンサ４による
平滑後の電圧を所定のレベルの電圧に安定化させ直流電
圧を出力する定電圧化手段である定電圧化回路５とから
構成している。
【００２０】ここで、クリップ回路３は、整流器２のプ
ラス側出力端子にサイリスタ３−１のアノード端子およ
びダイオード３−２のアノード端子を接続し、ダイオー
ド３−２のカソード端子をツェナダイオード３−３のカ
ソード端子および平滑コンデンサ４の片側端子に接続
し、ツェナダイオード３−３のアノード端子をサイリス
タ３−１のゲート端子および抵抗３−４の片側端子に接
続し、サイリスタ３−１のカソード端子および抵抗３−
４の他側端子を整流器２のマイナス側出力端子である基
準電位に接続して構成し、安定化前の電圧レベルがツェ
ナダイオード３−３のツェナ電圧以上となった場合に、
サイリスタ３−１をＯＮ制御するようにしている。
ラス側出力端子にサイリスタ３−１のアノード端子およ
びダイオード３−２のアノード端子を接続し、ダイオー
ド３−２のカソード端子をツェナダイオード３−３のカ
ソード端子および平滑コンデンサ４の片側端子に接続
し、ツェナダイオード３−３のアノード端子をサイリス
タ３−１のゲート端子および抵抗３−４の片側端子に接
続し、サイリスタ３−１のカソード端子および抵抗３−
４の他側端子を整流器２のマイナス側出力端子である基
準電位に接続して構成し、安定化前の電圧レベルがツェ
ナダイオード３−３のツェナ電圧以上となった場合に、
サイリスタ３−１をＯＮ制御するようにしている。
【００２１】次に、以上のように構成した本実施の形態
の電源回路の作用について説明する。図１において、入
力電流は変流器１により絶縁され、変流器１の二次側の
電流が、整流器２により整流された信号に変換される。
の電源回路の作用について説明する。図１において、入
力電流は変流器１により絶縁され、変流器１の二次側の
電流が、整流器２により整流された信号に変換される。
【００２２】この整流器２により整流された信号はクリ
ップ回路３に入力され、クリップ回路３から出力される
信号が平滑用コンデンサ４により平滑され、この平滑さ
れた信号が、定電圧化回路５により安定化された直流電
圧として出力される。
ップ回路３に入力され、クリップ回路３から出力される
信号が平滑用コンデンサ４により平滑され、この平滑さ
れた信号が、定電圧化回路５により安定化された直流電
圧として出力される。
【００２３】ここで、平滑用コンデンサ４の両端電圧レ
ベルが、クリップ回路３のツェナダイオード３−３のツ
ェナ電圧以下の場合には、ツェナダイオード３−３に電
流が流れず、サイリスタ３−１のゲート端子に電圧が印
加されないため、サイリスタ３−１はＯＦＦ状態にな
る。
ベルが、クリップ回路３のツェナダイオード３−３のツ
ェナ電圧以下の場合には、ツェナダイオード３−３に電
流が流れず、サイリスタ３−１のゲート端子に電圧が印
加されないため、サイリスタ３−１はＯＦＦ状態にな
る。
【００２４】一方、平滑用コンデンサ４の両端電圧レベ
ルが、クリップ回路３のツェナダイオード３−３のツェ
ナ電圧以上の場合には、ツェナダイオード３−３に電流
が流れ、サイリスタ３−１のゲート端子にプラス電圧が
印加されるため、サイリスタ３−１はＯＮ状態になる。
ルが、クリップ回路３のツェナダイオード３−３のツェ
ナ電圧以上の場合には、ツェナダイオード３−３に電流
が流れ、サイリスタ３−１のゲート端子にプラス電圧が
印加されるため、サイリスタ３−１はＯＮ状態になる。
【００２５】そして、サイリスタ３−１がＯＮ状態にな
ると、整流器２の出力端子間を短絡状態とすることにな
り、整流器２の出力端子間の電圧は、サイリスタ３−１
のＯＮ電圧である約１Ｖ以下に抑えられ、変流器１の二
次側電圧は、整流器２の出力端子間電圧に整流器２（ダ
イオード１個分）のドロップ電圧を加算した約１．５Ｖ
に抑えられる。
ると、整流器２の出力端子間を短絡状態とすることにな
り、整流器２の出力端子間の電圧は、サイリスタ３−１
のＯＮ電圧である約１Ｖ以下に抑えられ、変流器１の二
次側電圧は、整流器２の出力端子間電圧に整流器２（ダ
イオード１個分）のドロップ電圧を加算した約１．５Ｖ
に抑えられる。
【００２６】定電圧化回路５から出力される安定化され
た直流出力電圧レベルを例えばプラス５Ｖとし、正常に
安定化できる定電圧化回路５の入力電圧最小値をプラス
７Ｖとした場合には、ツェナダイオード３−３のツェナ
電圧レベルは（７Ｖ＋α）の８Ｖ程度とすれば良く、こ
の場合には定電圧化回路５の入力電圧レベルは、出力負
荷条件および入力電流条件に変化があった場合でも、ツ
ェナダイオード３−３のツェナ電圧の８Ｖ程度以上とな
ることはない。
た直流出力電圧レベルを例えばプラス５Ｖとし、正常に
安定化できる定電圧化回路５の入力電圧最小値をプラス
７Ｖとした場合には、ツェナダイオード３−３のツェナ
電圧レベルは（７Ｖ＋α）の８Ｖ程度とすれば良く、こ
の場合には定電圧化回路５の入力電圧レベルは、出力負
荷条件および入力電流条件に変化があった場合でも、ツ
ェナダイオード３−３のツェナ電圧の８Ｖ程度以上とな
ることはない。
【００２７】また、ダイオード３−２のアノード端子側
の整流器２の出力端子間電圧は、平滑用コンデンサ４の
両端電圧が、ツェナダイオード３−３のツェナ電圧以下
の場合にはクリップをかけず、ツェナダイオード３−３
のツェナ電圧以上の場合には、約１Ｖ以下に断続的にク
リップがかかる。
の整流器２の出力端子間電圧は、平滑用コンデンサ４の
両端電圧が、ツェナダイオード３−３のツェナ電圧以下
の場合にはクリップをかけず、ツェナダイオード３−３
のツェナ電圧以上の場合には、約１Ｖ以下に断続的にク
リップがかかる。
【００２８】図２は、本電源回路におけるシミュレーシ
ョンによる各部の電圧波形の一例を示す図である。図２
において、Ａは整流器２の出力電圧波形、Ｂは定電圧化
回路５の入力電圧波形をそれぞれ表わし、Ｃは定電圧化
回路５の出力電圧波形を表わす。
ョンによる各部の電圧波形の一例を示す図である。図２
において、Ａは整流器２の出力電圧波形、Ｂは定電圧化
回路５の入力電圧波形をそれぞれ表わし、Ｃは定電圧化
回路５の出力電圧波形を表わす。
【００２９】定電圧化回路５は、入力電圧をプラス５Ｖ
電圧に安定化させ、ツェナダイオード３−３のツェナ電
圧は８Ｖとしている。上述したように、本実施の形態の
電源回路においては、定電圧化回路５に必要なエネルギ
ーを確保すると共に、入力電流の増加および出力負担の
減少による変流器１の二次側のエネルギー過剰状態時に
のみ、変流器１の二次側をクリップすることで、入力負
担を軽減することができ、電源回路効率を向上させるこ
とができ、変流器１の負担を小さくすることで、変流器
１のコアサイズを小形化することが可能となる。
電圧に安定化させ、ツェナダイオード３−３のツェナ電
圧は８Ｖとしている。上述したように、本実施の形態の
電源回路においては、定電圧化回路５に必要なエネルギ
ーを確保すると共に、入力電流の増加および出力負担の
減少による変流器１の二次側のエネルギー過剰状態時に
のみ、変流器１の二次側をクリップすることで、入力負
担を軽減することができ、電源回路効率を向上させるこ
とができ、変流器１の負担を小さくすることで、変流器
１のコアサイズを小形化することが可能となる。
【００３０】さらに、電源回路効率を向上させること
で、発熱を抑えた電源回路を得ることが可能となる。 （変形例１：請求項４に対応）図３は、本実施の形態に
よる電源回路の他の構成例を示す回路図であり、図１と
同一部分には同一符号を付してその説明を省略し、ここ
では異なる部分についてのみ述べる。
で、発熱を抑えた電源回路を得ることが可能となる。 （変形例１：請求項４に対応）図３は、本実施の形態に
よる電源回路の他の構成例を示す回路図であり、図１と
同一部分には同一符号を付してその説明を省略し、ここ
では異なる部分についてのみ述べる。
【００３１】すなわち、本実施の形態の電源回路は、図
３に示すように、図１における定電圧化回路５を、三端
子レギュレータＩＣ５−１から構成したシリーズレギュ
レータ回路としている。
３に示すように、図１における定電圧化回路５を、三端
子レギュレータＩＣ５−１から構成したシリーズレギュ
レータ回路としている。
【００３２】従って、本実施の形態の電源回路において
は、前記と同様の効果を有するのに加えて、定電圧化回
路５を三端子レギュレータＩＣ５−１から構成すること
により、三端子レギュレータＩＣ５−１によって定まる
電圧を出力電圧とすることが可能となる。
は、前記と同様の効果を有するのに加えて、定電圧化回
路５を三端子レギュレータＩＣ５−１から構成すること
により、三端子レギュレータＩＣ５−１によって定まる
電圧を出力電圧とすることが可能となる。
【００３３】（変形例２：請求項７に対応）図４は、本
実施の形態による電源回路の他の構成例を示す回路図で
あり、図１と同一部分には同一符号を付してその説明を
省略し、ここでは異なる部分についてのみ述べる。
実施の形態による電源回路の他の構成例を示す回路図で
あり、図１と同一部分には同一符号を付してその説明を
省略し、ここでは異なる部分についてのみ述べる。
【００３４】すなわち、本実施の形態の電源回路は、図
４に示すように、図１における定電圧化回路５を、トラ
ンジスタ５−２とツェナダイオード５−４と抵抗５−３
とから構成したシリーズレギュレータ回路とし、平滑用
コンデンサ４のプラス側端子をトランジスタ５−２のコ
レクタ端子および抵抗５−３の片側端子に接続し、抵抗
５−３の他側端子をトランジスタ５−２のベース端子お
よびツェナダイオード５−４のカソード端子に接続し、
ツェナダイオード５−４のアノード端子を平滑用コンデ
ンサ４のマイナス側端子に接続している。
４に示すように、図１における定電圧化回路５を、トラ
ンジスタ５−２とツェナダイオード５−４と抵抗５−３
とから構成したシリーズレギュレータ回路とし、平滑用
コンデンサ４のプラス側端子をトランジスタ５−２のコ
レクタ端子および抵抗５−３の片側端子に接続し、抵抗
５−３の他側端子をトランジスタ５−２のベース端子お
よびツェナダイオード５−４のカソード端子に接続し、
ツェナダイオード５−４のアノード端子を平滑用コンデ
ンサ４のマイナス側端子に接続している。
【００３５】従って、本実施の形態の電源回路において
は、前記と同様の効果を有するのに加えて、定電圧化回
路５をトランジスタ５−２とツェナダイオード５−４と
抵抗５−３とから構成したシリーズレギュレータ回路と
することにより、ツェナダイオード５−４のツェナ電圧
からトランジスタ５−２のベース・エミッタ間電圧を引
いた電圧を出力電圧とすることが可能となる。
は、前記と同様の効果を有するのに加えて、定電圧化回
路５をトランジスタ５−２とツェナダイオード５−４と
抵抗５−３とから構成したシリーズレギュレータ回路と
することにより、ツェナダイオード５−４のツェナ電圧
からトランジスタ５−２のベース・エミッタ間電圧を引
いた電圧を出力電圧とすることが可能となる。
【００３６】（変形例３：請求項１０に対応）図５は、
本実施の形態による電源回路の他の構成例を示す回路図
であり、図１と同一部分には同一符号を付してその説明
を省略し、ここでは異なる部分についてのみ述べる。
本実施の形態による電源回路の他の構成例を示す回路図
であり、図１と同一部分には同一符号を付してその説明
を省略し、ここでは異なる部分についてのみ述べる。
【００３７】すなわち、本実施の形態の電源回路は、図
５に示すように、図１における定電圧化回路５を、スイ
ッチングレギュレータ回路５−５から構成している。従
って、本実施の形態の電源回路においては、前記と同様
の効果を有するのに加えて、定電圧化回路５を、スイッ
チングレギュレータ回路５−５から構成することによ
り、定電圧化回路５の効率をより一層向上させることが
可能となる。
５に示すように、図１における定電圧化回路５を、スイ
ッチングレギュレータ回路５−５から構成している。従
って、本実施の形態の電源回路においては、前記と同様
の効果を有するのに加えて、定電圧化回路５を、スイッ
チングレギュレータ回路５−５から構成することによ
り、定電圧化回路５の効率をより一層向上させることが
可能となる。
【００３８】（第２の実施の形態：請求項２に対応）図
６は、本実施の形態による電源回路の一構成例を示す回
路図であり、図１４と同一要素には同一符号を付して示
している。
６は、本実施の形態による電源回路の一構成例を示す回
路図であり、図１４と同一要素には同一符号を付して示
している。
【００３９】すなわち、本実施の形態の電源回路は、図
６に示すように、入力電流を絶縁する変流手段である変
流器１の二次側の電流を整流する整流手段である整流器
２と、変流器１の二次側に発生する電圧を所定レベルに
抑えるためのクリップ手段であるクリップ回路３と、ク
リップ回路３から出力される電圧を平滑する平滑手段で
ある平滑用コンデンサ４と、平滑用コンデンサ４による
平滑後の電圧を所定のレベルの電圧に安定化させ直流電
圧を出力する定電圧化手段である定電圧化回路５とから
構成している。
６に示すように、入力電流を絶縁する変流手段である変
流器１の二次側の電流を整流する整流手段である整流器
２と、変流器１の二次側に発生する電圧を所定レベルに
抑えるためのクリップ手段であるクリップ回路３と、ク
リップ回路３から出力される電圧を平滑する平滑手段で
ある平滑用コンデンサ４と、平滑用コンデンサ４による
平滑後の電圧を所定のレベルの電圧に安定化させ直流電
圧を出力する定電圧化手段である定電圧化回路５とから
構成している。
【００４０】ここで、クリップ回路３は、変流器１の二
次側にトライアック３−５の第１および第２の端子（Ｔ
１およびＴ２端子）を接続し、整流器２のプラス側出力
端子にツェナダイオード３−３のカソード端子および平
滑コンデンサ４の片側端子を接続し、ツェナダイオード
３−３のアノード端子をトライアック３−５のゲート端
子および抵抗３−４の片側端子に接続し、抵抗３−４の
他側端子を整流器２のマイナス側出力端子である基準電
位に接続し、安定化前の電圧レベルがツェナダイオード
３−３のツェナ電圧以上となった場合に、トライアック
３−５をＯＮ制御するようにしている。
次側にトライアック３−５の第１および第２の端子（Ｔ
１およびＴ２端子）を接続し、整流器２のプラス側出力
端子にツェナダイオード３−３のカソード端子および平
滑コンデンサ４の片側端子を接続し、ツェナダイオード
３−３のアノード端子をトライアック３−５のゲート端
子および抵抗３−４の片側端子に接続し、抵抗３−４の
他側端子を整流器２のマイナス側出力端子である基準電
位に接続し、安定化前の電圧レベルがツェナダイオード
３−３のツェナ電圧以上となった場合に、トライアック
３−５をＯＮ制御するようにしている。
【００４１】次に、以上のように構成した本実施の形態
の電源回路の作用について説明する。図６において、入
力電流は変流器１により絶縁され、変流器１の二次側の
電流が、変流器１の二次側間に接続したトライアック３
−５を介して、整流器２により整流された信号に変換さ
れる。
の電源回路の作用について説明する。図６において、入
力電流は変流器１により絶縁され、変流器１の二次側の
電流が、変流器１の二次側間に接続したトライアック３
−５を介して、整流器２により整流された信号に変換さ
れる。
【００４２】この整流器２により整流された信号は、ク
リップ回路３を経由して平滑用コンデンサ４により平滑
され、この平滑された信号が、定電圧化回路５により安
定化された直流電圧として出力される。
リップ回路３を経由して平滑用コンデンサ４により平滑
され、この平滑された信号が、定電圧化回路５により安
定化された直流電圧として出力される。
【００４３】ここで、平滑用コンデンサ４の両端電圧レ
ベルが、クリップ回路３のツェナダイオード３−３のツ
ェナ電圧以下の場合には、ツェナダイオード３−３に電
流が流れず、トライアック３−５のゲート端子に電圧が
印加されないため、トライアック３−５はＯＦＦ状態に
なる。
ベルが、クリップ回路３のツェナダイオード３−３のツ
ェナ電圧以下の場合には、ツェナダイオード３−３に電
流が流れず、トライアック３−５のゲート端子に電圧が
印加されないため、トライアック３−５はＯＦＦ状態に
なる。
【００４４】一方、平滑用コンデンサ４の両端電圧レベ
ルが、クリップ回路３のツェナダイオード３−３のツェ
ナ電圧以上の場合には、ツェナダイオード３−３に電流
が流れ、トライアック３−５のゲート端子にプラス電圧
が印加されるため、トライアック３−５はＯＮ状態にな
る。
ルが、クリップ回路３のツェナダイオード３−３のツェ
ナ電圧以上の場合には、ツェナダイオード３−３に電流
が流れ、トライアック３−５のゲート端子にプラス電圧
が印加されるため、トライアック３−５はＯＮ状態にな
る。
【００４５】そして、トライアック３−５がＯＮ状態に
なると、変流器１の二次側端子間を短絡状態とすること
になり、変流器１の二次側端子間電圧は、トライアック
３−５のＯＮ電圧である約１Ｖ以下に抑えられる。
なると、変流器１の二次側端子間を短絡状態とすること
になり、変流器１の二次側端子間電圧は、トライアック
３−５のＯＮ電圧である約１Ｖ以下に抑えられる。
【００４６】定電圧化回路５から出力される安定化され
た直流出力電圧レベルを例えばプラス５Ｖとし、正常に
安定化できる定電圧化回路５の入力電圧最小値をプラス
７Ｖとした場合には、ツェナダイオード３−３のツェナ
電圧レベルは（７Ｖ＋α）の８Ｖ程度とすれば良く、こ
の場合には定電圧化回路５の入力電圧レベルは、出力負
荷条件および入力電流条件に変化があった場合でも、ツ
ェナダイオード３−３のツェナ電圧の８Ｖ程度以上とな
ることはない。
た直流出力電圧レベルを例えばプラス５Ｖとし、正常に
安定化できる定電圧化回路５の入力電圧最小値をプラス
７Ｖとした場合には、ツェナダイオード３−３のツェナ
電圧レベルは（７Ｖ＋α）の８Ｖ程度とすれば良く、こ
の場合には定電圧化回路５の入力電圧レベルは、出力負
荷条件および入力電流条件に変化があった場合でも、ツ
ェナダイオード３−３のツェナ電圧の８Ｖ程度以上とな
ることはない。
【００４７】また、変流器１の二次側電圧は、平滑用コ
ンデンサ４の両端電圧が、ツェナダイオード３−３のツ
ェナ電圧以下の場合にはクリップをかけず、ツェナダイ
オード３−３のツェナ電圧以上の場合には、約１Ｖ以下
に断続的にクリップがかかる。
ンデンサ４の両端電圧が、ツェナダイオード３−３のツ
ェナ電圧以下の場合にはクリップをかけず、ツェナダイ
オード３−３のツェナ電圧以上の場合には、約１Ｖ以下
に断続的にクリップがかかる。
【００４８】上述したように、本実施の形態の電源回路
においては、定電圧化回路５に必要なエネルギーを確保
すると共に、入力電流の増加および出力負担の減少によ
る変流器１の二次側のエネルギー過剰状態時にのみ、変
流器１の二次側をクリップすることで、入力負担を軽減
することができ、電源回路効率を向上させることがで
き、変流器１の負担を小さくすることで、変流器１のコ
アサイズを小形化することが可能となる。
においては、定電圧化回路５に必要なエネルギーを確保
すると共に、入力電流の増加および出力負担の減少によ
る変流器１の二次側のエネルギー過剰状態時にのみ、変
流器１の二次側をクリップすることで、入力負担を軽減
することができ、電源回路効率を向上させることがで
き、変流器１の負担を小さくすることで、変流器１のコ
アサイズを小形化することが可能となる。
【００４９】さらに、電源回路効率を向上させること
で、発熱を抑えた電源回路を得ることが可能となる。 （変形例１：請求項５に対応）図７は、本実施の形態に
よる電源回路の他の構成例を示す回路図であり、図６と
同一部分には同一符号を付してその説明を省略し、ここ
では異なる部分についてのみ述べる。
で、発熱を抑えた電源回路を得ることが可能となる。 （変形例１：請求項５に対応）図７は、本実施の形態に
よる電源回路の他の構成例を示す回路図であり、図６と
同一部分には同一符号を付してその説明を省略し、ここ
では異なる部分についてのみ述べる。
【００５０】すなわち、本実施の形態の電源回路は、図
７に示すように、図６における定電圧化回路５を、三端
子レギュレータＩＣ５−１から構成したシリーズレギュ
レータ回路としている。
７に示すように、図６における定電圧化回路５を、三端
子レギュレータＩＣ５−１から構成したシリーズレギュ
レータ回路としている。
【００５１】従って、本実施の形態の電源回路において
は、前記と同様の効果を有するのに加えて、定電圧化回
路５を、三端子レギュレータＩＣ５−１から構成するこ
とにより、三端子レギュレータＩＣ５−１によって定ま
る電圧を出力電圧とすることが可能となる。
は、前記と同様の効果を有するのに加えて、定電圧化回
路５を、三端子レギュレータＩＣ５−１から構成するこ
とにより、三端子レギュレータＩＣ５−１によって定ま
る電圧を出力電圧とすることが可能となる。
【００５２】（変形例２：請求項８に対応）図８は、本
実施の形態による電源回路の他の構成例を示す回路図で
あり、図６と同一部分には同一符号を付してその説明を
省略し、ここでは異なる部分についてのみ述べる。
実施の形態による電源回路の他の構成例を示す回路図で
あり、図６と同一部分には同一符号を付してその説明を
省略し、ここでは異なる部分についてのみ述べる。
【００５３】すなわち、本実施の形態の電源回路は、図
８に示すように、図６における定電圧化回路５を、トラ
ンジスタ５−２とツェナダイオード５−４と抵抗５−３
とから構成したシリーズレギュレータ回路とし、平滑用
コンデンサ４のプラス側端子をトランジスタ５−２のコ
レクタ端子および抵抗５−３の片側端子に接続し、抵抗
５−３の他側端子をトランジスタ５−２のベース端子お
よびツェナダイオード５−４のカソード端子に接続し、
ツェナダイオード５−４のアノード端子を平滑用コンデ
ンサ４のマイナス側端子に接続している。
８に示すように、図６における定電圧化回路５を、トラ
ンジスタ５−２とツェナダイオード５−４と抵抗５−３
とから構成したシリーズレギュレータ回路とし、平滑用
コンデンサ４のプラス側端子をトランジスタ５−２のコ
レクタ端子および抵抗５−３の片側端子に接続し、抵抗
５−３の他側端子をトランジスタ５−２のベース端子お
よびツェナダイオード５−４のカソード端子に接続し、
ツェナダイオード５−４のアノード端子を平滑用コンデ
ンサ４のマイナス側端子に接続している。
【００５４】従って、本実施の形態の電源回路において
は、前記と同様の効果を有するのに加えて、定電圧化回
路５をトランジスタ５−２とツェナダイオード５−４と
抵抗５−３とから構成したシリーズレギュレータ回路と
することにより、ツェナダイオード５−４のツェナ電圧
からトランジスタ５−２のベース・エミッタ間電圧を引
いた電圧を出力電圧とすることが可能となる。
は、前記と同様の効果を有するのに加えて、定電圧化回
路５をトランジスタ５−２とツェナダイオード５−４と
抵抗５−３とから構成したシリーズレギュレータ回路と
することにより、ツェナダイオード５−４のツェナ電圧
からトランジスタ５−２のベース・エミッタ間電圧を引
いた電圧を出力電圧とすることが可能となる。
【００５５】（変形例３：請求項１１に対応）図９は、
本実施の形態による電源回路の他の構成例を示す回路図
であり、図６と同一部分には同一符号を付してその説明
を省略し、ここでは異なる部分についてのみ述べる。
本実施の形態による電源回路の他の構成例を示す回路図
であり、図６と同一部分には同一符号を付してその説明
を省略し、ここでは異なる部分についてのみ述べる。
【００５６】すなわち、本実施の形態の電源回路は、図
９に示すように、図６における定電圧化回路５を、スイ
ッチングレギュレータ回路５−５から構成している。従
って、本実施の形態の電源回路においては、前記と同様
の効果を有するのに加えて、定電圧化回路５を、スイッ
チングレギュレータ回路５−５から構成することによ
り、定電圧化回路５の効率をより一層向上させることが
可能となる。
９に示すように、図６における定電圧化回路５を、スイ
ッチングレギュレータ回路５−５から構成している。従
って、本実施の形態の電源回路においては、前記と同様
の効果を有するのに加えて、定電圧化回路５を、スイッ
チングレギュレータ回路５−５から構成することによ
り、定電圧化回路５の効率をより一層向上させることが
可能となる。
【００５７】（第３の実施の形態：請求項３に対応）図
１０は、本実施の形態による電源回路の一構成例を示す
回路図であり、図１４と同一要素には同一符号を付して
示している。
１０は、本実施の形態による電源回路の一構成例を示す
回路図であり、図１４と同一要素には同一符号を付して
示している。
【００５８】すなわち、本実施の形態の電源回路は、図
１０に示すように、入力電流を絶縁する変流手段である
変流器１の二次側の電流を整流する整流手段である整流
器２と、変流器１の二次側に発生する電圧を所定レベル
に抑えるためのクリップ手段であるクリップ回路３と、
クリップ回路３から出力される電圧を平滑する平滑手段
である平滑用コンデンサ４と、平滑用コンデンサ４によ
る平滑後の電圧を所定のレベルの電圧に安定化させ直流
電圧を出力する定電圧化手段である定電圧化回路５とか
ら構成している。
１０に示すように、入力電流を絶縁する変流手段である
変流器１の二次側の電流を整流する整流手段である整流
器２と、変流器１の二次側に発生する電圧を所定レベル
に抑えるためのクリップ手段であるクリップ回路３と、
クリップ回路３から出力される電圧を平滑する平滑手段
である平滑用コンデンサ４と、平滑用コンデンサ４によ
る平滑後の電圧を所定のレベルの電圧に安定化させ直流
電圧を出力する定電圧化手段である定電圧化回路５とか
ら構成している。
【００５９】ここで、クリップ回路３は、整流器２のプ
ラス側出力端子に電界効果トランジスタ（以下、ＦＥＴ
と称する）３−６のドレイン端子およびダイオード３−
２のアノード端子を接続し、ダイオード３−２のカソー
ド端子をツェナダイオード３−３のカソード端子および
平滑コンデンサ４の片側端子に接続し、ツェナダイオー
ド３−３のアノード端子をＦＥＴ３−６のゲート端子お
よび抵抗３−４の片側端子に接続し、ＦＥＴ３−６のソ
ース端子および抵抗３−４の他側端子を整流器２のマイ
ナス側出力端子である基準電位に接続し、安定化前の電
圧レベルがツェナダイオード３−３のツェナ電圧以上と
なった場合に、ＦＥＴ３−６をＯＮ制御するようにして
いる。
ラス側出力端子に電界効果トランジスタ（以下、ＦＥＴ
と称する）３−６のドレイン端子およびダイオード３−
２のアノード端子を接続し、ダイオード３−２のカソー
ド端子をツェナダイオード３−３のカソード端子および
平滑コンデンサ４の片側端子に接続し、ツェナダイオー
ド３−３のアノード端子をＦＥＴ３−６のゲート端子お
よび抵抗３−４の片側端子に接続し、ＦＥＴ３−６のソ
ース端子および抵抗３−４の他側端子を整流器２のマイ
ナス側出力端子である基準電位に接続し、安定化前の電
圧レベルがツェナダイオード３−３のツェナ電圧以上と
なった場合に、ＦＥＴ３−６をＯＮ制御するようにして
いる。
【００６０】次に、以上のように構成した本実施の形態
の電源回路の作用について説明する。図１０において、
入力電流は変流器１により絶縁され、変流器１の二次側
の電流が、整流器２により整流された信号に変換され
る。
の電源回路の作用について説明する。図１０において、
入力電流は変流器１により絶縁され、変流器１の二次側
の電流が、整流器２により整流された信号に変換され
る。
【００６１】この整流器２により整流された信号はクリ
ップ回路３に入力され、クリップ回路３から出力される
信号が平滑用コンデンサ４により平滑され、この平滑さ
れた信号が、定電圧化回路５により安定化された直流電
圧として出力される。
ップ回路３に入力され、クリップ回路３から出力される
信号が平滑用コンデンサ４により平滑され、この平滑さ
れた信号が、定電圧化回路５により安定化された直流電
圧として出力される。
【００６２】ここで、平滑用コンデンサ４の両端電圧レ
ベルが、クリップ回路３のツェナダイオード３−３のツ
ェナ電圧以下の場合には、ツェナダイオード３−３に電
流が流れず、ＦＥＴ３−６のゲート端子に電圧が印加さ
れないため、ＦＥＴ３−６はＯＦＦ状態になる。
ベルが、クリップ回路３のツェナダイオード３−３のツ
ェナ電圧以下の場合には、ツェナダイオード３−３に電
流が流れず、ＦＥＴ３−６のゲート端子に電圧が印加さ
れないため、ＦＥＴ３−６はＯＦＦ状態になる。
【００６３】一方、平滑用コンデンサ４の両端電圧レベ
ルが、クリップ回路３のツェナダイオード３−３のツェ
ナ電圧以上の場合には、ツェナダイオード３−３に電流
が流れ、ＦＥＴ３−６のゲート端子にプラス電圧が印加
されるため、ＦＥＴ３−６はＯＮ状態になる。
ルが、クリップ回路３のツェナダイオード３−３のツェ
ナ電圧以上の場合には、ツェナダイオード３−３に電流
が流れ、ＦＥＴ３−６のゲート端子にプラス電圧が印加
されるため、ＦＥＴ３−６はＯＮ状態になる。
【００６４】そして、ＦＥＴ３−６がＯＮ状態になる
と、整流器２の出力端子間を短絡状態とすることにな
り、整流器２の出力端子間の電圧は、ＦＥＴ３−６のＯ
Ｎ電圧である約１Ｖ以下に抑えられ、変流器１の二次側
電圧は、整流器２の出力端子間電圧に整流器２（ダイオ
ード１個分）のドロップ電圧を加算した約１．５Ｖに抑
えられる。
と、整流器２の出力端子間を短絡状態とすることにな
り、整流器２の出力端子間の電圧は、ＦＥＴ３−６のＯ
Ｎ電圧である約１Ｖ以下に抑えられ、変流器１の二次側
電圧は、整流器２の出力端子間電圧に整流器２（ダイオ
ード１個分）のドロップ電圧を加算した約１．５Ｖに抑
えられる。
【００６５】定電圧化回路５から出力される安定化され
た直流出力電圧レベルを例えばプラス５Ｖとし、正常に
安定化できる定電圧化回路５の入力電圧最小値を＋７Ｖ
とした場合には、ツェナダイオード３−３のツェナ電圧
レベルは（７Ｖ＋α）の８Ｖ程度とすれば良く、この場
合には定電圧化回路５の入力電圧レベルは、出力負荷条
件および入力電流条件に変化があった場合でも、ツェナ
ダイオード３−３のツェナ電圧の８Ｖ程度以上となるこ
とはない。
た直流出力電圧レベルを例えばプラス５Ｖとし、正常に
安定化できる定電圧化回路５の入力電圧最小値を＋７Ｖ
とした場合には、ツェナダイオード３−３のツェナ電圧
レベルは（７Ｖ＋α）の８Ｖ程度とすれば良く、この場
合には定電圧化回路５の入力電圧レベルは、出力負荷条
件および入力電流条件に変化があった場合でも、ツェナ
ダイオード３−３のツェナ電圧の８Ｖ程度以上となるこ
とはない。
【００６６】また、ダイオ−ド３−２のアノード端子側
の整流器２の出力端子間電圧は、平滑用コンデンサ４の
両端電圧が、ツェナダイオード３−３のツェナ電圧以下
の場合にはクリップをかけず、ツェナダイオード３−３
のツェナ電圧以上の場合には、約１Ｖ以下に断続的にク
リップがかかる。
の整流器２の出力端子間電圧は、平滑用コンデンサ４の
両端電圧が、ツェナダイオード３−３のツェナ電圧以下
の場合にはクリップをかけず、ツェナダイオード３−３
のツェナ電圧以上の場合には、約１Ｖ以下に断続的にク
リップがかかる。
【００６７】上述したように、本実施の形態の電源回路
においては、定電圧化回路５に必要なエネルギーを確保
すると共に、入力電流の増加および出力負担の減少によ
る変流器１の二次側のエネルギー過剰状態時にのみ、変
流器１の二次側をクリップすることで、入力負担を軽減
することができ、電源回路効率を向上させることがで
き、変流器１の負担を小さくすることで、変流器１のコ
アサイズを小形化することが可能となる。
においては、定電圧化回路５に必要なエネルギーを確保
すると共に、入力電流の増加および出力負担の減少によ
る変流器１の二次側のエネルギー過剰状態時にのみ、変
流器１の二次側をクリップすることで、入力負担を軽減
することができ、電源回路効率を向上させることがで
き、変流器１の負担を小さくすることで、変流器１のコ
アサイズを小形化することが可能となる。
【００６８】さらに、電源回路効率を向上させること
で、発熱を抑えた電源回路を得ることが可能となる。 （変形例１：請求項６に対応）図１１は、本実施の形態
による電源回路の他の構成例を示す回路図であり、図１
０と同一部分には同一符号を付してその説明を省略し、
ここでは異なる部分についてのみ述べる。
で、発熱を抑えた電源回路を得ることが可能となる。 （変形例１：請求項６に対応）図１１は、本実施の形態
による電源回路の他の構成例を示す回路図であり、図１
０と同一部分には同一符号を付してその説明を省略し、
ここでは異なる部分についてのみ述べる。
【００６９】すなわち、本実施の形態の電源回路は、図
１１に示すように、図１０における定電圧化回路５を、
三端子レギュレータＩＣ５−１から構成したシリーズレ
ギュレータ回路としている。
１１に示すように、図１０における定電圧化回路５を、
三端子レギュレータＩＣ５−１から構成したシリーズレ
ギュレータ回路としている。
【００７０】従って、本実施の形態の電源回路において
は、前記と同様の効果を有するのに加えて、定電圧化回
路５を、三端子レギュレータＩＣ５−１から構成するこ
とにより、三端子レギュレータＩＣ５−１によって定ま
る電圧を出力電圧とすることが可能となる。
は、前記と同様の効果を有するのに加えて、定電圧化回
路５を、三端子レギュレータＩＣ５−１から構成するこ
とにより、三端子レギュレータＩＣ５−１によって定ま
る電圧を出力電圧とすることが可能となる。
【００７１】（変形例２：請求項９に対応）図１２は、
本実施の形態による電源回路の他の構成例を示す回路図
であり、図１０と同一部分には同一符号を付してその説
明を省略し、ここでは異なる部分についてのみ述べる。
本実施の形態による電源回路の他の構成例を示す回路図
であり、図１０と同一部分には同一符号を付してその説
明を省略し、ここでは異なる部分についてのみ述べる。
【００７２】すなわち、本実施の形態の電源回路は、図
１２に示すように、図１０における定電圧化回路５を、
トランジスタ５−２とツェナダイオード５−４と抵抗５
−３とから構成したシリーズレギュレータ回路とし、平
滑用コンデンサ４のプラス側端子をトランジスタ５−２
のコレクタ端子および抵抗５−３の片側端子に接続し、
抵抗５−３の他側端子をトランジスタ５−２のベース端
子およびツェナダイオード５−４のカソード端子に接続
し、ツェナダイオード５−４のアノード端子を平滑用コ
ンデンサ４のマイナス側端子に接続している。
１２に示すように、図１０における定電圧化回路５を、
トランジスタ５−２とツェナダイオード５−４と抵抗５
−３とから構成したシリーズレギュレータ回路とし、平
滑用コンデンサ４のプラス側端子をトランジスタ５−２
のコレクタ端子および抵抗５−３の片側端子に接続し、
抵抗５−３の他側端子をトランジスタ５−２のベース端
子およびツェナダイオード５−４のカソード端子に接続
し、ツェナダイオード５−４のアノード端子を平滑用コ
ンデンサ４のマイナス側端子に接続している。
【００７３】従って、本実施の形態の電源回路において
は、前記と同様の効果を有するのに加えて、定電圧化回
路５をトランジスタ５−２とツェナダイオード５−４と
抵抗５−３とから構成したシリーズレギュレータ回路と
することにより、ツェナダイオード５−４のツェナ電圧
からトランジスタ５−２のベース・エミッタ間電圧を引
いた電圧を出力電圧とすることが可能となる。
は、前記と同様の効果を有するのに加えて、定電圧化回
路５をトランジスタ５−２とツェナダイオード５−４と
抵抗５−３とから構成したシリーズレギュレータ回路と
することにより、ツェナダイオード５−４のツェナ電圧
からトランジスタ５−２のベース・エミッタ間電圧を引
いた電圧を出力電圧とすることが可能となる。
【００７４】（変形例３：請求項１２に対応）図１３
は、本実施の形態による電源回路の他の構成例を示す回
路図であり、図１０と同一部分には同一符号を付してそ
の説明を省略し、ここでは異なる部分についてのみ述べ
る。
は、本実施の形態による電源回路の他の構成例を示す回
路図であり、図１０と同一部分には同一符号を付してそ
の説明を省略し、ここでは異なる部分についてのみ述べ
る。
【００７５】すなわち、本実施の形態の電源回路は、図
１３に示すように、図１０における定電圧化回路５を、
スイッチングレギュレータ回路５−５から構成してい
る。従って、本実施の形態の電源回路においては、前記
と同様の効果を有するのに加えて、定電圧化回路５を、
スイッチングレギュレータ回路５−５から構成すること
により、定電圧化回路５の効率をより一層向上させるこ
とが可能となる。
１３に示すように、図１０における定電圧化回路５を、
スイッチングレギュレータ回路５−５から構成してい
る。従って、本実施の形態の電源回路においては、前記
と同様の効果を有するのに加えて、定電圧化回路５を、
スイッチングレギュレータ回路５−５から構成すること
により、定電圧化回路５の効率をより一層向上させるこ
とが可能となる。
【００７６】
【発明の効果】以上説明したように、本発明の電源回路
によれば、入力電流の増加および出力負担の減少により
変流手段の二次側のエネルギーが過剰状態となった場合
には、エネルギー過剰となる時間のみ変流手段の二次側
を短絡モードとすることで電源回路効率を向上させ、変
流手段の負担を小さくすることで変流手段を小形化する
ことが可能となる。また、電源回路効率を向上させるこ
とで、発熱を抑えた電源回路を得ることが可能となる。
によれば、入力電流の増加および出力負担の減少により
変流手段の二次側のエネルギーが過剰状態となった場合
には、エネルギー過剰となる時間のみ変流手段の二次側
を短絡モードとすることで電源回路効率を向上させ、変
流手段の負担を小さくすることで変流手段を小形化する
ことが可能となる。また、電源回路効率を向上させるこ
とで、発熱を抑えた電源回路を得ることが可能となる。
【図１】本発明による電源回路の第１の実施の形態の一
構成例を示す回路図。
構成例を示す回路図。
【図２】同第１の実施の形態の電源回路におけるシミュ
レーションによる各部の電圧波形の一例を示す図。
レーションによる各部の電圧波形の一例を示す図。
【図３】本発明による電源回路の第１の実施の形態の変
形例１を示す回路図。
形例１を示す回路図。
【図４】本発明による電源回路の第１の実施の形態の変
形例２を示す回路図。
形例２を示す回路図。
【図５】本発明による電源回路の第１の実施の形態の変
形例３を示す回路図。
形例３を示す回路図。
【図６】本発明による電源回路の第２の実施の形態の一
構成例を示す回路図。
構成例を示す回路図。
【図７】本発明による電源回路の第２の実施の形態の変
形例１を示す回路図。
形例１を示す回路図。
【図８】本発明による電源回路の第２の実施の形態の変
形例２を示す回路図。
形例２を示す回路図。
【図９】本発明による電源回路の第２の実施の形態の変
形例３を示す回路図。
形例３を示す回路図。
【図１０】本発明による電源回路の第３の実施の形態の
一構成例を示す回路図。
一構成例を示す回路図。
【図１１】本発明による電源回路の第３の実施の形態の
変形例１を示す回路図。
変形例１を示す回路図。
【図１２】本発明による電源回路の第３の実施の形態の
変形例２を示す回路図。
変形例２を示す回路図。
【図１３】本発明による電源回路の第３の実施の形態の
変形例３を示す回路図。
変形例３を示す回路図。
【図１４】従来の電源回路の構成例を示す回路図。
１…変流器、 ２…整流器、 ３…クリップ回路、 ３−１…サイリスタ、 ３−２…ダイオード、 ３−３…ツェナダイオード、 ３−４…抵抗、 ３−５…トライアック、 ３−６…ＦＥＴ、 ３−７…ツェナダイオード、 ４…平滑用コンデンサ、 ５…定電圧化回路、 ５−１…三端子レギュレータ、 ５−２…トランジスタ、 ５−３…抵抗、 ５−４…ツェナダイオード、 ５−５…スイッチングレギュレータ回路、 Ａ…整流器２の出力電圧波形、 Ｂ…定電圧化回路５の入力電圧波形、 Ｃ…定電圧化回路５の出力電圧波形。
Claims (6)
- 【請求項１】 交流電流を入力とし安定化された直流電
圧を出力する電源回路において、 入力電流を絶縁す変流手段の二次側の電流を整流する整
流手段と、 前記変流手段の二次側に発生する電圧を所定レベルに抑
えるためのクリップ手段と、 前記クリップ手段から出力される電圧を平滑する平滑手
段と、 前記平滑手段による平滑後の電圧を所定のレベルの電圧
に安定化させる定電圧化手段とを備え、 前記クリップ手段を、 前記整流手段のプラス側出力端子にサイリスタのアノー
ド端子およびダイオードのアノード端子を接続し、 前記ダイオードのカソード端子をツェナダイオードのカ
ソード端子および前記平滑手段の片側端子に接続し、 前記ツェナダイオードのアノード端子を前記サイリスタ
のゲート端子および抵抗の片側端子に接続し、 前記サイリスタのカソード端子および前記抵抗の他側端
子を前記整流手段のマイナス側出力端子である基準電位
に接続して構成し、 安定化前の電圧レベルが前記ツェナダイオードのツェナ
電圧以上となった場合に前記サイリスタをＯＮ制御する
ようにしたことを特徴とする電源回路。 - 【請求項２】 交流電流を入力とし安定化された直流電
圧を出力する電源回路において、 入力電流を絶縁する変流手段の二次側の電流を整流する
整流手段と、 前記変流手段の二次側に発生する電圧を所定レベルに抑
えるためのクリップ手段と、 前記クリップ手段から出力される電圧を平滑する平滑手
段と、 前記平滑手段による平滑後の電圧を所定のレベルの電圧
に安定化させる定電圧化手段とを備え、 前記クリップ手段を、 前記変流手段の二次側にトライアックの第１および第２
の端子を接続し、 前記整流手段のプラス側出力端子にツェナダイオードの
カソード端子および前記平滑手段の片側端子を接続し、 前記ツェナダイオードのアノード端子を前記トライアッ
クのゲート端子および抵抗の片側端子に接続し、 前記抵抗の他側端子を前記整流手段のマイナス側出力端
子である基準電位に接続して構成し、 安定化前の電圧レベルが前記ツェナダイオードのツェナ
電圧以上となった場合に前記トライアックをＯＮ制御す
るようにしたことを特徴とする電源回路。 - 【請求項３】 交流電流を入力とし安定化された直流電
圧を出力する電源回路において、 入力電流を絶縁する変流手段の二次側の電流を整流する
整流器と、 前記変流手段の二次側に発生する電圧を所定レベルに抑
えるためのクリップ手段と、 前記クリップ手段から出力される電圧を平滑する平滑手
段と、 前記平滑手段による平滑後の電圧を所定のレベルの電圧
に安定化させる定電圧化手段とを備え、 前記クリップ手段を、 前記整流手段のプラス側出力端子に電界効果トランジス
タ（ＦＥＴ）のドレイン端子およびダイオードのアノー
ド端子を接続し、 前記ダイオードのカソード端子をツェナダイオードのカ
ソード端子および前記平滑手段の片側端子に接続し、 前記ツェナダイオードのアノード端子を前記電界効果ト
ランジスタのゲート端子および抵抗の片側端子に接続
し、 前記電界効果トランジスタのソース端子および前記抵抗
の他側端子を前記整流手段のマイナス側出力端子である
基準電位に接続して構成し、 安定化前の電圧レベルが前記ツェナダイオードのツェナ
電圧以上となった場合に前記電界効果トランジスタをＯ
Ｎ制御するようにしたことを特徴とする電源回路。 - 【請求項４】 前記請求項１乃至請求項３のいずれか１
項に記載の電源回路において、 前記定電圧化手段を、三端子レギュレータＩＣから構成
したシリーズレギュレータ回路としたことを特徴とする
電源回路。 - 【請求項５】 前記請求項１乃至請求項３のいずれか１
項に記載の電源回路において、 前記定電圧化手段を、トランジスタとツェナダイオード
と抵抗とから構成したシリーズレギュレータ回路とした
ことを特徴とする電源回路。 - 【請求項６】 前記請求項１乃至請求項３のいずれか１
項に記載の電源回路において、 前記定電圧化手段を、スイッチングレギュレータ回路か
ら構成したことを特徴とする電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14585798A JPH11341809A (ja) | 1998-05-27 | 1998-05-27 | 電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14585798A JPH11341809A (ja) | 1998-05-27 | 1998-05-27 | 電源回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11341809A true JPH11341809A (ja) | 1999-12-10 |
Family
ID=15394694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14585798A Pending JPH11341809A (ja) | 1998-05-27 | 1998-05-27 | 電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11341809A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1119096A3 (de) * | 2000-01-18 | 2002-01-23 | Diehl AKO Stiftung & Co. KG | Spannungsstabilisierungsschaltung an einer wechselstromgespeisten Last |
| US6462924B1 (en) | 2001-02-26 | 2002-10-08 | Hitachi, Ltd. | Power supply apparatus comprising a voltage detection circuit and method for using same |
| JP2009201349A (ja) * | 2008-02-21 | 2009-09-03 | Schneider Toshiba Inverter Europe Sas | 過電流および過電圧の保護装置を含む可変速駆動装置 |
| WO2010143128A1 (en) * | 2009-06-08 | 2010-12-16 | Instruform Pacific Limited | Power supply |
| EP2284638A3 (de) * | 2009-07-16 | 2012-10-10 | Diehl AKO Stiftung & Co. KG | Netzteil-Schaltungsanordnung und Verfahren zum Betreiben einer Netzteil-Schaltungsanordnung |
| CN113300592A (zh) * | 2021-06-30 | 2021-08-24 | 佛山市顺德区美的电子科技有限公司 | 一种电源电路和电气设备 |
| CN120074205A (zh) * | 2025-04-29 | 2025-05-30 | 北京怀柔实验室 | 功率半导体器件串联均压电路和电力电子变换器 |
-
1998
- 1998-05-27 JP JP14585798A patent/JPH11341809A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1119096A3 (de) * | 2000-01-18 | 2002-01-23 | Diehl AKO Stiftung & Co. KG | Spannungsstabilisierungsschaltung an einer wechselstromgespeisten Last |
| US6462924B1 (en) | 2001-02-26 | 2002-10-08 | Hitachi, Ltd. | Power supply apparatus comprising a voltage detection circuit and method for using same |
| JP2009201349A (ja) * | 2008-02-21 | 2009-09-03 | Schneider Toshiba Inverter Europe Sas | 過電流および過電圧の保護装置を含む可変速駆動装置 |
| WO2010143128A1 (en) * | 2009-06-08 | 2010-12-16 | Instruform Pacific Limited | Power supply |
| EP2284638A3 (de) * | 2009-07-16 | 2012-10-10 | Diehl AKO Stiftung & Co. KG | Netzteil-Schaltungsanordnung und Verfahren zum Betreiben einer Netzteil-Schaltungsanordnung |
| CN113300592A (zh) * | 2021-06-30 | 2021-08-24 | 佛山市顺德区美的电子科技有限公司 | 一种电源电路和电气设备 |
| CN120074205A (zh) * | 2025-04-29 | 2025-05-30 | 北京怀柔实验室 | 功率半导体器件串联均压电路和电力电子变换器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4580849B2 (ja) | 力率補正回路 | |
| US8320144B2 (en) | Power factor correction circuit for reducing distortion of input current | |
| JPH11341809A (ja) | 電源回路 | |
| JP4375839B2 (ja) | スイッチング電源装置 | |
| US7596003B2 (en) | Electric power converter | |
| JPS6339365B2 (ja) | ||
| JPH09325825A (ja) | 電圧平滑化回路 | |
| CN114072997A (zh) | 具有串联的多个主开关的功率转换器和功率转换方法 | |
| JP2000037076A (ja) | 整流回路 | |
| JPH05308733A (ja) | 充電回路方式及び充電装置 | |
| JP3623765B2 (ja) | スイッチングコンバータ | |
| JP3436463B2 (ja) | スイッチング電源装置 | |
| JPH0418021Y2 (ja) | ||
| JP3169873B2 (ja) | 電源装置 | |
| JP2004096863A (ja) | スイッチング電源 | |
| JP2000358369A (ja) | スイッチング電源装置 | |
| JP2500989Y2 (ja) | スイッチング電源 | |
| JPS61218365A (ja) | スイツチングレギユレ−タ | |
| JP2001268905A (ja) | 自励式電源回路 | |
| JPH0537290Y2 (ja) | ||
| JPH0787736A (ja) | 直列共振コンバータ | |
| JP2003309972A (ja) | 自励式スイッチング電源 | |
| JPH10337005A (ja) | コンバータ | |
| JPH104684A (ja) | スイッチング電源装置 | |
| KR970013612A (ko) | 고역률 전원회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20040119 |
|
| RD03 | Notification of appointment of power of attorney |
Effective date: 20040119 Free format text: JAPANESE INTERMEDIATE CODE: A7423 |